JP3852068B2 - 電子及び正孔の移動度を向上させることができるｃｍｏｓ素子の製造方法 - Google Patents
電子及び正孔の移動度を向上させることができるｃｍｏｓ素子の製造方法 Download PDFInfo
- Publication number
- JP3852068B2 JP3852068B2 JP18189099A JP18189099A JP3852068B2 JP 3852068 B2 JP3852068 B2 JP 3852068B2 JP 18189099 A JP18189099 A JP 18189099A JP 18189099 A JP18189099 A JP 18189099A JP 3852068 B2 JP3852068 B2 JP 3852068B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor layer
- forming
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 35
- 150000004767 nitrides Chemical class 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＳＯＩ基板を用いたＣＭＯＳ素子の製造方法に関し、特に、電子及び正孔の移動度を向上させるためのＣＭＯＳ素子の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高性能化に伴い、バルクシリコンからなるシリコン基板の代わりに、ＳＯＩ（Silicon-On-Insulator）基板を用いた半導体素子（以下、ＳＯＩ素子という）が注目されている。この様なＳＯＩ素子は、完全な素子分離且つ接合キャパシタンスの減少効果を得ることができるため、低電力及び高速の素子製造が可能である。
【０００３】
図１は従来技術によるＳＯＩ基板を示す断面図である。同図に示すように、ＳＯＩ基板１０は、支持手段のベース層１と素子が形成される半導体層３の間に埋め込み酸化膜２を挟むような積層構造である。この様なＳＯＩ基板１０は、通常の酸素イオン注入を用いるＳＩＭＯＸ（seperation by implanted oxygen）法や２枚のシリコン基板をボンディングさせるボンディング法により製作される。
【０００４】
この様なＳＯＩ基板に形成されたＳＯＩ素子の特性は半導体層の厚さに依存する。例えば、ＳＯＩ素子の特性は半導体層の厚さが均一であるほど向上し、特に半導体層の厚さは１００nm以下であることが望ましい。
【０００５】
一方、同図に示すように、素子分離膜すなわちＬＯＣＯＳ技術によるフィールド酸化膜４を備えたＳＯＩ基板１０において、前記フィールド酸化膜４は、埋め込み酸化膜２とコンタクトするように形成されるために、半導体層３は、前記フィールド酸化膜４を形成する間に外部応力を受けるようになる。したがって、この様な半導体層４にＮＭＯＳ及びＰＭＯＳからなるＣＭＯＳ素子を形成する場合には、前記ＣＭＯＳ素子の特性向上は期待できない。
【０００６】
より詳細には、外部応力を受けた半導体層にＣＭＯＳ素子を形成する場合、ＮＭＯＳ素子における電子の移動度は減少するが、ＰＭＯＳ素子における正孔の移動度は増加することがわかる。例えば、電子の移動度は半導体層内に存在する応力（stress）が増加するほど減少し、正孔の移動度は半導体層内に存在する圧縮応力（compressive stress）が増加するほど増加することがわかる。
【０００７】
また、ＳＯＩ基板において、半導体層が圧縮応力を受けている時、その半導体層における正孔の移動度が、バルクシリコンにおける正孔の移動度よりも大きいということが“Silicon-On-Insulator technolgy and devices VIII, edited byS.Cristoloveanu,pp.335”に報告されている。
【０００８】
【発明が解決しようとする課題】
従って、高速及び低電圧の素子に適したＣＭＯＳ素子は、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度とが所望の程度以上であることが望ましいが、従来の方法ではＳＯＩ基板にＣＭＯＳ素子を形成する場合、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度とを同時に向上できないため、高速及び低電圧の素子の製造に適用が不可能であるという問題点がある。
【０００９】
従って、本発明の目的は、ＮＭＯＳ素子における電子の移動度とＰＭＯＳ素子における正孔の移動度を同時に向上させるためのＣＭＯＳ素子の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前述した目的を達成するために、本発明のＣＭＯＳ素子の製造方法は、ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、ＰＭＯＳ素子が形成される第１領域とＮＭＯＳ素子が形成される第２領域とに分けられるＳＯＩ基板を提供する段階；前記ＳＯＩ基板の第１領域に配置した前記半導体層の所定部分を熱酸化させて、前記埋め込み酸化膜とコンタクトされる第１フィールド酸化膜を形成する段階；前記ＳＯＩ基板の第２領域に配置した前記半導体層の所定部分に前記埋め込み酸化膜が露出するトレンチを形成し、前記トレンチ内に絶縁膜を埋め込んで第２フィールド酸化膜を形成する段階；及び前記第１フィールド酸化膜により限定された前記半導体層領域にＰＭＯＳ素子を形成し、前記第２フィールド酸化膜により限定された前記半導体層領域にＮＭＯＳ素子を形成する段階を含む。
【００１１】
また、本発明のＣＭＯＳ素子の製造方法は、ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、ＰＭＯＳ素子が形成される第１領域とＮＭＯＳ素子が形成される第２領域とに分けられるＳＯＩ基板を提供する段階；前記ＳＯＩ基板の半導体層上にパッド酸化膜と窒化膜を順に形成する段階；前記ＳＯＩ基板の第１領域に形成した前記半導体層の所定部分が露出するように、前記窒化膜及びパッド酸化膜をパターニングする段階；露出した半導体層部分を熱酸化させて第１フィールド酸化膜を形成する段階；全体上部に前記ＳＯＩ基板の第２領域に形成した前記窒化膜の所定部分を露出させるマスクパターンを形成する段階；露出した窒化膜部分、その下のパッド酸化膜部分、及び半導体層部分をエッチングして、前記埋め込み酸化膜を露出させるトレンチを形成する段階；前記マスクパターンを除去する段階；全体上部に前記トレンチが完全に埋め込まれる程度の充分な厚さで絶縁膜を形成する段階；前記窒化膜を研磨阻止層として前記絶縁膜を研磨する段階；前記窒化膜、パッド酸化膜、及び前記トレンチに埋め込んだ絶縁膜の一部厚さをエッチングしてトレンチ型の第２フィールド酸化膜を形成する段階；及び前記第１フィールド酸化膜により限定された半導体層領域にＰＭＯＳ素子を形成し、前記第２フィールド酸化膜により限定された半導体層領域にＮＭＯＳ素子を形成する段階を含む。
【００１２】
本発明及びそれを実施できるやり方は、以下の説明及び図面を参照することによって理解できる。
【００１３】
【発明の実施の形態】
以下、本発明の好適実施例を添付図面に基づき説明する。
図２を参照すれば、ベース層１１、前記ベース層１１上に配置した埋め込み酸化膜１２、及び前記埋め込み酸化膜１２上に配置した半導体層１３の積層構造からなるＳＯＩ基板２０を備える。また、ＳＯＩ基板２０は第１及び第２領域Ａ、Ｂに分けられ、第１領域ＡはＰＭＯＳ素子が形成される領域、第２領域ＢはＮＭＯＳ素子が形成される領域である。パッド酸化膜２１及び窒化膜２２は前記ＳＯＩ基板２０の半導体層１３上にこの順序で形成される。
【００１４】
図３を参照すれば、窒化膜２２及びパッド酸化膜２１は、ＳＯＩ基板２０の第１領域Ａに配置した半導体層１３の所定部分が露出するようにパターニングされ、第１フィールド酸化膜２３は露出した半導体層部分を熱酸化させて形成する。ここで、前記第１フィールド酸化膜２３は埋め込み酸化膜１２とコンタクトされる厚さで形成され、このため、熱酸化工程の温度及び時間が調節される。
【００１５】
図４を参照すれば、感光膜２４は、結果物の全体上部に形成されてから、ＳＯＩ基板２０の第２領域Ｂに配置した窒化膜２２の所定部分が露出するように、露光及び現像される。
【００１６】
図５を参照すれば、トレンチ２５は、露出した窒化膜部分、その下のパッド酸化膜、及び半導体層部分を連続的にドライエッチングすることにより、埋め込み酸化膜１２が露出するように形成される。
【００１７】
図６を参照すれば、エッチングマスクとして用いた感光膜は除去される。絶縁膜２６は、トレンチ２５が完全に埋め込まれる程度の充分な厚さで結果物の全体上部に形成されてから、窒化膜２２を研磨阻止層とする化学的機械研磨（Chemical Mechanical Polishing）工程により研磨される。
【００１８】
図７を参照すれば、エッチング工程により、窒化膜、パッド酸化膜、及び第１フィールド酸化膜２３上に残留した絶縁膜と、トレンチに埋め込まれた絶縁膜との一部厚さは除去される。その結果、トレンチ型の第２フィールド酸化膜２７が形成される。
【００１９】
図８を参照すれば、公知の半導体製造工程により、ＰＭＯＳ素子４０ａは、第１フィールド酸化膜２３により限定された第１領域Ａの半導体層１３領域に形成され、ＮＭＯＳ素子４０ｂは、第２フィールド酸化膜２７により限定された第２領域の半導体層１３領域に形成される。ここで、ＰＭＯＳ素子４０ａ及びＮＭＯＳ素子４０ｂは、同図に示すように、ゲート酸化膜２８、ゲート電極２９、及びソース/ドレイン領域３０ａ、３０ｂを含む。
【００２０】
この様なＣＭＯＳ素子において、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度は全て向上する。
【００２１】
詳細には、第１フィールド酸化膜２３によって限定された半導体層１３部分は、前記第１フィールド酸化膜２３を形成するための熱酸化工程時に圧縮応力を受けることになる。従って、圧縮応力が存在する半導体層１３部分にＰＭＯＳ素子を形成するため、前記ＰＭＯＳ素子における正孔の移動度は増加する。また、熱酸化工程にてフィールド酸化膜を形成すると、半導体層は圧縮応力を受けるが、トレンチ工程にてフィールド酸化膜を形成すると、半導体層に印加される応力は減少する。よって、トレンチ型の第２フィールド酸化膜２７によって限定された半導体層１３部分は、内部に存在する応力が少ないため、この様な半導体部分に形成されたＮＭＯＳ素子における電子の移動度は増加する。
【００２２】
一方、熱酸化工程の際に、その工程条件、例えば工程時間及び温度の調節によって半導体層が受けられる圧縮応力が調節でき、且つ、埋め込み酸化膜の厚さによって半導体層が受けられる圧縮応力を調節する事も出来る。前記半導体層に存在する圧縮応力は、埋め込み酸化膜の厚さが薄いほど大きく、例えば前記埋め込み酸化膜の厚さが１００nm程度であることが望ましい。特に、ＰＭＯＳの特性向上のためには、埋め込み酸化膜に存在する応力の量が１×１００10dyne/cm2以上になるべきである。
【００２３】
【発明の効果】
以上の説明から明らかなように、本発明は、ＰＭＯＳ素子が形成される半導体層部分は圧縮応力を受けるようにし、ＮＭＯＳ素子が形成される半導体層部分は少ない応力を受けるようにすることで、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度を全て向上させることができる。これにより、ＣＭＯＳ素子の特性向上が期待でき、特に高速及び低電圧素子の製造に非常に有利に適用することができる。
【００２４】
尚、本発明は、前記実施例に限定されず、本発明の趣旨から逸脱しない範囲内で多様に変更して実施することが可能である。
【図面の簡単な説明】
【図１】従来技術によるフィールド酸化膜を備えたＳＯＩ基板を示す断面図である。
【図２】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図３】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図４】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図５】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図６】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図７】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図８】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【符号の説明】
１１ ベース層
１２ 埋め込み酸化膜
１３ 半導体層
２０ ＳＯＩ基板
２１ パッド酸化膜
２２ 窒化膜
２３ 第１フィールド酸化膜
２４ 感光膜
２５ トレンチ
２６ 絶縁膜
２７ 第２フィールド酸化膜
２８ ゲート酸化膜
２９ ゲート電極
３０ａ ソース領域
３０ｂ ドレイン領域
４０ａ ＰＭＯＳ素子
４０ｂ ＮＭＯＳ素子
【発明の属する技術分野】
本発明はＳＯＩ基板を用いたＣＭＯＳ素子の製造方法に関し、特に、電子及び正孔の移動度を向上させるためのＣＭＯＳ素子の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高性能化に伴い、バルクシリコンからなるシリコン基板の代わりに、ＳＯＩ（Silicon-On-Insulator）基板を用いた半導体素子（以下、ＳＯＩ素子という）が注目されている。この様なＳＯＩ素子は、完全な素子分離且つ接合キャパシタンスの減少効果を得ることができるため、低電力及び高速の素子製造が可能である。
【０００３】
図１は従来技術によるＳＯＩ基板を示す断面図である。同図に示すように、ＳＯＩ基板１０は、支持手段のベース層１と素子が形成される半導体層３の間に埋め込み酸化膜２を挟むような積層構造である。この様なＳＯＩ基板１０は、通常の酸素イオン注入を用いるＳＩＭＯＸ（seperation by implanted oxygen）法や２枚のシリコン基板をボンディングさせるボンディング法により製作される。
【０００４】
この様なＳＯＩ基板に形成されたＳＯＩ素子の特性は半導体層の厚さに依存する。例えば、ＳＯＩ素子の特性は半導体層の厚さが均一であるほど向上し、特に半導体層の厚さは１００nm以下であることが望ましい。
【０００５】
一方、同図に示すように、素子分離膜すなわちＬＯＣＯＳ技術によるフィールド酸化膜４を備えたＳＯＩ基板１０において、前記フィールド酸化膜４は、埋め込み酸化膜２とコンタクトするように形成されるために、半導体層３は、前記フィールド酸化膜４を形成する間に外部応力を受けるようになる。したがって、この様な半導体層４にＮＭＯＳ及びＰＭＯＳからなるＣＭＯＳ素子を形成する場合には、前記ＣＭＯＳ素子の特性向上は期待できない。
【０００６】
より詳細には、外部応力を受けた半導体層にＣＭＯＳ素子を形成する場合、ＮＭＯＳ素子における電子の移動度は減少するが、ＰＭＯＳ素子における正孔の移動度は増加することがわかる。例えば、電子の移動度は半導体層内に存在する応力（stress）が増加するほど減少し、正孔の移動度は半導体層内に存在する圧縮応力（compressive stress）が増加するほど増加することがわかる。
【０００７】
また、ＳＯＩ基板において、半導体層が圧縮応力を受けている時、その半導体層における正孔の移動度が、バルクシリコンにおける正孔の移動度よりも大きいということが“Silicon-On-Insulator technolgy and devices VIII, edited byS.Cristoloveanu,pp.335”に報告されている。
【０００８】
【発明が解決しようとする課題】
従って、高速及び低電圧の素子に適したＣＭＯＳ素子は、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度とが所望の程度以上であることが望ましいが、従来の方法ではＳＯＩ基板にＣＭＯＳ素子を形成する場合、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度とを同時に向上できないため、高速及び低電圧の素子の製造に適用が不可能であるという問題点がある。
【０００９】
従って、本発明の目的は、ＮＭＯＳ素子における電子の移動度とＰＭＯＳ素子における正孔の移動度を同時に向上させるためのＣＭＯＳ素子の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前述した目的を達成するために、本発明のＣＭＯＳ素子の製造方法は、ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、ＰＭＯＳ素子が形成される第１領域とＮＭＯＳ素子が形成される第２領域とに分けられるＳＯＩ基板を提供する段階；前記ＳＯＩ基板の第１領域に配置した前記半導体層の所定部分を熱酸化させて、前記埋め込み酸化膜とコンタクトされる第１フィールド酸化膜を形成する段階；前記ＳＯＩ基板の第２領域に配置した前記半導体層の所定部分に前記埋め込み酸化膜が露出するトレンチを形成し、前記トレンチ内に絶縁膜を埋め込んで第２フィールド酸化膜を形成する段階；及び前記第１フィールド酸化膜により限定された前記半導体層領域にＰＭＯＳ素子を形成し、前記第２フィールド酸化膜により限定された前記半導体層領域にＮＭＯＳ素子を形成する段階を含む。
【００１１】
また、本発明のＣＭＯＳ素子の製造方法は、ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、ＰＭＯＳ素子が形成される第１領域とＮＭＯＳ素子が形成される第２領域とに分けられるＳＯＩ基板を提供する段階；前記ＳＯＩ基板の半導体層上にパッド酸化膜と窒化膜を順に形成する段階；前記ＳＯＩ基板の第１領域に形成した前記半導体層の所定部分が露出するように、前記窒化膜及びパッド酸化膜をパターニングする段階；露出した半導体層部分を熱酸化させて第１フィールド酸化膜を形成する段階；全体上部に前記ＳＯＩ基板の第２領域に形成した前記窒化膜の所定部分を露出させるマスクパターンを形成する段階；露出した窒化膜部分、その下のパッド酸化膜部分、及び半導体層部分をエッチングして、前記埋め込み酸化膜を露出させるトレンチを形成する段階；前記マスクパターンを除去する段階；全体上部に前記トレンチが完全に埋め込まれる程度の充分な厚さで絶縁膜を形成する段階；前記窒化膜を研磨阻止層として前記絶縁膜を研磨する段階；前記窒化膜、パッド酸化膜、及び前記トレンチに埋め込んだ絶縁膜の一部厚さをエッチングしてトレンチ型の第２フィールド酸化膜を形成する段階；及び前記第１フィールド酸化膜により限定された半導体層領域にＰＭＯＳ素子を形成し、前記第２フィールド酸化膜により限定された半導体層領域にＮＭＯＳ素子を形成する段階を含む。
【００１２】
本発明及びそれを実施できるやり方は、以下の説明及び図面を参照することによって理解できる。
【００１３】
【発明の実施の形態】
以下、本発明の好適実施例を添付図面に基づき説明する。
図２を参照すれば、ベース層１１、前記ベース層１１上に配置した埋め込み酸化膜１２、及び前記埋め込み酸化膜１２上に配置した半導体層１３の積層構造からなるＳＯＩ基板２０を備える。また、ＳＯＩ基板２０は第１及び第２領域Ａ、Ｂに分けられ、第１領域ＡはＰＭＯＳ素子が形成される領域、第２領域ＢはＮＭＯＳ素子が形成される領域である。パッド酸化膜２１及び窒化膜２２は前記ＳＯＩ基板２０の半導体層１３上にこの順序で形成される。
【００１４】
図３を参照すれば、窒化膜２２及びパッド酸化膜２１は、ＳＯＩ基板２０の第１領域Ａに配置した半導体層１３の所定部分が露出するようにパターニングされ、第１フィールド酸化膜２３は露出した半導体層部分を熱酸化させて形成する。ここで、前記第１フィールド酸化膜２３は埋め込み酸化膜１２とコンタクトされる厚さで形成され、このため、熱酸化工程の温度及び時間が調節される。
【００１５】
図４を参照すれば、感光膜２４は、結果物の全体上部に形成されてから、ＳＯＩ基板２０の第２領域Ｂに配置した窒化膜２２の所定部分が露出するように、露光及び現像される。
【００１６】
図５を参照すれば、トレンチ２５は、露出した窒化膜部分、その下のパッド酸化膜、及び半導体層部分を連続的にドライエッチングすることにより、埋め込み酸化膜１２が露出するように形成される。
【００１７】
図６を参照すれば、エッチングマスクとして用いた感光膜は除去される。絶縁膜２６は、トレンチ２５が完全に埋め込まれる程度の充分な厚さで結果物の全体上部に形成されてから、窒化膜２２を研磨阻止層とする化学的機械研磨（Chemical Mechanical Polishing）工程により研磨される。
【００１８】
図７を参照すれば、エッチング工程により、窒化膜、パッド酸化膜、及び第１フィールド酸化膜２３上に残留した絶縁膜と、トレンチに埋め込まれた絶縁膜との一部厚さは除去される。その結果、トレンチ型の第２フィールド酸化膜２７が形成される。
【００１９】
図８を参照すれば、公知の半導体製造工程により、ＰＭＯＳ素子４０ａは、第１フィールド酸化膜２３により限定された第１領域Ａの半導体層１３領域に形成され、ＮＭＯＳ素子４０ｂは、第２フィールド酸化膜２７により限定された第２領域の半導体層１３領域に形成される。ここで、ＰＭＯＳ素子４０ａ及びＮＭＯＳ素子４０ｂは、同図に示すように、ゲート酸化膜２８、ゲート電極２９、及びソース/ドレイン領域３０ａ、３０ｂを含む。
【００２０】
この様なＣＭＯＳ素子において、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度は全て向上する。
【００２１】
詳細には、第１フィールド酸化膜２３によって限定された半導体層１３部分は、前記第１フィールド酸化膜２３を形成するための熱酸化工程時に圧縮応力を受けることになる。従って、圧縮応力が存在する半導体層１３部分にＰＭＯＳ素子を形成するため、前記ＰＭＯＳ素子における正孔の移動度は増加する。また、熱酸化工程にてフィールド酸化膜を形成すると、半導体層は圧縮応力を受けるが、トレンチ工程にてフィールド酸化膜を形成すると、半導体層に印加される応力は減少する。よって、トレンチ型の第２フィールド酸化膜２７によって限定された半導体層１３部分は、内部に存在する応力が少ないため、この様な半導体部分に形成されたＮＭＯＳ素子における電子の移動度は増加する。
【００２２】
一方、熱酸化工程の際に、その工程条件、例えば工程時間及び温度の調節によって半導体層が受けられる圧縮応力が調節でき、且つ、埋め込み酸化膜の厚さによって半導体層が受けられる圧縮応力を調節する事も出来る。前記半導体層に存在する圧縮応力は、埋め込み酸化膜の厚さが薄いほど大きく、例えば前記埋め込み酸化膜の厚さが１００nm程度であることが望ましい。特に、ＰＭＯＳの特性向上のためには、埋め込み酸化膜に存在する応力の量が１×１００10dyne/cm2以上になるべきである。
【００２３】
【発明の効果】
以上の説明から明らかなように、本発明は、ＰＭＯＳ素子が形成される半導体層部分は圧縮応力を受けるようにし、ＮＭＯＳ素子が形成される半導体層部分は少ない応力を受けるようにすることで、ＰＭＯＳ素子における正孔の移動度とＮＭＯＳ素子における電子の移動度を全て向上させることができる。これにより、ＣＭＯＳ素子の特性向上が期待でき、特に高速及び低電圧素子の製造に非常に有利に適用することができる。
【００２４】
尚、本発明は、前記実施例に限定されず、本発明の趣旨から逸脱しない範囲内で多様に変更して実施することが可能である。
【図面の簡単な説明】
【図１】従来技術によるフィールド酸化膜を備えたＳＯＩ基板を示す断面図である。
【図２】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図３】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図４】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図５】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図６】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図７】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【図８】本発明の実施例によるＣＭＯＳ素子の製造方法を説明するための工程断面図である。
【符号の説明】
１１ ベース層
１２ 埋め込み酸化膜
１３ 半導体層
２０ ＳＯＩ基板
２１ パッド酸化膜
２２ 窒化膜
２３ 第１フィールド酸化膜
２４ 感光膜
２５ トレンチ
２６ 絶縁膜
２７ 第２フィールド酸化膜
２８ ゲート酸化膜
２９ ゲート電極
３０ａ ソース領域
３０ｂ ドレイン領域
４０ａ ＰＭＯＳ素子
４０ｂ ＮＭＯＳ素子
Claims (6)
- ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、ＰＭＯＳ素子が形成される第１領域とＮＭＯＳ素子が形成される第２領域とに分けられるＳＯＩ基板を提供する段階；
前記ＳＯＩ基板の第１領域に配置した前記半導体層の所定部分を熱酸化させて、前記埋め込み酸化膜とコンタクトされる第１フィールド酸化膜を形成する段階；
前記ＳＯＩ基板の第２領域に配置した前記半導体層の所定部分に前記埋め込み酸化膜が露出するトレンチを形成し、前記トレンチ内に絶縁膜を埋め込んで第２フィールド酸化膜を形成する段階；及び、
前記第１フィールド酸化膜により限定された前記半導体層領域にＰＭＯＳ素子を形成し、前記第２フィールド酸化膜により限定された前記半導体層領域にＮＭＯＳ素子を形成する段階を含むことを特徴とするＣＭＯＳ素子の製造方法。 - 前記第１フィールド酸化膜を形成する段階は、
前記ＳＯＩ基板の半導体層上にパッド酸化膜及び窒化膜を順に形成する段階；
前記窒化膜及びパッド酸化膜をパターニングして前記ＳＯＩ基板の第１領域に配置した前記半導体層の所定部分を露出させる段階；及び露出した半導体層部分を熱酸化させる段階を含むことを特徴とする、請求項１記載のＣＭＯＳ素子の製造方法。 - 前記第１フィールド酸化膜を形成する段階は、
熱酸化工程の時間及び温度を調節して前記埋め込み酸化膜とコンタクトされるように形成することを特徴とする、請求項２記載のＣＭＯＳ素子の製造方法。 - 前記第２フィールド酸化膜を形成する段階は、
前記ＳＯＩ基板の第２領域に形成した前記窒化膜の所定部分を露出させるマスクパターンを形成する段階；露出した窒化膜部分、その下のパッド酸化膜部分、及び半導体層部分をエッチングして、前記埋め込み酸化膜を露出させるトレンチを形成する段階；前記マスクパターンを除去する段階；前記トレンチが完全に埋め込まれる程度の充分な厚さで全体上部に絶縁膜を形成する段階；前記窒化膜を研磨阻止層として、前記絶縁膜を研磨する段階；及び前記窒化膜、パッド酸化膜、及び前記トレンチに埋め込んだ絶縁膜の一部厚さを除去する段階を含むことを特徴とする、請求項２記載のＣＭＯＳ素子の製造方法。 - ベース層、埋め込み酸化膜、及び半導体層の積層構造からなり、ＰＭＯＳ素子が形成される第１領域とＮＭＯＳ素子が形成される第２領域とに分けられるＳＯＩ基板を提供する段階；
前記ＳＯＩ基板の半導体層上にパッド酸化膜と窒化膜を順に形成する段階；
前記ＳＯＩ基板の第１領域に配置した前記半導体層の所定部分が露出するように、前記窒化膜及びパッド酸化膜をパターニングする段階；
露出した半導体層部分を熱酸化させて第１フィールド酸化膜を形成する段階；
全体上部に前記ＳＯＩ基板の第２領域に形成した前記窒化膜の所定部分を露出させるマスクパターンを形成する段階；
露出した窒化膜部分、その下のパッド酸化膜部分、及び半導体層部分をエッチングして、前記埋め込み酸化膜を露出させるトレンチを形成する段階；
前記マスクパターンを除去する段階；
全体上部に前記トレンチが完全に埋め込まれる程度の充分な厚さで絶縁膜を形成する段階；
前記窒化膜を研磨阻止層として前記絶縁膜を研磨する段階；
前記窒化膜、パッド酸化膜、及び前記トレンチに埋め込んだ絶縁膜の一部厚さをエッチングしてトレンチ型の第２フィールド酸化膜を形成する段階；及び
前記第１フィールド酸化膜により限定された半導体層領域にＰＭＯＳ素子を形成し、前記第２フィールド酸化膜により限定された半導体層領域にＮＭＯＳ素子を形成する段階を含むことを特徴とする、ＣＭＯＳ素子の製造方法。 - 前記第１フィールド酸化膜を形成する段階は、
熱酸化工程の時間及び温度を調節して前記埋め込み酸化膜とコンタクトされるように形成することを特徴とする、請求項５記載のＣＭＯＳ素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024735A KR100296130B1 (ko) | 1998-06-29 | 1998-06-29 | 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법 |
| KR1998/P24735 | 1998-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036605A JP2000036605A (ja) | 2000-02-02 |
| JP3852068B2 true JP3852068B2 (ja) | 2006-11-29 |
Family
ID=19541264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18189099A Expired - Fee Related JP3852068B2 (ja) | 1998-06-29 | 1999-06-28 | 電子及び正孔の移動度を向上させることができるｃｍｏｓ素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6194256B1 (ja) |
| JP (1) | JP3852068B2 (ja) |
| KR (1) | KR100296130B1 (ja) |
| TW (1) | TW439227B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4698793B2 (ja) * | 2000-04-03 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN101465295A (zh) * | 2000-11-22 | 2009-06-24 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2005057301A (ja) * | 2000-12-08 | 2005-03-03 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP4030383B2 (ja) * | 2002-08-26 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| KR100552592B1 (ko) | 2004-01-27 | 2006-02-15 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US8450806B2 (en) * | 2004-03-31 | 2013-05-28 | International Business Machines Corporation | Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby |
| US7402885B2 (en) * | 2006-05-15 | 2008-07-22 | Toshiba America Electronic Components, Inc. | LOCOS on SOI and HOT semiconductor device and method for manufacturing |
| JP5103804B2 (ja) * | 2006-06-27 | 2012-12-19 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US20100038689A1 (en) * | 2008-08-13 | 2010-02-18 | Board Of Regents, The University Of Texas System | Integrating fabrication of photodetector with fabrication of cmos device on a silicon-on-insulator substrate |
| EP2626917B1 (en) * | 2012-02-10 | 2017-09-27 | IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | A CMOS-compatible germanium tunable Laser |
| FR3046492B1 (fr) | 2015-12-31 | 2018-03-23 | Stmicroelectronics Sa | Procede de realisation de transistors mos contraints |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654797B2 (ja) * | 1986-08-06 | 1994-07-20 | 日産自動車株式会社 | Ｃｍｏｓ半導体装置 |
| JP3164381B2 (ja) | 1991-07-09 | 2001-05-08 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH0555358A (ja) | 1991-08-29 | 1993-03-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5496764A (en) | 1994-07-05 | 1996-03-05 | Motorola, Inc. | Process for forming a semiconductor region adjacent to an insulating layer |
| JPH08181296A (ja) | 1994-12-26 | 1996-07-12 | Nippondenso Co Ltd | 半導体基板の製造方法 |
| US5670387A (en) | 1995-01-03 | 1997-09-23 | Motorola, Inc. | Process for forming semiconductor-on-insulator device |
| US5679599A (en) | 1995-06-22 | 1997-10-21 | Advanced Micro Devices, Inc. | Isolation using self-aligned trench formation and conventional LOCOS |
| FR2736208B1 (fr) * | 1995-06-30 | 1997-09-19 | Motorola Semiconducteurs | Procede de fabrication de circuits integres |
| JPH0974133A (ja) | 1995-09-05 | 1997-03-18 | Fuji Electric Co Ltd | 誘電体分離型半導体装置の製造方法 |
| JPH09172061A (ja) | 1995-12-18 | 1997-06-30 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US5731619A (en) * | 1996-05-22 | 1998-03-24 | International Business Machines Corporation | CMOS structure with FETS having isolated wells with merged depletions and methods of making same |
| US5811329A (en) * | 1996-06-03 | 1998-09-22 | Micron Technology, Inc. | Method of forming CMOS circuitry including patterning a layer of conductive material overlying field isolation oxide |
-
1998
- 1998-06-29 KR KR1019980024735A patent/KR100296130B1/ko not_active IP Right Cessation
-
1999
- 1999-06-25 TW TW088110771A patent/TW439227B/zh not_active IP Right Cessation
- 1999-06-28 JP JP18189099A patent/JP3852068B2/ja not_active Expired - Fee Related
- 1999-06-28 US US09/340,427 patent/US6194256B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6194256B1 (en) | 2001-02-27 |
| KR20000003493A (ko) | 2000-01-15 |
| JP2000036605A (ja) | 2000-02-02 |
| KR100296130B1 (ko) | 2001-08-07 |
| TW439227B (en) | 2001-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382728B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 | |
| KR100346844B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법 | |
| JP4827363B2 (ja) | トレンチ素子分離構造を有する半導体素子の製造方法 | |
| JP3852068B2 (ja) | 電子及び正孔の移動度を向上させることができるｃｍｏｓ素子の製造方法 | |
| JPH08213494A (ja) | 半導体装置およびその製造方法 | |
| KR20090069301A (ko) | 이중 응력 디바이스 및 방법 | |
| JP2008028357A (ja) | 半導体素子及びその製造方法 | |
| TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| JPH06326090A (ja) | 集積回路の素子分離方法 | |
| JPH10107139A (ja) | 浅いトレンチ分離法を用いて製造された半導体装置及びその製造方法 | |
| JP4175650B2 (ja) | 半導体装置の製造方法 | |
| JP2011216897A (ja) | 半導体装置 | |
| JP4328708B2 (ja) | Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造 | |
| JP4122181B2 (ja) | 二重ゲート酸化膜を有する半導体素子の製造方法 | |
| JP4131897B2 (ja) | Ｓｏｉ素子の製造方法 | |
| US7592208B2 (en) | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor apparatus and photomask | |
| JPH08167646A (ja) | Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法 | |
| KR19990002942A (ko) | 에스오 아이(soi) 소자의 제조방법 | |
| JP2002190599A (ja) | 半導体装置及びその製造方法 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| JPH1012850A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3595786B2 (ja) | 半導体装置の製造方法 | |
| KR100298202B1 (ko) | 에스오아이 소자 및 그 제조방법 | |
| JP2734434B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040804 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |