JP3833405B2 - Ｃｐｕ異常監視方法及び装置 - Google Patents
Ｃｐｕ異常監視方法及び装置 Download PDFInfo
- Publication number
- JP3833405B2 JP3833405B2 JP37074898A JP37074898A JP3833405B2 JP 3833405 B2 JP3833405 B2 JP 3833405B2 JP 37074898 A JP37074898 A JP 37074898A JP 37074898 A JP37074898 A JP 37074898A JP 3833405 B2 JP3833405 B2 JP 3833405B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- reset
- signal
- output
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のＣＰＵ(central processing unit)により制御を行う制御装置において、ＣＰＵが暴走をしたかどうか等、正常に働いているか否かの状態を監視するためのＣＰＵ異常監視方法及び装置に関する。
【０００２】
【従来の技術】
ＣＰＵの暴走を監視する手法としては、外部のウオッチドッグタイマによる方式がある。これは例えばＣＰＵからウオッチドッグタイマに対してポートから定期的なパルスを出力し、このパルスの間隔が規定された時間を越えた場合にＣＰＵに対してリセット信号を出力するものである。
【０００３】
しかし、ＣＰＵが暴走した場合の上記パルス出力を行うポートの動作は保証できないため、規定の時間内の定期的なパルスが偶然出力される可能性もあり、確実なリセット動作が期待できない。これを防ぐためには、
（１） パルスの周期に上下限値を規定する。
（２） 複数の信号を用いてその組み合わせによりウオッチドッグタイマをリセットする。
等の方式が考えられるが、ウオッチドッグタイマのハードウエア構成が複雑となる。
【０００４】
また、このようなウォッチドッグタイマは、時間基準タイマを持つ必要があり、外部からクロックを与えるか、自ら発信回路を有し、時間基準を作成する必要がある。前者の場合は、外部から与えるクロックがノイズの発生源となり、周辺機器に悪影響を及ぼす懸念があり、後者の場合は、発信回路の誤動作や不動作により意図した動作を与えない場合がある。
【０００５】
一方、複数のＣＰＵを有する制御装置においては、一方のＣＰＵが他方のＣＰＵを、例えばシリアル通信を介して監視し、異常であればリセット信号を出力することが可能である。
【０００６】
図４は、一方のＣＰＵが他方のＣＰＵをシリアル通信を介して監視し、異常であればリセット信号を出力する監視方式の一構成例を示す図である。図４において、１０１は第１ＣＰＵ、１０２は第２ＣＰＵ、１０３はシリアル通信ライン、１０４はリセット通信ラインである。ＣＰＵ１０２はとシリアル通信ライン１０３を介してＣＰＵ１０１を監視し、ＣＰＵ１０１が異常と判定された場合にはＣＰＵ１０２はリセット通信ライン１０４によりＣＰＵ１０１のリセットを行う。この方式によれば、ソフトウェアで判定を行うので、外付けのウォッチドッグタイマを設ける必要が無く、また確実にＣＰＵ１の異常監視を実行できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、図５の構成例において、ＣＰＵ１０２が異常となった場合、誤ってリセット信号を発生し、正常であるＣＰＵ１０１をリセットしてしまう可能性がある。
【０００８】
本発明は、上記した問題に鑑みなされたもので、ＣＰＵの働きが異常であるか否かの監視を最小限の構成で、また高い信頼性を持たせて実現することができるＣＰＵ異常監視方法及び装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、一方のＣＰＵが異常と判定されるとともに他方のＣＰＵが特定の信号を出力したときに、前記一方のＣＰＵに対してリセットを行う手段を備え、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は、例えば他方のＣＰＵに異常が存在するとして一方のＣＰＵにリセット信号を出さないようにし、誤って正常である一方のＣＰＵをリセットしないようにしたものである。
【００１０】
本発明はまた、上記の監視及びリセット動作をＣＰＵ相互に行えるようにしたものである。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、複数搭載されたＣＰＵのうち、一方のＣＰＵが他方のＣＰＵにより異常と判定され、前記一方のＣＰＵに対してリセット信号を出力するリセット信号発生手段を備えたＣＰＵ異常監視装置において、
前記リセット信号発生手段は、前記他方のＣＰＵからの第１のリセット制御信号がＬＯＷ、前記他方のＣＰＵからの第２のリセット制御信号がＨＩＧＨのときのみ、前記他方のＣＰＵからの第３のリセット制御信号が、第１のＤ−フリップフロップ及び第２のＤ−フリップフロップのクロックＣＫに入力され、前記第２のＤ−フリップフロップの出力から前記リセット信号が出力され、また、前記他方のＣＰＵからの第１のリセット制御信号がＬＯＷ、前記他方のＣＰＵからの第２のリセット制御信号がＨＩＧＨ以外のときには、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップがリセットされ、前記第２のＤ−フリップフロップの出力から前記リセット信号が出力されないことを特徴とするＣＰＵ異常監視装置であり、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は一方のＣＰＵにリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１２】
本発明の請求項２に記載の発明は、複数搭載されたＣＰＵのうち、一方のＣＰＵが他方のＣＰＵにより異常と判定され、前記一方のＣＰＵに対してリセット信号を出力するリセット信号発生手段を備えたＣＰＵ異常監視装置において、前記リセット信号発生手段は、ＮＯＴゲートと第１、第２のＡＮＤゲートと第１、第２のＤ−フリップフロップで構成され、前記他方のＣＰＵからの第１のリセット制御信号は前記ＮＯＴゲートを介して前記第１のＡＮＤゲートに入力され、前記他方のＣＰＵからの第２のリセット制御信号は前記第１のＡＮＤゲートに入力され、前記他方のＣＰＵからの第 3 のリセット制御信号と前記第 1 のＡＮＤゲートの出力は前記第２のＡＮＤゲートへ入力され、前記第２のＡＮＤゲートの出力は、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップのクロックＣＫに入力され、前記第１のＡＮＤゲートの出力は、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップのリセットＲに入力され、前記第１のＤ−フリップフロップの出力は前記第２のＤ−フリップフロップに入力され、前記第２のＤ−フリップフロップの出力から前記一方のＣＰＵに前記リセット信号が出力されることを特徴とするＣＰＵ異常監視装置であり、
例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は一方のＣＰＵにリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１３】
本発明の請求項３に記載の発明は、前記他方のＣＰＵから 前記第１のリセット制御信号及び前記第２のリセット制御信号が特定の信号を出力した状態で、前記第３のリセット制御信号に複数のパルス信号が出力された場合にのみ、前記一方のＣＰＵに対してリセット信号を出力する前記リセット信号発生手段であることを特徴とする請求項２記載のＣＰＵ異常監視装置であり、
例えば、一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は、リセット信号発生手段から一方のＣＰＵに対してリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１４】
本発明の請求項４に記載の発明は、前記第１のリセット制御信号の特定の信号はＬＯＷ、前記第２のリセット制御信号の特定の信号はＨＩＧＨであることを特徴とする請求項２および３記載のＣＰＵ異常監視装置であり、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが LOW と HIGH の信号を出力していない場合は、リセット信号発生手段から一方のＣＰＵに対してリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１５】
本発明の請求項５に記載の発明は、前記ＣＰＵが互いに異常を監視し合うようにしたことを特徴とする請求項１乃至４のいずれかに記載のＣＰＵ異常監視装置であり、ＣＰＵ同士が相互に監視し合え、信頼性の向上がさらに図れるという作用を有する。
【００１６】
（実施の形態）
以下、本発明の第１の実施の形態におけるＣＰＵ異常監視装置について図面を参照しながら説明する。図１は本実施の形態におけるＣＰＵ異常監視装置の構成を示す図である。図１において、１は第１ＣＰＵ、２は第２ＣＰＵ、３はシリアル通信ラインで、ＣＰＵ１とＣＰＵ２を接続している。４は論理回路で、ＣＰＵ１とＣＰＵ２との間に設けられている。この構成では、ＣＰＵ２から論理回路４にリセット制御信号５，６，７が出力され、論理回路４からはリセット信号８がＣＰＵ１に対して出力される。
【００１７】
論理回路４の内部構成を図２に示す。図２において、９はＮＯＴゲート、１０，１１はＡＮＤゲート、１２，１３はＤ−フリップフロップである。この構成では、リセット制御信号５はＮＯＴゲート９を介してＡＮＤゲート１０に入力され、リセット制御信号６もＡＮＤゲート１０に入力される。ＡＮＤゲート１０の出力は、リセット制御信号７と共にＡＮＤゲート１１へ入力される。ＡＮＤゲート１１の出力は、Ｄ−フリップフロップ１２及び１３のクロックＣＫに入力される。また、ＡＮＤゲート１０の出力は、Ｄ−フリップフロップ１２及び１３のリセットＲに入力される。
【００１８】
図３に論理回路４の動作例を示す。図３に示す動作例の場合では、リセット制御信号５がＬ(low) 、リセット制御信号６がＨ(high)の状態で、リセット制御信号７にパルス信号が出力される。すると、図２のＤ−フリップフロップ１２及び１３のクロックＣＫにリセット信号と同じ波形が入力され、パルス信号が２回発生するとリセット信号８はＨからＬへと切り替わる。この信号が図１のＣＰＵ１へのリセット信号８として入力される。また、この時に、フリップフロップリセット信号１４の状態はＨのままである。
【００１９】
したがって、図１において、ＣＰＵ２がシリアル通信ライン３を介してＣＰＵ１を監視し、異常であると判定した場合には、図３（ａ）に示されるリセット制御信号５，６，７の出力を行い、ＣＰＵ１をリセットする。
【００２０】
ここで、ＣＰＵ２が異常となり、出力ポートがランダムな動作をして、図３（ｂ）に示すような波形を出力した場合、リセット制御信号５がＬ、リセット制御信号６がＨであるときにリセット制御信号７がパルス信号とならない限り、図２のＤ−フリップフロップ１２及び１３には与えられず、リセット信号８はＬとはならない。万が一、前記のような状態が１回発生し、図３（ｂ）において、符号１５に示すようなクロック信号が発生したとしても、リセット制御信号５がＨ、またはリセット制御信号６がＬとなれば、図２のＡＮＤゲート１０はＬとなるため、フリップフロップリセット信号１４がＬとなり、フリップフロップ１２及び１３は初期状態に戻り、リセット信号８はＬとはならない。したがって、ＣＰＵ２が異常となっても、誤ってＣＰＵ１をリセットしてしまうことを防止できる。
【００２１】
外部に構成される論理回路は、この構成例においてはＮＯＴゲートが１つ、ＡＮＤゲートが２つ、Ｄ−フリップフロップが２つとなっており、外部にウォッチドッグタイマ回路を構成する場合に比べ、簡単な回路構成で実現されている。また、他の機能に用いる論理回路と共にゲートアレイに組み込めば、外付け回路を特に設ける必要はない。
【００２２】
なお、上記構成例において、２つのＨ／Ｌ信号と、１つのパルス信号の組み合わせでリセット信号を生成する論理回路としたが、例えば２つのパルス列の組み合わせとし、１つのパルス列がＮ回発生後にもう一方のパルス列が１回発生した時のみリセット信号を生成するようにする等、監視を行うＣＰＵが異常となった時に誤ってリセット信号が発生しないような構成であれば、どのような論理回路でも良い。
【００２３】
また、複数のＣＰＵを有する制御装置において、相互監視を行い、互いにリセット信号を発生するような構成としても良い。
【００２４】
【発明の効果】
本発明によれば、上記実施の形態より明らかなように、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は一方のＣＰＵにリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れる。
【００２５】
また、ＣＰＵが互いに異常を監視し、一方のＣＰＵが異常と判定され、他方のＣＰＵが特定の信号を出力したとき、前記一方のＣＰＵのリセットを行うようにした場合では、信頼性の向上がさらに図れる。
【００２６】
さらに、リセット信号発生手段を論理回路で構成した場合では、外部にウォッチドッグタイマ回路を設ける必要が無く、簡単な回路構成で実現できる。また、ソフトウエアにより正常・異常の判定を行うことができるので、確実性のある監視を行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態における全体構成図
【図２】本発明の実施の形態で用いている論理回路図
【図３】本発明の実施の形態における各部動作波形図
【図４】従来の構成例を示す図
【符号の説明】
１ ＣＰＵ
２ ＣＰＵ
３ シリアル通信ライン
４ 論理回路
５，６，７ リセット制御信号
８ リセット信号
９ ＮＯＴゲート
１０，１１ ＡＮＤゲート
１２，１３ Ｄ−フリップフロップ
１４ フリップフロップリセット信号
【発明の属する技術分野】
本発明は、複数のＣＰＵ(central processing unit)により制御を行う制御装置において、ＣＰＵが暴走をしたかどうか等、正常に働いているか否かの状態を監視するためのＣＰＵ異常監視方法及び装置に関する。
【０００２】
【従来の技術】
ＣＰＵの暴走を監視する手法としては、外部のウオッチドッグタイマによる方式がある。これは例えばＣＰＵからウオッチドッグタイマに対してポートから定期的なパルスを出力し、このパルスの間隔が規定された時間を越えた場合にＣＰＵに対してリセット信号を出力するものである。
【０００３】
しかし、ＣＰＵが暴走した場合の上記パルス出力を行うポートの動作は保証できないため、規定の時間内の定期的なパルスが偶然出力される可能性もあり、確実なリセット動作が期待できない。これを防ぐためには、
（１） パルスの周期に上下限値を規定する。
（２） 複数の信号を用いてその組み合わせによりウオッチドッグタイマをリセットする。
等の方式が考えられるが、ウオッチドッグタイマのハードウエア構成が複雑となる。
【０００４】
また、このようなウォッチドッグタイマは、時間基準タイマを持つ必要があり、外部からクロックを与えるか、自ら発信回路を有し、時間基準を作成する必要がある。前者の場合は、外部から与えるクロックがノイズの発生源となり、周辺機器に悪影響を及ぼす懸念があり、後者の場合は、発信回路の誤動作や不動作により意図した動作を与えない場合がある。
【０００５】
一方、複数のＣＰＵを有する制御装置においては、一方のＣＰＵが他方のＣＰＵを、例えばシリアル通信を介して監視し、異常であればリセット信号を出力することが可能である。
【０００６】
図４は、一方のＣＰＵが他方のＣＰＵをシリアル通信を介して監視し、異常であればリセット信号を出力する監視方式の一構成例を示す図である。図４において、１０１は第１ＣＰＵ、１０２は第２ＣＰＵ、１０３はシリアル通信ライン、１０４はリセット通信ラインである。ＣＰＵ１０２はとシリアル通信ライン１０３を介してＣＰＵ１０１を監視し、ＣＰＵ１０１が異常と判定された場合にはＣＰＵ１０２はリセット通信ライン１０４によりＣＰＵ１０１のリセットを行う。この方式によれば、ソフトウェアで判定を行うので、外付けのウォッチドッグタイマを設ける必要が無く、また確実にＣＰＵ１の異常監視を実行できる。
【０００７】
【発明が解決しようとする課題】
しかしながら、図５の構成例において、ＣＰＵ１０２が異常となった場合、誤ってリセット信号を発生し、正常であるＣＰＵ１０１をリセットしてしまう可能性がある。
【０００８】
本発明は、上記した問題に鑑みなされたもので、ＣＰＵの働きが異常であるか否かの監視を最小限の構成で、また高い信頼性を持たせて実現することができるＣＰＵ異常監視方法及び装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、一方のＣＰＵが異常と判定されるとともに他方のＣＰＵが特定の信号を出力したときに、前記一方のＣＰＵに対してリセットを行う手段を備え、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は、例えば他方のＣＰＵに異常が存在するとして一方のＣＰＵにリセット信号を出さないようにし、誤って正常である一方のＣＰＵをリセットしないようにしたものである。
【００１０】
本発明はまた、上記の監視及びリセット動作をＣＰＵ相互に行えるようにしたものである。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、複数搭載されたＣＰＵのうち、一方のＣＰＵが他方のＣＰＵにより異常と判定され、前記一方のＣＰＵに対してリセット信号を出力するリセット信号発生手段を備えたＣＰＵ異常監視装置において、
前記リセット信号発生手段は、前記他方のＣＰＵからの第１のリセット制御信号がＬＯＷ、前記他方のＣＰＵからの第２のリセット制御信号がＨＩＧＨのときのみ、前記他方のＣＰＵからの第３のリセット制御信号が、第１のＤ−フリップフロップ及び第２のＤ−フリップフロップのクロックＣＫに入力され、前記第２のＤ−フリップフロップの出力から前記リセット信号が出力され、また、前記他方のＣＰＵからの第１のリセット制御信号がＬＯＷ、前記他方のＣＰＵからの第２のリセット制御信号がＨＩＧＨ以外のときには、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップがリセットされ、前記第２のＤ−フリップフロップの出力から前記リセット信号が出力されないことを特徴とするＣＰＵ異常監視装置であり、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は一方のＣＰＵにリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１２】
本発明の請求項２に記載の発明は、複数搭載されたＣＰＵのうち、一方のＣＰＵが他方のＣＰＵにより異常と判定され、前記一方のＣＰＵに対してリセット信号を出力するリセット信号発生手段を備えたＣＰＵ異常監視装置において、前記リセット信号発生手段は、ＮＯＴゲートと第１、第２のＡＮＤゲートと第１、第２のＤ−フリップフロップで構成され、前記他方のＣＰＵからの第１のリセット制御信号は前記ＮＯＴゲートを介して前記第１のＡＮＤゲートに入力され、前記他方のＣＰＵからの第２のリセット制御信号は前記第１のＡＮＤゲートに入力され、前記他方のＣＰＵからの第 3 のリセット制御信号と前記第 1 のＡＮＤゲートの出力は前記第２のＡＮＤゲートへ入力され、前記第２のＡＮＤゲートの出力は、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップのクロックＣＫに入力され、前記第１のＡＮＤゲートの出力は、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップのリセットＲに入力され、前記第１のＤ−フリップフロップの出力は前記第２のＤ−フリップフロップに入力され、前記第２のＤ−フリップフロップの出力から前記一方のＣＰＵに前記リセット信号が出力されることを特徴とするＣＰＵ異常監視装置であり、
例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は一方のＣＰＵにリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１３】
本発明の請求項３に記載の発明は、前記他方のＣＰＵから 前記第１のリセット制御信号及び前記第２のリセット制御信号が特定の信号を出力した状態で、前記第３のリセット制御信号に複数のパルス信号が出力された場合にのみ、前記一方のＣＰＵに対してリセット信号を出力する前記リセット信号発生手段であることを特徴とする請求項２記載のＣＰＵ異常監視装置であり、
例えば、一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は、リセット信号発生手段から一方のＣＰＵに対してリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１４】
本発明の請求項４に記載の発明は、前記第１のリセット制御信号の特定の信号はＬＯＷ、前記第２のリセット制御信号の特定の信号はＨＩＧＨであることを特徴とする請求項２および３記載のＣＰＵ異常監視装置であり、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが LOW と HIGH の信号を出力していない場合は、リセット信号発生手段から一方のＣＰＵに対してリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れるという作用を有する。
【００１５】
本発明の請求項５に記載の発明は、前記ＣＰＵが互いに異常を監視し合うようにしたことを特徴とする請求項１乃至４のいずれかに記載のＣＰＵ異常監視装置であり、ＣＰＵ同士が相互に監視し合え、信頼性の向上がさらに図れるという作用を有する。
【００１６】
（実施の形態）
以下、本発明の第１の実施の形態におけるＣＰＵ異常監視装置について図面を参照しながら説明する。図１は本実施の形態におけるＣＰＵ異常監視装置の構成を示す図である。図１において、１は第１ＣＰＵ、２は第２ＣＰＵ、３はシリアル通信ラインで、ＣＰＵ１とＣＰＵ２を接続している。４は論理回路で、ＣＰＵ１とＣＰＵ２との間に設けられている。この構成では、ＣＰＵ２から論理回路４にリセット制御信号５，６，７が出力され、論理回路４からはリセット信号８がＣＰＵ１に対して出力される。
【００１７】
論理回路４の内部構成を図２に示す。図２において、９はＮＯＴゲート、１０，１１はＡＮＤゲート、１２，１３はＤ−フリップフロップである。この構成では、リセット制御信号５はＮＯＴゲート９を介してＡＮＤゲート１０に入力され、リセット制御信号６もＡＮＤゲート１０に入力される。ＡＮＤゲート１０の出力は、リセット制御信号７と共にＡＮＤゲート１１へ入力される。ＡＮＤゲート１１の出力は、Ｄ−フリップフロップ１２及び１３のクロックＣＫに入力される。また、ＡＮＤゲート１０の出力は、Ｄ−フリップフロップ１２及び１３のリセットＲに入力される。
【００１８】
図３に論理回路４の動作例を示す。図３に示す動作例の場合では、リセット制御信号５がＬ(low) 、リセット制御信号６がＨ(high)の状態で、リセット制御信号７にパルス信号が出力される。すると、図２のＤ−フリップフロップ１２及び１３のクロックＣＫにリセット信号と同じ波形が入力され、パルス信号が２回発生するとリセット信号８はＨからＬへと切り替わる。この信号が図１のＣＰＵ１へのリセット信号８として入力される。また、この時に、フリップフロップリセット信号１４の状態はＨのままである。
【００１９】
したがって、図１において、ＣＰＵ２がシリアル通信ライン３を介してＣＰＵ１を監視し、異常であると判定した場合には、図３（ａ）に示されるリセット制御信号５，６，７の出力を行い、ＣＰＵ１をリセットする。
【００２０】
ここで、ＣＰＵ２が異常となり、出力ポートがランダムな動作をして、図３（ｂ）に示すような波形を出力した場合、リセット制御信号５がＬ、リセット制御信号６がＨであるときにリセット制御信号７がパルス信号とならない限り、図２のＤ−フリップフロップ１２及び１３には与えられず、リセット信号８はＬとはならない。万が一、前記のような状態が１回発生し、図３（ｂ）において、符号１５に示すようなクロック信号が発生したとしても、リセット制御信号５がＨ、またはリセット制御信号６がＬとなれば、図２のＡＮＤゲート１０はＬとなるため、フリップフロップリセット信号１４がＬとなり、フリップフロップ１２及び１３は初期状態に戻り、リセット信号８はＬとはならない。したがって、ＣＰＵ２が異常となっても、誤ってＣＰＵ１をリセットしてしまうことを防止できる。
【００２１】
外部に構成される論理回路は、この構成例においてはＮＯＴゲートが１つ、ＡＮＤゲートが２つ、Ｄ−フリップフロップが２つとなっており、外部にウォッチドッグタイマ回路を構成する場合に比べ、簡単な回路構成で実現されている。また、他の機能に用いる論理回路と共にゲートアレイに組み込めば、外付け回路を特に設ける必要はない。
【００２２】
なお、上記構成例において、２つのＨ／Ｌ信号と、１つのパルス信号の組み合わせでリセット信号を生成する論理回路としたが、例えば２つのパルス列の組み合わせとし、１つのパルス列がＮ回発生後にもう一方のパルス列が１回発生した時のみリセット信号を生成するようにする等、監視を行うＣＰＵが異常となった時に誤ってリセット信号が発生しないような構成であれば、どのような論理回路でも良い。
【００２３】
また、複数のＣＰＵを有する制御装置において、相互監視を行い、互いにリセット信号を発生するような構成としても良い。
【００２４】
【発明の効果】
本発明によれば、上記実施の形態より明らかなように、例え一方のＣＰＵが異常と判定されても、その一方のＣＰＵを監視している他方のＣＰＵが特定の信号を出力していない場合は一方のＣＰＵにリセット信号を出さないので、誤って正常である一方のＣＰＵをリセットしてしまうのを防止でき、信頼性の向上が図れる。
【００２５】
また、ＣＰＵが互いに異常を監視し、一方のＣＰＵが異常と判定され、他方のＣＰＵが特定の信号を出力したとき、前記一方のＣＰＵのリセットを行うようにした場合では、信頼性の向上がさらに図れる。
【００２６】
さらに、リセット信号発生手段を論理回路で構成した場合では、外部にウォッチドッグタイマ回路を設ける必要が無く、簡単な回路構成で実現できる。また、ソフトウエアにより正常・異常の判定を行うことができるので、確実性のある監視を行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態における全体構成図
【図２】本発明の実施の形態で用いている論理回路図
【図３】本発明の実施の形態における各部動作波形図
【図４】従来の構成例を示す図
【符号の説明】
１ ＣＰＵ
２ ＣＰＵ
３ シリアル通信ライン
４ 論理回路
５，６，７ リセット制御信号
８ リセット信号
９ ＮＯＴゲート
１０，１１ ＡＮＤゲート
１２，１３ Ｄ−フリップフロップ
１４ フリップフロップリセット信号
Claims (5)
- 複数搭載されたＣＰＵのうち、一方のＣＰＵが他方のＣＰＵにより異常と判定され、前記一方のＣＰＵに対してリセット信号を出力するリセット信号発生手段を備えたＣＰＵ異常監視装置において、
前記リセット信号発生手段は、前記他方のＣＰＵからの第１のリセット制御信号がＬＯＷ、前記他方のＣＰＵからの第２のリセット制御信号がＨＩＧＨのときのみ、前記他方のＣＰＵから第３のリセット制御信号が、第１のＤ−フリップフロップ及び第２のＤ−フリップフロップのクロックＣＫに入力され、前記第２のＤ−フリップフロップの出力から前記リセット信号が出力され、また、前記他方のＣＰＵからの第１のリセット制御信号がＬＯＷ、前記他方のＣＰＵからの第２のリセット制御信号がＨＩＧＨ以外のときには、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップがリセットされ、前記第２のＤ−フリップフロップの出力から前記リセット信号が出力されないことを特徴とするＣＰＵ異常監視装置。 - 複数搭載されたＣＰＵのうち、一方のＣＰＵが他方のＣＰＵにより異常と判定され、前記一方のＣＰＵに対してリセット信号を出力するリセット信号発生手段を備えたＣＰＵ異常監視装置において、前記リセット信号発生手段は、ＮＯＴゲートと第１、第２のＡＮＤゲートと第１、第２のＤ−フリップフロップで構成され、
前記他方のＣＰＵからの第１のリセット制御信号は前記ＮＯＴゲートを介して前記第１のＡＮＤゲートに入力され、前記他方のＣＰＵからの第２のリセット制御信号は前記第１のＡＮＤゲートに入力され、前記他方のＣＰＵからの第 3 のリセット制御信号と前記第 1 のＡＮＤゲートの出力は前記第２のＡＮＤゲートへ入力され、前記第２のＡＮＤゲートの出力は、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップのクロックＣＫに入力され、
前記第１のＡＮＤゲートの出力は、前記第１のＤ−フリップフロップ及び前記第２のＤ−フリップフロップのリセットＲに入力され、
前記第１のＤ−フリップフロップの出力は前記第２のＤ−フリップフロップに入力され、
前記第２のＤ−フリップフロップの出力から前記一方のＣＰＵに前記リセット信号が出力されることを特徴とするＣＰＵ異常監視装置。 - 前記他方のＣＰＵから 前記第１のリセット制御信号及び前記第２のリセット制御信号が特定の信号を出力した状態で、前記第３のリセット制御信号に複数のパルス信号が出力された場合にのみ、前記一方のＣＰＵに対してリセット信号を出力する前記リセット信号発生手段であることを特徴とする請求項２記載のＣＰＵ異常監視装置。
- 前記第１のリセット制御信号の特定の信号はＬＯＷ、前記第２のリセット制御信号の特定の信号はＨＩＧＨであることを特徴とする請求項２および３記載のＣＰＵ異常監視装置。
- 前記ＣＰＵが互いに異常を監視し合うようにしたことを特徴とする請求項1乃至４のいずれかに記載のＣＰＵ異常監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37074898A JP3833405B2 (ja) | 1998-12-25 | 1998-12-25 | Ｃｐｕ異常監視方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37074898A JP3833405B2 (ja) | 1998-12-25 | 1998-12-25 | Ｃｐｕ異常監視方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000194402A JP2000194402A (ja) | 2000-07-14 |
| JP3833405B2 true JP3833405B2 (ja) | 2006-10-11 |
Family
ID=18497531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37074898A Expired - Fee Related JP3833405B2 (ja) | 1998-12-25 | 1998-12-25 | Ｃｐｕ異常監視方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3833405B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6927716B2 (en) | 2001-06-15 | 2005-08-09 | Analog Devices, Inc. | Variable modulus interpolator, and a variable frequency synthesizer incorporating the variable modulus interpolator |
| GB0212143D0 (en) * | 2002-05-27 | 2002-07-03 | Sendo Int Ltd | Processor Monitor |
| JP6520962B2 (ja) * | 2017-01-18 | 2019-05-29 | トヨタ自動車株式会社 | 監視システム |
| CN109739721A (zh) * | 2018-12-06 | 2019-05-10 | 卡斯柯信号有限公司 | 一种3代自律机系统运行的实时监控方法 |
-
1998
- 1998-12-25 JP JP37074898A patent/JP3833405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000194402A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562496B1 (ko) | 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 | |
| EP1237282B1 (en) | Circuit for the detection of clock signal period abnormalities | |
| JP3833405B2 (ja) | Ｃｐｕ異常監視方法及び装置 | |
| EP3916406B1 (en) | Integrity monitoring for input/output (io) circuits of a sytsem on a chip (soc) | |
| KR19980061837A (ko) | Ipc의 이중화 버스 클럭 감시 회로 | |
| US6658606B1 (en) | Method and device for checking an error control procedure of a circuit | |
| JP2003223241A (ja) | リセットコントロール装置 | |
| US4926427A (en) | Software error detection apparatus | |
| JPH11219305A (ja) | マイクロコンピュータのリセット装置及びマイクロコンピュータのリセット方法 | |
| JPS6361337A (ja) | 自動リセツト方法 | |
| JP4258137B2 (ja) | 監視装置 | |
| JP4469106B2 (ja) | Ｃｐｕ異常監視装置 | |
| JPH07239796A (ja) | バスエラー検出回路 | |
| KR200300385Y1 (ko) | 전전자 교환기에서의 동기용 클럭 모니터 회로 | |
| KR0121334Y1 (ko) | 리세트신호 발생장치 | |
| JP4608143B2 (ja) | 発呼情報処理装置 | |
| JP2677084B2 (ja) | エラー検出機能付交番信号回路 | |
| JP3463055B2 (ja) | 遅延特性モニタ回路 | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| JP2690615B2 (ja) | 論理回路 | |
| JP2614931B2 (ja) | 割込制御回路 | |
| JP5727906B2 (ja) | リセット信号生成回路及びそれを備えた半導体集積回路 | |
| KR920009095B1 (ko) | Iop의 오동작 방지회로 | |
| JPS62180445A (ja) | インタ−フエ−ス回路 | |
| JPH10107592A (ja) | 保持装置および保持回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |