JP3815529B2 - 三相／三相ｐｗｍサイクロコンバータの制御装置 - Google Patents
三相／三相ｐｗｍサイクロコンバータの制御装置 Download PDFInfo
- Publication number
- JP3815529B2 JP3815529B2 JP14626698A JP14626698A JP3815529B2 JP 3815529 B2 JP3815529 B2 JP 3815529B2 JP 14626698 A JP14626698 A JP 14626698A JP 14626698 A JP14626698 A JP 14626698A JP 3815529 B2 JP3815529 B2 JP 3815529B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- input
- power supply
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は交流電圧を任意の交流電圧に変換するＰＷＭサイクロコンバータに関する。
【０００２】
【従来の技術】
ＰＷＭサイクロコンバータは直流リンクに平滑インダクタンスや平滑コンデンサのエネルギー蓄積要素が必要ない、自由な出力周波数・振幅の出力でき、入力電流波形にも出力電圧波形にも低次高調波がない、電力回生が可能であり、直接式交流- 交流電力変換装置である。しかし、ＰＷＭサイクロコンバータには、入力側と出力側が直接双方向スイッチによって接続されており、入力側と出力側の間にエネルギー蓄積要素がないので、電源電圧の変動、非対称あるいは歪みがあるとき出力側に直接影響する。
電源電圧の瞬時値を用いることにより電源電圧の変動、非対称あるいは歪みがある時オンラインで対応できるこれまでのＰＷＭサイクロコンバータの制御方法では入力力率が可変できない、すなわち入力力率が１に固定している。実際には、フィルタの影響で、入力力率が１ではないという欠点があった。
電気学会論文誌D 分冊、116 巻6 号、１９９６年、PP644 ‐651 に提案されたＰＷＭサイクロコンバータ制御方法では、電源電圧の瞬時値と入力電流指令により電源電圧変動等にも対応できるし、入力力率を可変することもできる。
【０００３】
【発明が解決しようとする課題】
ところが、電気学会論文誌D 分冊、116 巻6 号、１９９６年、PP644 ‐651 に提案されたＰＷＭサイクロコンバータ制御方法および制御装置では、アナログ制御方式で六つの出力線間電圧指令より作成した六つのスイッチングパターンから出力三相のスイッチングパターンを選択するので、デジタル制御方式の場合にはCPU の計算量が多いまたは制御回路が複雑という問題があった。また、その制御方法では、スイッチングキャリア( 以下キャリアと略す) 周波数を電源電圧周波数と同期する必要がある。非同期の場合あるいは同期の時キャリアと入力電流指令の位相がずらしている場合には、キャリア一周期の間に入力電流指令の絶対値が最小と中間の相が切り替わって入力電流分配のバランスが破壊されるので入力電流に大きな振動が発生するという問題と、入力電流指令の絶対値が最大の相が変わる時点で出力電圧が不安定という問題もあった。
そこで、本発明は電気学会論文誌D 分冊、116 巻6 号、１９９６年、PP644 ‐651 に提案されたＰＷＭサイクロコンバータ制御方法を改善して、スイッチングキャリア周波数を電源電圧周波数と同期、非同期に関係なくて入力電流に大きな振動が発生しない、制御用のCPU のオンライン計算量が少なく制御回路が簡単なＰＷＭサイクロコンバータデジタル制御装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため、本発明は三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記三相交流電源電圧を入力して、三相交流電源電圧位相と、少なくとも１相分の三相交流電源線間電圧を出力する電源電圧検出部と、前記三相交流電源電圧と同周波数で任意振幅の三相対称正弦波を入力電流指令とし、前記三相交流電源電圧位相を前記入力電流指令の位相とし、前記入力電流指令の位相における前記入力電流指令の絶対値の中で、最小値と中間値との比を入力電流分配率として出力する入力電流分配率発生部と、前記入力電流指令の位相における前記各入力電流指令の絶対値の大小関係といずれか一つの絶対値の符号が判断できる情報を入力情報として出力する入力情報発生部と、出力相電圧指令の位相を入力して、前記出力相電圧指令の位相において各出力相電圧指令の大小関係が判断できる情報を出力情報として出力する出力情報発生部と、前記出力相電圧指令の位相が、前記出力相電圧指令と同周波数かつ同位相で振幅が１の三相対称正弦波の最大値と最小剃e4e46cの差を出力電圧指令関数1 として出力し、中間値と最小値の差を出力電圧指令関数2 として出力する出力電圧指令関数発生部と、出力電圧指令振幅を入力して、前記出力電圧指令関数１と、前記出力電圧指令関数２と、前記三相交流電源線間電圧と、前記入力電流指令の位相と、前記入力情報と、前記入力電流分配率とによって、キャリア一周期に出力相電圧指令が最大あるいは最小の出力相と入力電流指令の絶対値が最小の入力相、中間の入力相、最大の入力相の間の3 個の双方向スイッチをONOFF する順番および各双方向スイッチをONする時間をこの出力相のスイッチングパターンとして作成して出力し、キャリア一周期に出力相電圧指令が中間の出力相と入力電流指令の絶対値が最小の入力相、中間の入力相、最大の入力相の間の3 個の双方向スイッチをONOFF する順番および各双方向スイッチをONする時間をこの出力相のスイッチングパターンとして作成して出力するスイッチングパターン作成部と、前記出力情報と前記入力情報と、前記スイッチングパターンによって、前記9 個の双方向スイッチのキャリア一周期のONOFF 信号を発生して出力するスイッチ信号発生部と、前記9 個の双方向スイッチのONOFF 信号によって前記9 個の双方向スイッチを駆動するゲート信号を発生して出力する双方向スイッチドライブ部とを有する。
また、三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記三相交流電源電圧位相に入力力率補償角を足して前記入力電流指令の位相として出力する加算部を前記電源電圧検出部の出力側に有する。
また、三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記スイッチングパターン作成部から出力されたスイッチングパターンによってキャリア一周期の間に特定の期間だけ前記出力情報と前記入力情報を前記スイッチ信号発生部へ出力する情報更新部を前記スイッチ信号発生部の入力側に有する。
また、三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記三相交流電源電圧位相に前記入力力率補償角を足して前記入力電流指令の位相として出力する加算部と、前記スイッチングパターン作成部から出力されたスイッチングパターンによってキャリア一周期の間に特定の期間だけ前記出力情報と前記入力情報を前記スイッチ信号発生部へ出力する情報更新部とを有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。図１は本発明の実施の形態のＰＷＭサイクロコンバータを用いた電力変換器の回路構成を示すブロック構成図である。図中符号１は三相交流電源、２は三相交流電動機、３、４、５はリアクトル、６、７、８はコンデンサ、１１、１２、１３、１４、１５、１６、１７、１８、１９は自己消弧能力をもつ双方向スイッチ、２１は三相トランスとフィルタ、２２は電源電圧検出部、２３は加算部、２４は入力電流分配率発生部、２５は入力情報発生部、２６はスイッチングパターン作成部、２７は出力電圧指令関数発生部、２８は出力情報発生部、２９は情報更新１部、３０は情報更新２部、３１はスイッチ信号発生部、３２は双方向スイッチドライブ部である。
【０００６】
図１のトランスとフィルタ２１はコンデンサ６、７、８ところの二つの線間電圧あるいは三相交流電源１の二つの線間電圧（本例では三相交流電源１のｒ相とｓ相およびｓ相とｔ相の間の線間電圧) を変圧してノイズを取り除いて出力する。
図１の電源電圧検出部２２はトランスとフィルタ２１を経由した電源電圧瞬時値を入力し、トランスとフィルタ２１の影響を補正した電源ｒ相の相電圧の位相βと、電源ｒ相とｓ相の間の線間電圧Vrs と、ｓ相とｔ相の間の線間電圧Vst とを出力する。
電源電圧検出部２２では、三相交流電源が対称正弦波の場合には、一つだけの電源線間電圧を出力して、後の装置で電源電圧の位相により正弦関数を利用して二つあるいは三つの電源線間電圧を推算する方もよいが、三相交流電源が非対称あるいは歪んでいる場合には、二つの電源線間電圧を出力した方がよい。
図１の加算部２３は入力力率補償角εを入力して電源電圧検出部２２からの電源ｒ相の相電圧の位相βと加えてｒ相の入力電流指令の位相γとして出力する。三相の入力電流指令は電源相電圧の位相とεだけずらしている任意な振幅の三相対称な正弦波である。図２に三相電源相電圧と三相入力電流指令の波形およびεを示している。
【０００７】
図１の入力電流分配率発生部２４は加算部２３からのｒ相の入力電流指令の位相γにより、入力電流分配率テーブルから入力電流分配率a を読み込んで出力する。入力電流分配率a は三相入力電流指令の絶対値の中に最小値と中間値との比である。γと入力電流分配率a の関係は公式( １) 、( ２) 通りである。あらかじめ入力電流分配率a を計算して入力電流分配率テーブルに置く。図２に入力電流分配率a の波形を示している。
【０００８】
【数１】
【０００９】
図１の入力情報発生部２５は加算部２３からのｒ相の入力電流指令の位相γにより、入力情報テーブルから入力電流指令の区間番号( 以下ICと略す) すなわち(IC1、IC2 、IC3)と基準信号( 以下Beと略す) とを読み込んで出力する。入力情報テーブルは表１に示すように作る。
【００１０】
【表１】
【００１１】
図２にBeの波形およびICを示す。
入力電流指令の区間番号ICは図２に示すように入力電流指令の一周期を60°ごと分けている各区間の番号である。各区間に各入力相の入力電流指令の大小関係は変わらない、すなわちICによって各入力相の入力電流指令が最小か中間か最大かということは分かっている。ICは0 から5 までで、(IC1、IC2 、IC3)はICの二進数の三ビットである。基準信号Beはデジタル１ビットで、絶対値が最大となる入力電流指令の符号を識別する信号である。Be=0の時絶対値が最大となる入力電流指令が正で、Be=1の時負である。IC1 、IC2 、IC3 とBeを合わせて、各入力相の入力電流指令の絶対値が最小か中間か最大かを判断できる。
入力電流指令の絶対値が最大となる入力相を入力Bas 相と定義する。入力電流指令の絶対値が最小となる入力相を入力Sec 相と定義する。入力電流指令の絶対値が中間となる入力相を入力Top 相と定義する。
【００１２】
図１の出力電圧指令関数発生部２７は出力相電圧指令の位相θv を入力して出力電圧指令関数のテーブルから出力電圧指令関数１( 以下Fhと略す) と出力電圧指令関数２( 以下Fmと略す) を読み込んで出力する。Fh、Fmはそれぞれ出力相電圧指令と同周波数および同位相の振幅が１の三相対称正弦波の最大値と最小値との差、中間値と最小値との差である。θv とFh、Fmの関係を（３）、（４）、（５）に示す。あらかじめFh、Fmを計算して出力電圧指令関数のテーブルに置く。図３に三相出力電圧指令、Fh、Fmの波形を示す。
【００１３】
【数２】
【００１４】
図１の出力情報発生部２８は出力相電圧指令の位相θv を入力して出力情報テーブルから出力電圧指令の区間番号( 以下OCと略す) すなわち(OC1、OC2 、OC3)を読み込んで出力する。出力情報テーブルは表２に示すように作る。
【００１５】
【表２】
【００１６】
ICと同様に出力電圧指令の区間番号OCは図３に示すように出力電圧指令の一周期を60°毎分けている各区間の番号である。各区間に各出力相の出力相電圧指令の大小関係は変わらない、すなわちOCによって各出力相の出力相電圧指令が最小か中間か最大かということは分かっている。OCは0 から5 までで、(OC1、OC2 、OC3)はOCの二進数の三ビットである。実際には、入力情報テーブルを出力情報テーブルとして、( γ、IC1 、IC2 、IC3)を替わりに( θv 、OC1 、OC2 、OC3)を使ってもよい。
基準信号Beが1 の時に出力相電圧指令が最大となる出力相を、またはBeが0 の時に出力相電圧指令が最小となる出力相を出力High相と各々定義する。Beが1 の時に出力相電圧指令が最小となる出力相を、またはBeが0 の時に出力相電圧指令が最大となる出力相を出力Low 相と各々定義する。出力相電圧指令が中間となる出力相を出力Midle 相と定義する。
【００１７】
図１のスイッチングパターン作成部２６は出力相電圧指令の振幅 V* を入力し、また出力電圧指令関数発生部２７からの出力電圧指令関数１(Fh)と出力電圧指令関数２(Fm)、入力電流分配率発生部２４からの入力電流分配率a 、入力情報発生部２５からの基準信号Be、加算部２３からのｒ相の入力電流指令の位相γ、および電源電圧検出部２２からの電源線間電圧(Vrs、Vst)により、スイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を作成して出力する。
図４はスイッチングパターン作成部の構成図である。図中符号４１は電圧指令関数変換部、４２は電源電圧変換部、４３は出力線間電圧指令計算部、４４はタイミング計算部、４５はパターン発生部である。
図４の電圧指令関数変換部４１は基準信号BeによってFmをFm' に変換する。Be=0の時、Fm'=Fh-Fm とし、Be=1の時、Fm'=Fmとする。
図４の電源電圧変換部４２はｒ相の入力電流指令の位相γと電源線間電圧(Vrs、Vst)により加算と引算だけを用いて、Δetop= ABS(etop-ebas)とΔesec=ABS(esec-ebasを計算する。ここにおいてABS(x)はx の絶対値を表わすものとする。
なお、ebasは入力Bas 相の瞬時相電圧であり、esecは入力Sec 相の瞬時相電圧であり、etopは入力Top 相の瞬時相電圧であり、Δetopは入力Top 相と入力Bas 相の間の線間電圧の絶対値であり、Δesecは入力Sec 相と入力Bas 相の間の線間電圧の絶対値である。
図４の出力線間電圧指令計算部４３は公式（６）で仮直流電圧Edを、公式（７）で出力High相と出力Low 相の間の線間電圧指令の絶対値Vh* を、公式（８）で出力Middle相と出力Low 相の間の線間電圧指令の絶対値Vm* を計算する。
Ed =Δe top +a* Δe sec ……… (６)
Vh* =Fh *V* ……… (７)
Vm* =Fm'*V* ……… (８)
図４のタイミング計算部４４は図５に示すようなスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を発生するため、公式( ９)(１０)(１１)(１２) でタイミング(T0h、T1h 、T0m 、T1m)を計算する。
T0h/T2=1-(1+a)* Vh* /Ed ……… (９)
T1h/T2=1- Vh* /Ed ……… (10)
T0m/T2=1-(1+a)* Vm* /Ed ……… (11)
T1m/T2=1- Vm* /Ed ……… (12)
なお、T2はキャリアの半周期である。実際には、Edの割り算は出力線間電圧指令発生部４３で一回割り算だけで計算した方がよい。
図４のパターン発生部４５はタイミング(T0h、T1h 、T0m 、T1m)より図５に示すようなスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を発生する。
タイミング計算部４４とパターン発生部４５を合わせて(T0h、T1h 、T0m 、T1m)を計算せず、図５に示すようにEdで振幅が変調されたキャリア三角波と(1+a)*Vh* 、Vh* および(1+a)*Vm* 、Vm* とを比較することによってスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を発生してもよい。すなわち、キャリア三角波が(1+a)*Vh* より高い時SP0hを1 に、低い時SP0hを0 にし、キャリア三角波がVh* より高い時SP1hを1 に、低い時SP1hを0 にする。同様に、(1+a)*Vm* 、Vm* によって(SP0m 、SP1m) を発生する。
(SP0h 、SP1h) は出力High相のスイッチングパターンであり、(SP0h 、SP1h) によって表３に示すように出力High相に接続された3 個の双方向スイッチをONする。
【００１８】
【表３】
【００１９】
一つの双方向スイッチをONしたら、残りの二つの双方向スイッチをOFF する。同様に(SP0m 、SP1m) は出力Midle 相のスイッチングパターンである。
パターン発生部４５のキャリア三角波の形は図５(c) あるいは図５(d) に示すような形でもよい。しかし、この場合には(9) 式と(10)式のT2は三角波の一周期である。(SP0m 、SP1m) は同様である。振幅が１のキャリア三角波と(1+a)*Vh* /Ed およびVh* /Ed とを比較することによってスイッチングパターン(SP0h 、SP1h) を発生してもよい。(SP0m 、SP1m) は同様である。
【００２０】
図１の情報更新１部２９はスイッチングパターン作成部２６からのスイッチングパターンSP0hが１の時、入力情報発生部２５からの入力電流指令の区間番号(IC1、IC2 、IC3)と出力相情報発生部２８からの出力電圧指令の区間番号(OC1、OC2 、OC3)を出力する。すなわち、SP0hが0 の時、情報更新１部２９の出力は変わらない。
SP0hが1 の期間に、入力Bas 相と出力三相の間の双方向スイッチはONの状態で、別のスイッチは全部OFF の状態で、入力Sec 相と入力Top 相は切り替わっても、出力相電圧指令の大小関係は変わっても、スイッチングは行わない。SP0hが0 の期間に、すなわち入力Sec 相あるいは入力Top 相とある出力相の間の双方向スイッチをONする期間に、入力Sec 相と入力Top 相は切り替わったら、あるいは出力相電圧指令の大小関係は変わったら、キャリア一周期に入力電流の分配はアンバランスとなって、入力電流波形に大きな振動が発生する。これはキャリア三角波と入力電流指令と同期同位相の場合には発生しないが、非同期の場合あるいは同期の時キャリアと入力電流指令の位相がずらしている場合には必ず発生する。上述ように情報更新１部２９は入力Sec 相あるいは入力Top 相とある出力相の間の双方向スイッチをONする期間(SP0h が0 の時) に入力Sec 相と入力Top 相が切り替わらないように保護するので、スイッチングキャリア周波数を電源電圧周波数と非同期にしても、同期の場合にキャリアと入力電流指令の位相をずらしても、入力電流分配のバランスが破壊されることがない。したがって入力電流に大きな振動は発生しない。
図１の情報更新２部３０はスイッチングパターン作成部２６からのスイッチングパターンSP1mが0 の時、入力情報発生部２５からの基準信号Beを出力する。すなわち、SP1mが１の時、情報更新２部３０の出力は変わらない。
入力Bas 相と出力三相の間の双方向スイッチを全部ONする期間(SP0h が１の期間) に入力Bas 相が変わったら、出力の三相は同時に一つの入力相から別の入力相に転流することが発生する。出力の三相が同時に転流しないと( 実際には絶対同時にできない) 、出力電圧波形と入力電流波形に悪影響が発生し、無駄な転流損失も発生する。情報更新２部３０を利用すれば、入力Top 相と出力High相および出力Middle相の間の双方向スイッチをONする期間(SP1m が0 の期間) にだけ入力Bas 相が変えられるように制御するので、この問題がない。
【００２１】
図１のスイッチ信号発生部３１はスイッチングパターン作成部２６からのスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) と、情報更新１部２９からの入力電流指令の区間番号(IC1、IC2 、IC3)と出力電圧指令の区間番号(OC1、OC2 、OC3)、情報更新２部３０からの基準信号Beにより９個の双方向スイッチ１１〜１９のONOFF 信号を発生して出力する。
図６はスイッチ信号発生部の構成図である。図中の符号６１は入力相情報検出部、６２は出力相情報検出部、６３は反転部、６４はスイッチングパターン変換部、６５はスイッチングパターン分配部、６６はONOFF 決定部である。
図６の入力相情報検出部６１は入力電流指令の区間番号(IC1、IC2 、IC3)より表１に示すように入力相情報(Jr 、Kr、Js、Ks、Jt、Kt) を発生する。(Jr 、Kr、Js、Ks、Jt、Kt) の波形を図２に示す。表４に示すように(Jy 、Ky) より入力y 相(y=r,s,t) の入力電流指令のレベルは分かる。
【００２２】
【表４】
【００２３】
図６の出力相情報検出部６２は出力電圧指令の区間番号(OC1、OC2 、OC3)より表２に示すように出力相情報(Ju 、Ku、Jv、Kv、Jw、Kw) を発生する。(Ju 、Ku、Jv、Kv、Jw、Kw) の波形を図３に示す。表５に示すように(Jx 、Kx) より出力x 相(x=u,v,w) の電圧指令のレベルが分かる。
【００２４】
【表５】
【００２５】
入力相情報検出部６１と出力相情報検出部６２は同じでもよい。
実際には、入力相情報検出部６１と出力相情報検出部６２はそれぞれICとOCをデコードして入力相情報(Jr 、Kr、Js、Ks、Jt、Kt) と出力相情報(Ju 、Ku、Jv、Kv、Jw、Kw) を検出する。ICおよびOCではなく、(Jr 、Kr、Js、Ks、Jt、Kt) と(Ju 、Ku、Jv、Kv、Jw、Kw) をそれぞれ入力情報テーブルと出力情報テーブルにおいて、入力情報発生部２５と出力情報発生部２８から直接に(Jr 、Kr、Js、Ks、Jt、Kt) と(Ju 、Ku、Jv、Kv、Jw、Kw) を出力してもよい。この方法では、入力相情報検出部６１と出力相情報検出部６２が不要となるが、入力情報発生部２５と出力情報発生部２８をCPU で実行する場合には、CPU から出力の信号数が多いという欠点がある。
図６の反転部６３はBe=0の時(Jr 、Js、Jt、Ju、Jv、Jw) を反転してそれぞれ(Jr'、Js' 、Jt' 、Ju' 、Jv' 、Jw')として出力し、Be=1の時(Jr 、Js、Jt、Ju、Jv、Jw) をそのままそれぞれ(Jr'、Js' 、Jt' 、Ju' 、Jv' 、Jw')として出力する。表６に示すように(Jy'、Ky) より入力y 相(y=r,s,t) がどの相かを判断することができる。
【００２６】
【表６】
【００２７】
表７に示すように(Jx'、Kx) より出力x 相(x=u,v,w) がどの相かを判断することができる。
【００２８】
【表７】
【００２９】
図６のスイッチングパターン変換部６４はスイッチングパターン(SP0h 、SP1h) を表８に示すよう( PJh 、PKh)に変換する。
【００３０】
【表８】
【００３１】
(SP0m 、SP1m) を同様に(PJm、PKm)に変換する。(PJh、PKh 、PJm 、PKm)の波形を図５に示す。
図６のスイッチングパターン分配部６５は出力相情報(Ju'、Ku、Jv' 、Kv、Jw' 、Kw) によって出力High相のスイッチングパターン(PJh、PKh)と出力Middle相のスイッチングパターン(PJm、PKm)を出力の三相に分配して、出力各相のスイッチングパターン(PJu、PKu 、PJv 、PKv 、PJw 、PKw)を作成する。出力Low 相と入力Bas 相の間の双方向スイッチを常にONする。すなわち、出力x 相(x=u,v,w) において、(Jx'、Kx) によって表７に示すように出力x 相を判断し、出力x 相がHigh相の場合(PJh、PKh)を、出力x 相がMiddle相の場合(PJ ｍ、PKｍ) を、出力x 相がLow 相の場合(0、0)を、出力x 相のスイッチングパターン(PJx、PKx)として出力する。
(PJx、PKx)によって表９に示すように出力x 相(x=u,v,w) に接続された三つの双方向スイッチの一つをONする。
【００３２】
【表９】
【００３３】
一つの双方向スイッチをONしたら、残りの二つの双方向スイッチをOFF する。
図６のONOFF 決定部６６は各双方向スイッチに関係がある入力相情報と出力相のスイッチングパターンを比較して各双方向スイッチのONOFF 信号を決定して出力する。双方向スイッチSyx(y=r,s,t ；x=u,v,w)において、(Jy'、Ky) と(PJx、PKx)を表１０に示すように比較して双方向スイッチSyx のONOFF 信号Cyx を発生する。
【００３４】
【表１０】
【００３５】
図７と図８にスイッチ信号発生部の論理回路を示す。
【００３６】
双方向スイッチドライブ部３２はスイッチ信号発生部３１からの９個双方向スイッチのONOFF 信号によって９個双方向スイッチ１１〜１９をONOFF 制御する。
【００３７】
本発明の三相／三相ＰＷＭサイクロコンバータの制御装置には、CPU を入れてもよい。例えば、加算部２３、入力電流分配率発生部２４、入力情報発生部２５、出力電圧指令関数発生部２７、出力情報発生部２８、およびスイッチングパターン作成部２６の電圧指令関数変換部４１と電源電圧変換部４２と出力線間電圧指令計算部４３はCPU で処理される。タイミング計算部４４はCPU で処理されてもよい。しかし、タイミング計算部４４はCPU で処理されたら、CPU のサンプリング周期がキャリアの半周期より短いことは難しい。
上述の実施例では、入力力率補償角と加算部２３は必ずしも必要ではない。しかし、この場合には入力力率の可変が不可能になるので、理論的に入力力率を１に固定しているが、実際にはフィルタコンデンサの影響で入力力率が１にならない。上述の実施例ように、入力力率補償角と加算部２３を入れて入力力率を自由に調整することによって実際の入力力率を１に制御することができる。
【００３８】
【発明の効果】
以上述べたように、本発明によれば三相/ 三相ＰＷＭサイクロコンバータのデジタル制御方式が可能であり、二つだけの出力線間電圧指令より作成した二つだけのスイッチングパターンから出力三相に分配するので、制御用のCPU のオンライン計算量が少なく制御回路が簡単となる。さらに、情報更新手段により各出力相と入力Top 相または入力Sec 相の間の双方向スイッチがON状態の期間に入力Top 相と入力Sec 相が変わらないように制御するので、スイッチングキャリア周波数を電源電圧周波数と非同期にしても、同期の場合キャリアと入力電流指令の位相をずらしても入力電流分配のバランスが破壊されることがないので、入力電流に大きな振動は発生しないし、出力電圧が不安定な状態になることもない。
【図面の簡単な説明】
【図１】三相/ 三相ＰＷＭサイクロコンバータの制御装置の構成図である。
【図２】電源電圧、入力電流指令、入力電流分配率、基準信号と入力相情報の波形の図である。
【図３】出力電圧指令、出力電圧指令関数と出力相情報の波形の図である。
【図４】スイッチングパターン作成部の構成図である。
【図５】スイッチングパターンの図である。
(a)は出力High相のスイッチングパターンの図である。
(b)は出力Middle相のスイッチングパターンの図である。
【図６】スイッチ信号発生部の構成図である。
【図７】スイッチ信号発生部部の論理回路図である。
【図８】スイッチ信号発生部部の論理回路図の補足図である。
【符号の説明】
１ 三相交流電源
２ 三相交流電動機
３、４、５ リアクトル
６、７、８ コンデンサ
１１、１２、１３、１４、１５、１６、１７、１８、１９ 自己消弧能力をもつ双方向スイッチ
２１ 三相トランスとフィルタ
２２ 電源電圧検出部
２３ 加算部
２４ 入力電流分配率発生部
２５ 入力情報発生部
２６ スイッチングパターン作成部
２７ 出力電圧指令関数発生部
２８ 出力情報発生部
２９ 情報更新１部
３０ 情報更新２部
３１ スイッチ信号発生部
３２ 双方向スイッチドライブ部
４１ 電圧指令関数変換部
４２ 電源電圧変換部
４３ 出力線間電圧指令計算部
４４ タイミング計算部
４５ パターン発生部
６１ 入力相情報検出部
６２ 出力相情報検出部
６３ 反転部
６４ スイッチングパターン変換部
６５ スイッチングパターン分配部
６６ ONOFF 決定部
a 入力電流分配率
Be 基準信号
IC 入力電流指令の区間番号
IC1,IC2,IC3 入力電流指令の区間番号の二進数の三ビット
OC 出力電圧指令の区間番号
OC1,OC2,OC3 出力電圧指令の区間番号の二進数の三ビット
SP0h,SP1h,SP0m,SP1m スイッチングパターン
Vrs 電源ｒ相とｓ相の間の線間電圧
Vst 電源ｓ相とｔ相の間の線間電圧
V * 出力相電圧指令の振幅
β ｒ相の電源相電圧の位相
γ ｒ相の入力電流指令の位相
ε 入力力率補償角
θv 出力相電圧指令の位相
整理番号 １２５１１
【発明の属する技術分野】
本発明は交流電圧を任意の交流電圧に変換するＰＷＭサイクロコンバータに関する。
【０００２】
【従来の技術】
ＰＷＭサイクロコンバータは直流リンクに平滑インダクタンスや平滑コンデンサのエネルギー蓄積要素が必要ない、自由な出力周波数・振幅の出力でき、入力電流波形にも出力電圧波形にも低次高調波がない、電力回生が可能であり、直接式交流- 交流電力変換装置である。しかし、ＰＷＭサイクロコンバータには、入力側と出力側が直接双方向スイッチによって接続されており、入力側と出力側の間にエネルギー蓄積要素がないので、電源電圧の変動、非対称あるいは歪みがあるとき出力側に直接影響する。
電源電圧の瞬時値を用いることにより電源電圧の変動、非対称あるいは歪みがある時オンラインで対応できるこれまでのＰＷＭサイクロコンバータの制御方法では入力力率が可変できない、すなわち入力力率が１に固定している。実際には、フィルタの影響で、入力力率が１ではないという欠点があった。
電気学会論文誌D 分冊、116 巻6 号、１９９６年、PP644 ‐651 に提案されたＰＷＭサイクロコンバータ制御方法では、電源電圧の瞬時値と入力電流指令により電源電圧変動等にも対応できるし、入力力率を可変することもできる。
【０００３】
【発明が解決しようとする課題】
ところが、電気学会論文誌D 分冊、116 巻6 号、１９９６年、PP644 ‐651 に提案されたＰＷＭサイクロコンバータ制御方法および制御装置では、アナログ制御方式で六つの出力線間電圧指令より作成した六つのスイッチングパターンから出力三相のスイッチングパターンを選択するので、デジタル制御方式の場合にはCPU の計算量が多いまたは制御回路が複雑という問題があった。また、その制御方法では、スイッチングキャリア( 以下キャリアと略す) 周波数を電源電圧周波数と同期する必要がある。非同期の場合あるいは同期の時キャリアと入力電流指令の位相がずらしている場合には、キャリア一周期の間に入力電流指令の絶対値が最小と中間の相が切り替わって入力電流分配のバランスが破壊されるので入力電流に大きな振動が発生するという問題と、入力電流指令の絶対値が最大の相が変わる時点で出力電圧が不安定という問題もあった。
そこで、本発明は電気学会論文誌D 分冊、116 巻6 号、１９９６年、PP644 ‐651 に提案されたＰＷＭサイクロコンバータ制御方法を改善して、スイッチングキャリア周波数を電源電圧周波数と同期、非同期に関係なくて入力電流に大きな振動が発生しない、制御用のCPU のオンライン計算量が少なく制御回路が簡単なＰＷＭサイクロコンバータデジタル制御装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため、本発明は三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記三相交流電源電圧を入力して、三相交流電源電圧位相と、少なくとも１相分の三相交流電源線間電圧を出力する電源電圧検出部と、前記三相交流電源電圧と同周波数で任意振幅の三相対称正弦波を入力電流指令とし、前記三相交流電源電圧位相を前記入力電流指令の位相とし、前記入力電流指令の位相における前記入力電流指令の絶対値の中で、最小値と中間値との比を入力電流分配率として出力する入力電流分配率発生部と、前記入力電流指令の位相における前記各入力電流指令の絶対値の大小関係といずれか一つの絶対値の符号が判断できる情報を入力情報として出力する入力情報発生部と、出力相電圧指令の位相を入力して、前記出力相電圧指令の位相において各出力相電圧指令の大小関係が判断できる情報を出力情報として出力する出力情報発生部と、前記出力相電圧指令の位相が、前記出力相電圧指令と同周波数かつ同位相で振幅が１の三相対称正弦波の最大値と最小剃e4e46cの差を出力電圧指令関数1 として出力し、中間値と最小値の差を出力電圧指令関数2 として出力する出力電圧指令関数発生部と、出力電圧指令振幅を入力して、前記出力電圧指令関数１と、前記出力電圧指令関数２と、前記三相交流電源線間電圧と、前記入力電流指令の位相と、前記入力情報と、前記入力電流分配率とによって、キャリア一周期に出力相電圧指令が最大あるいは最小の出力相と入力電流指令の絶対値が最小の入力相、中間の入力相、最大の入力相の間の3 個の双方向スイッチをONOFF する順番および各双方向スイッチをONする時間をこの出力相のスイッチングパターンとして作成して出力し、キャリア一周期に出力相電圧指令が中間の出力相と入力電流指令の絶対値が最小の入力相、中間の入力相、最大の入力相の間の3 個の双方向スイッチをONOFF する順番および各双方向スイッチをONする時間をこの出力相のスイッチングパターンとして作成して出力するスイッチングパターン作成部と、前記出力情報と前記入力情報と、前記スイッチングパターンによって、前記9 個の双方向スイッチのキャリア一周期のONOFF 信号を発生して出力するスイッチ信号発生部と、前記9 個の双方向スイッチのONOFF 信号によって前記9 個の双方向スイッチを駆動するゲート信号を発生して出力する双方向スイッチドライブ部とを有する。
また、三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記三相交流電源電圧位相に入力力率補償角を足して前記入力電流指令の位相として出力する加算部を前記電源電圧検出部の出力側に有する。
また、三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記スイッチングパターン作成部から出力されたスイッチングパターンによってキャリア一周期の間に特定の期間だけ前記出力情報と前記入力情報を前記スイッチ信号発生部へ出力する情報更新部を前記スイッチ信号発生部の入力側に有する。
また、三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、前記三相交流電源電圧位相に前記入力力率補償角を足して前記入力電流指令の位相として出力する加算部と、前記スイッチングパターン作成部から出力されたスイッチングパターンによってキャリア一周期の間に特定の期間だけ前記出力情報と前記入力情報を前記スイッチ信号発生部へ出力する情報更新部とを有する。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。図１は本発明の実施の形態のＰＷＭサイクロコンバータを用いた電力変換器の回路構成を示すブロック構成図である。図中符号１は三相交流電源、２は三相交流電動機、３、４、５はリアクトル、６、７、８はコンデンサ、１１、１２、１３、１４、１５、１６、１７、１８、１９は自己消弧能力をもつ双方向スイッチ、２１は三相トランスとフィルタ、２２は電源電圧検出部、２３は加算部、２４は入力電流分配率発生部、２５は入力情報発生部、２６はスイッチングパターン作成部、２７は出力電圧指令関数発生部、２８は出力情報発生部、２９は情報更新１部、３０は情報更新２部、３１はスイッチ信号発生部、３２は双方向スイッチドライブ部である。
【０００６】
図１のトランスとフィルタ２１はコンデンサ６、７、８ところの二つの線間電圧あるいは三相交流電源１の二つの線間電圧（本例では三相交流電源１のｒ相とｓ相およびｓ相とｔ相の間の線間電圧) を変圧してノイズを取り除いて出力する。
図１の電源電圧検出部２２はトランスとフィルタ２１を経由した電源電圧瞬時値を入力し、トランスとフィルタ２１の影響を補正した電源ｒ相の相電圧の位相βと、電源ｒ相とｓ相の間の線間電圧Vrs と、ｓ相とｔ相の間の線間電圧Vst とを出力する。
電源電圧検出部２２では、三相交流電源が対称正弦波の場合には、一つだけの電源線間電圧を出力して、後の装置で電源電圧の位相により正弦関数を利用して二つあるいは三つの電源線間電圧を推算する方もよいが、三相交流電源が非対称あるいは歪んでいる場合には、二つの電源線間電圧を出力した方がよい。
図１の加算部２３は入力力率補償角εを入力して電源電圧検出部２２からの電源ｒ相の相電圧の位相βと加えてｒ相の入力電流指令の位相γとして出力する。三相の入力電流指令は電源相電圧の位相とεだけずらしている任意な振幅の三相対称な正弦波である。図２に三相電源相電圧と三相入力電流指令の波形およびεを示している。
【０００７】
図１の入力電流分配率発生部２４は加算部２３からのｒ相の入力電流指令の位相γにより、入力電流分配率テーブルから入力電流分配率a を読み込んで出力する。入力電流分配率a は三相入力電流指令の絶対値の中に最小値と中間値との比である。γと入力電流分配率a の関係は公式( １) 、( ２) 通りである。あらかじめ入力電流分配率a を計算して入力電流分配率テーブルに置く。図２に入力電流分配率a の波形を示している。
【０００８】
【数１】
図１の入力情報発生部２５は加算部２３からのｒ相の入力電流指令の位相γにより、入力情報テーブルから入力電流指令の区間番号( 以下ICと略す) すなわち(IC1、IC2 、IC3)と基準信号( 以下Beと略す) とを読み込んで出力する。入力情報テーブルは表１に示すように作る。
【００１０】
【表１】
図２にBeの波形およびICを示す。
入力電流指令の区間番号ICは図２に示すように入力電流指令の一周期を60°ごと分けている各区間の番号である。各区間に各入力相の入力電流指令の大小関係は変わらない、すなわちICによって各入力相の入力電流指令が最小か中間か最大かということは分かっている。ICは0 から5 までで、(IC1、IC2 、IC3)はICの二進数の三ビットである。基準信号Beはデジタル１ビットで、絶対値が最大となる入力電流指令の符号を識別する信号である。Be=0の時絶対値が最大となる入力電流指令が正で、Be=1の時負である。IC1 、IC2 、IC3 とBeを合わせて、各入力相の入力電流指令の絶対値が最小か中間か最大かを判断できる。
入力電流指令の絶対値が最大となる入力相を入力Bas 相と定義する。入力電流指令の絶対値が最小となる入力相を入力Sec 相と定義する。入力電流指令の絶対値が中間となる入力相を入力Top 相と定義する。
【００１２】
図１の出力電圧指令関数発生部２７は出力相電圧指令の位相θv を入力して出力電圧指令関数のテーブルから出力電圧指令関数１( 以下Fhと略す) と出力電圧指令関数２( 以下Fmと略す) を読み込んで出力する。Fh、Fmはそれぞれ出力相電圧指令と同周波数および同位相の振幅が１の三相対称正弦波の最大値と最小値との差、中間値と最小値との差である。θv とFh、Fmの関係を（３）、（４）、（５）に示す。あらかじめFh、Fmを計算して出力電圧指令関数のテーブルに置く。図３に三相出力電圧指令、Fh、Fmの波形を示す。
【００１３】
【数２】
図１の出力情報発生部２８は出力相電圧指令の位相θv を入力して出力情報テーブルから出力電圧指令の区間番号( 以下OCと略す) すなわち(OC1、OC2 、OC3)を読み込んで出力する。出力情報テーブルは表２に示すように作る。
【００１５】
【表２】
ICと同様に出力電圧指令の区間番号OCは図３に示すように出力電圧指令の一周期を60°毎分けている各区間の番号である。各区間に各出力相の出力相電圧指令の大小関係は変わらない、すなわちOCによって各出力相の出力相電圧指令が最小か中間か最大かということは分かっている。OCは0 から5 までで、(OC1、OC2 、OC3)はOCの二進数の三ビットである。実際には、入力情報テーブルを出力情報テーブルとして、( γ、IC1 、IC2 、IC3)を替わりに( θv 、OC1 、OC2 、OC3)を使ってもよい。
基準信号Beが1 の時に出力相電圧指令が最大となる出力相を、またはBeが0 の時に出力相電圧指令が最小となる出力相を出力High相と各々定義する。Beが1 の時に出力相電圧指令が最小となる出力相を、またはBeが0 の時に出力相電圧指令が最大となる出力相を出力Low 相と各々定義する。出力相電圧指令が中間となる出力相を出力Midle 相と定義する。
【００１７】
図１のスイッチングパターン作成部２６は出力相電圧指令の振幅 V* を入力し、また出力電圧指令関数発生部２７からの出力電圧指令関数１(Fh)と出力電圧指令関数２(Fm)、入力電流分配率発生部２４からの入力電流分配率a 、入力情報発生部２５からの基準信号Be、加算部２３からのｒ相の入力電流指令の位相γ、および電源電圧検出部２２からの電源線間電圧(Vrs、Vst)により、スイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を作成して出力する。
図４はスイッチングパターン作成部の構成図である。図中符号４１は電圧指令関数変換部、４２は電源電圧変換部、４３は出力線間電圧指令計算部、４４はタイミング計算部、４５はパターン発生部である。
図４の電圧指令関数変換部４１は基準信号BeによってFmをFm' に変換する。Be=0の時、Fm'=Fh-Fm とし、Be=1の時、Fm'=Fmとする。
図４の電源電圧変換部４２はｒ相の入力電流指令の位相γと電源線間電圧(Vrs、Vst)により加算と引算だけを用いて、Δetop= ABS(etop-ebas)とΔesec=ABS(esec-ebasを計算する。ここにおいてABS(x)はx の絶対値を表わすものとする。
なお、ebasは入力Bas 相の瞬時相電圧であり、esecは入力Sec 相の瞬時相電圧であり、etopは入力Top 相の瞬時相電圧であり、Δetopは入力Top 相と入力Bas 相の間の線間電圧の絶対値であり、Δesecは入力Sec 相と入力Bas 相の間の線間電圧の絶対値である。
図４の出力線間電圧指令計算部４３は公式（６）で仮直流電圧Edを、公式（７）で出力High相と出力Low 相の間の線間電圧指令の絶対値Vh* を、公式（８）で出力Middle相と出力Low 相の間の線間電圧指令の絶対値Vm* を計算する。
Ed =Δe top +a* Δe sec ……… (６)
Vh* =Fh *V* ……… (７)
Vm* =Fm'*V* ……… (８)
図４のタイミング計算部４４は図５に示すようなスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を発生するため、公式( ９)(１０)(１１)(１２) でタイミング(T0h、T1h 、T0m 、T1m)を計算する。
T0h/T2=1-(1+a)* Vh* /Ed ……… (９)
T1h/T2=1- Vh* /Ed ……… (10)
T0m/T2=1-(1+a)* Vm* /Ed ……… (11)
T1m/T2=1- Vm* /Ed ……… (12)
なお、T2はキャリアの半周期である。実際には、Edの割り算は出力線間電圧指令発生部４３で一回割り算だけで計算した方がよい。
図４のパターン発生部４５はタイミング(T0h、T1h 、T0m 、T1m)より図５に示すようなスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を発生する。
タイミング計算部４４とパターン発生部４５を合わせて(T0h、T1h 、T0m 、T1m)を計算せず、図５に示すようにEdで振幅が変調されたキャリア三角波と(1+a)*Vh* 、Vh* および(1+a)*Vm* 、Vm* とを比較することによってスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) を発生してもよい。すなわち、キャリア三角波が(1+a)*Vh* より高い時SP0hを1 に、低い時SP0hを0 にし、キャリア三角波がVh* より高い時SP1hを1 に、低い時SP1hを0 にする。同様に、(1+a)*Vm* 、Vm* によって(SP0m 、SP1m) を発生する。
(SP0h 、SP1h) は出力High相のスイッチングパターンであり、(SP0h 、SP1h) によって表３に示すように出力High相に接続された3 個の双方向スイッチをONする。
【００１８】
【表３】
一つの双方向スイッチをONしたら、残りの二つの双方向スイッチをOFF する。同様に(SP0m 、SP1m) は出力Midle 相のスイッチングパターンである。
パターン発生部４５のキャリア三角波の形は図５(c) あるいは図５(d) に示すような形でもよい。しかし、この場合には(9) 式と(10)式のT2は三角波の一周期である。(SP0m 、SP1m) は同様である。振幅が１のキャリア三角波と(1+a)*Vh* /Ed およびVh* /Ed とを比較することによってスイッチングパターン(SP0h 、SP1h) を発生してもよい。(SP0m 、SP1m) は同様である。
【００２０】
図１の情報更新１部２９はスイッチングパターン作成部２６からのスイッチングパターンSP0hが１の時、入力情報発生部２５からの入力電流指令の区間番号(IC1、IC2 、IC3)と出力相情報発生部２８からの出力電圧指令の区間番号(OC1、OC2 、OC3)を出力する。すなわち、SP0hが0 の時、情報更新１部２９の出力は変わらない。
SP0hが1 の期間に、入力Bas 相と出力三相の間の双方向スイッチはONの状態で、別のスイッチは全部OFF の状態で、入力Sec 相と入力Top 相は切り替わっても、出力相電圧指令の大小関係は変わっても、スイッチングは行わない。SP0hが0 の期間に、すなわち入力Sec 相あるいは入力Top 相とある出力相の間の双方向スイッチをONする期間に、入力Sec 相と入力Top 相は切り替わったら、あるいは出力相電圧指令の大小関係は変わったら、キャリア一周期に入力電流の分配はアンバランスとなって、入力電流波形に大きな振動が発生する。これはキャリア三角波と入力電流指令と同期同位相の場合には発生しないが、非同期の場合あるいは同期の時キャリアと入力電流指令の位相がずらしている場合には必ず発生する。上述ように情報更新１部２９は入力Sec 相あるいは入力Top 相とある出力相の間の双方向スイッチをONする期間(SP0h が0 の時) に入力Sec 相と入力Top 相が切り替わらないように保護するので、スイッチングキャリア周波数を電源電圧周波数と非同期にしても、同期の場合にキャリアと入力電流指令の位相をずらしても、入力電流分配のバランスが破壊されることがない。したがって入力電流に大きな振動は発生しない。
図１の情報更新２部３０はスイッチングパターン作成部２６からのスイッチングパターンSP1mが0 の時、入力情報発生部２５からの基準信号Beを出力する。すなわち、SP1mが１の時、情報更新２部３０の出力は変わらない。
入力Bas 相と出力三相の間の双方向スイッチを全部ONする期間(SP0h が１の期間) に入力Bas 相が変わったら、出力の三相は同時に一つの入力相から別の入力相に転流することが発生する。出力の三相が同時に転流しないと( 実際には絶対同時にできない) 、出力電圧波形と入力電流波形に悪影響が発生し、無駄な転流損失も発生する。情報更新２部３０を利用すれば、入力Top 相と出力High相および出力Middle相の間の双方向スイッチをONする期間(SP1m が0 の期間) にだけ入力Bas 相が変えられるように制御するので、この問題がない。
【００２１】
図１のスイッチ信号発生部３１はスイッチングパターン作成部２６からのスイッチングパターン(SP0h 、SP1h、SP0m、SP1m) と、情報更新１部２９からの入力電流指令の区間番号(IC1、IC2 、IC3)と出力電圧指令の区間番号(OC1、OC2 、OC3)、情報更新２部３０からの基準信号Beにより９個の双方向スイッチ１１〜１９のONOFF 信号を発生して出力する。
図６はスイッチ信号発生部の構成図である。図中の符号６１は入力相情報検出部、６２は出力相情報検出部、６３は反転部、６４はスイッチングパターン変換部、６５はスイッチングパターン分配部、６６はONOFF 決定部である。
図６の入力相情報検出部６１は入力電流指令の区間番号(IC1、IC2 、IC3)より表１に示すように入力相情報(Jr 、Kr、Js、Ks、Jt、Kt) を発生する。(Jr 、Kr、Js、Ks、Jt、Kt) の波形を図２に示す。表４に示すように(Jy 、Ky) より入力y 相(y=r,s,t) の入力電流指令のレベルは分かる。
【００２２】
【表４】
図６の出力相情報検出部６２は出力電圧指令の区間番号(OC1、OC2 、OC3)より表２に示すように出力相情報(Ju 、Ku、Jv、Kv、Jw、Kw) を発生する。(Ju 、Ku、Jv、Kv、Jw、Kw) の波形を図３に示す。表５に示すように(Jx 、Kx) より出力x 相(x=u,v,w) の電圧指令のレベルが分かる。
【００２４】
【表５】
入力相情報検出部６１と出力相情報検出部６２は同じでもよい。
実際には、入力相情報検出部６１と出力相情報検出部６２はそれぞれICとOCをデコードして入力相情報(Jr 、Kr、Js、Ks、Jt、Kt) と出力相情報(Ju 、Ku、Jv、Kv、Jw、Kw) を検出する。ICおよびOCではなく、(Jr 、Kr、Js、Ks、Jt、Kt) と(Ju 、Ku、Jv、Kv、Jw、Kw) をそれぞれ入力情報テーブルと出力情報テーブルにおいて、入力情報発生部２５と出力情報発生部２８から直接に(Jr 、Kr、Js、Ks、Jt、Kt) と(Ju 、Ku、Jv、Kv、Jw、Kw) を出力してもよい。この方法では、入力相情報検出部６１と出力相情報検出部６２が不要となるが、入力情報発生部２５と出力情報発生部２８をCPU で実行する場合には、CPU から出力の信号数が多いという欠点がある。
図６の反転部６３はBe=0の時(Jr 、Js、Jt、Ju、Jv、Jw) を反転してそれぞれ(Jr'、Js' 、Jt' 、Ju' 、Jv' 、Jw')として出力し、Be=1の時(Jr 、Js、Jt、Ju、Jv、Jw) をそのままそれぞれ(Jr'、Js' 、Jt' 、Ju' 、Jv' 、Jw')として出力する。表６に示すように(Jy'、Ky) より入力y 相(y=r,s,t) がどの相かを判断することができる。
【００２６】
【表６】
表７に示すように(Jx'、Kx) より出力x 相(x=u,v,w) がどの相かを判断することができる。
【００２８】
【表７】
図６のスイッチングパターン変換部６４はスイッチングパターン(SP0h 、SP1h) を表８に示すよう( PJh 、PKh)に変換する。
【００３０】
【表８】
(SP0m 、SP1m) を同様に(PJm、PKm)に変換する。(PJh、PKh 、PJm 、PKm)の波形を図５に示す。
図６のスイッチングパターン分配部６５は出力相情報(Ju'、Ku、Jv' 、Kv、Jw' 、Kw) によって出力High相のスイッチングパターン(PJh、PKh)と出力Middle相のスイッチングパターン(PJm、PKm)を出力の三相に分配して、出力各相のスイッチングパターン(PJu、PKu 、PJv 、PKv 、PJw 、PKw)を作成する。出力Low 相と入力Bas 相の間の双方向スイッチを常にONする。すなわち、出力x 相(x=u,v,w) において、(Jx'、Kx) によって表７に示すように出力x 相を判断し、出力x 相がHigh相の場合(PJh、PKh)を、出力x 相がMiddle相の場合(PJ ｍ、PKｍ) を、出力x 相がLow 相の場合(0、0)を、出力x 相のスイッチングパターン(PJx、PKx)として出力する。
(PJx、PKx)によって表９に示すように出力x 相(x=u,v,w) に接続された三つの双方向スイッチの一つをONする。
【００３２】
【表９】
一つの双方向スイッチをONしたら、残りの二つの双方向スイッチをOFF する。
図６のONOFF 決定部６６は各双方向スイッチに関係がある入力相情報と出力相のスイッチングパターンを比較して各双方向スイッチのONOFF 信号を決定して出力する。双方向スイッチSyx(y=r,s,t ；x=u,v,w)において、(Jy'、Ky) と(PJx、PKx)を表１０に示すように比較して双方向スイッチSyx のONOFF 信号Cyx を発生する。
【００３４】
【表１０】
図７と図８にスイッチ信号発生部の論理回路を示す。
【００３６】
双方向スイッチドライブ部３２はスイッチ信号発生部３１からの９個双方向スイッチのONOFF 信号によって９個双方向スイッチ１１〜１９をONOFF 制御する。
【００３７】
本発明の三相／三相ＰＷＭサイクロコンバータの制御装置には、CPU を入れてもよい。例えば、加算部２３、入力電流分配率発生部２４、入力情報発生部２５、出力電圧指令関数発生部２７、出力情報発生部２８、およびスイッチングパターン作成部２６の電圧指令関数変換部４１と電源電圧変換部４２と出力線間電圧指令計算部４３はCPU で処理される。タイミング計算部４４はCPU で処理されてもよい。しかし、タイミング計算部４４はCPU で処理されたら、CPU のサンプリング周期がキャリアの半周期より短いことは難しい。
上述の実施例では、入力力率補償角と加算部２３は必ずしも必要ではない。しかし、この場合には入力力率の可変が不可能になるので、理論的に入力力率を１に固定しているが、実際にはフィルタコンデンサの影響で入力力率が１にならない。上述の実施例ように、入力力率補償角と加算部２３を入れて入力力率を自由に調整することによって実際の入力力率を１に制御することができる。
【００３８】
【発明の効果】
以上述べたように、本発明によれば三相/ 三相ＰＷＭサイクロコンバータのデジタル制御方式が可能であり、二つだけの出力線間電圧指令より作成した二つだけのスイッチングパターンから出力三相に分配するので、制御用のCPU のオンライン計算量が少なく制御回路が簡単となる。さらに、情報更新手段により各出力相と入力Top 相または入力Sec 相の間の双方向スイッチがON状態の期間に入力Top 相と入力Sec 相が変わらないように制御するので、スイッチングキャリア周波数を電源電圧周波数と非同期にしても、同期の場合キャリアと入力電流指令の位相をずらしても入力電流分配のバランスが破壊されることがないので、入力電流に大きな振動は発生しないし、出力電圧が不安定な状態になることもない。
【図面の簡単な説明】
【図１】三相/ 三相ＰＷＭサイクロコンバータの制御装置の構成図である。
【図２】電源電圧、入力電流指令、入力電流分配率、基準信号と入力相情報の波形の図である。
【図３】出力電圧指令、出力電圧指令関数と出力相情報の波形の図である。
【図４】スイッチングパターン作成部の構成図である。
【図５】スイッチングパターンの図である。
(a)は出力High相のスイッチングパターンの図である。
(b)は出力Middle相のスイッチングパターンの図である。
【図６】スイッチ信号発生部の構成図である。
【図７】スイッチ信号発生部部の論理回路図である。
【図８】スイッチ信号発生部部の論理回路図の補足図である。
【符号の説明】
１ 三相交流電源
２ 三相交流電動機
３、４、５ リアクトル
６、７、８ コンデンサ
１１、１２、１３、１４、１５、１６、１７、１８、１９ 自己消弧能力をもつ双方向スイッチ
２１ 三相トランスとフィルタ
２２ 電源電圧検出部
２３ 加算部
２４ 入力電流分配率発生部
２５ 入力情報発生部
２６ スイッチングパターン作成部
２７ 出力電圧指令関数発生部
２８ 出力情報発生部
２９ 情報更新１部
３０ 情報更新２部
３１ スイッチ信号発生部
３２ 双方向スイッチドライブ部
４１ 電圧指令関数変換部
４２ 電源電圧変換部
４３ 出力線間電圧指令計算部
４４ タイミング計算部
４５ パターン発生部
６１ 入力相情報検出部
６２ 出力相情報検出部
６３ 反転部
６４ スイッチングパターン変換部
６５ スイッチングパターン分配部
６６ ONOFF 決定部
a 入力電流分配率
Be 基準信号
IC 入力電流指令の区間番号
IC1,IC2,IC3 入力電流指令の区間番号の二進数の三ビット
OC 出力電圧指令の区間番号
OC1,OC2,OC3 出力電圧指令の区間番号の二進数の三ビット
SP0h,SP1h,SP0m,SP1m スイッチングパターン
Vrs 電源ｒ相とｓ相の間の線間電圧
Vst 電源ｓ相とｔ相の間の線間電圧
V * 出力相電圧指令の振幅
β ｒ相の電源相電圧の位相
γ ｒ相の入力電流指令の位相
ε 入力力率補償角
θv 出力相電圧指令の位相
整理番号 １２５１１
Claims (4)
- 三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される9 個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、
前記三相交流電源電圧を入力して三相交流電源電圧位相と少なくとも１相分の三相交流電源線間電圧を出力する電源電圧検出部と、
前記三相交流電源電圧と同周波数で任意振幅の三相対称正弦波を入力電流指令とし、前記三相交流電源電圧位相を前記入力電流指令の位相とし、前記入力電流指令の位相における前記入力電流指令の絶対値の中で、最小値と中間値との比を入力電流分配率として出力する入力電流分配率発生部と、
前記入力電流指令の位相における前記各入力電流指令の絶対値の大小関係といずれか一つの絶対値の符号が判断できる情報を入力情報として出力する入力情報発生部と、
出力相電圧指令の位相を入力して前記出力相電圧指令の位相において各出力相電圧指令の大小関係が判断できる情報を出力情報として出力する出力情報発生部と、
前記出力相電圧指令の位相が、前記出力相電圧指令と同周波数かつ同位相で振幅が１の三相対称正弦波の最大値と最小値の差を出力電圧指令関数１として出力し、中間値と最小値の差を出力電圧指令関数２として出力する出力電圧指令関数発生部と、
出力電圧指令振幅を入力して、前記出力電圧指令関数１と、前記出力電圧指令関数２と、前記三相交流電源線間電圧と、前記入力電流指令の位相と、前記入力情報と、前記入力電流分配率とによって、キャリア一周期に出力相電圧指令が最大あるいは最小の出力相と入力電流指令の絶対値が最小の入力相、中間の入力相、最大の入力相の間の３個の双方向スイッチをONOFF する順番および各双方向スイッチをONする時間をこの出力相のスイッチングパターンとして作成して出力し、キャリア一周期に出力相電圧指令が中間の出力相と入力電流指令の絶対値が最小の入力相、中間の入力相、最大の入力相の間の３個の双方向スイッチをONOFF する順番および各双方向スイッチをONする時間をこの出力相のスイッチングパターンとして作成して出力するスイッチングパターン作成部と、
前記出力情報と前記入力情報と、前記スイッチングパターンによって、前記９個の双方向スイッチのキャリア一周期のONOFF 信号を発生して出力するスイッチ信号発生部と、
前記９個の双方向スイッチのONOFF 信号によって前記９個の双方向スイッチを駆動するゲート信号を発生して出力する双方向スイッチドライブ部と
を有すことを特徴とする三相/ 三相ＰＷＭサイクロコンバータの制御装置。 - 三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される９個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、
前記三相交流電源電圧位相に入力力率補償角を足して前記入力電流指令の位相として出力する加算部を前記電源電圧検出部の出力側に有すことを特徴とする請求項１記載の三相/ 三相ＰＷＭサイクロコンバータの制御装置。 - 三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で、ＰＷＭ制御される９個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、
前記スイッチングパターン作成部から出力されたスイッチングパターンによってキャリア一周期の間に特定の期間だけ前記出力情報と前記入力情報を前記スイッチ信号発生部へ出力する情報更新部を前記スイッチ信号発生部の入力側に有すことを特徴とする請求項１記載の三相/ 三相ＰＷＭサイクロコンバータの制御装置。 - 三相交流電源の各相と三相出力の各相とを双方向に電流を流せ、かつ自己導通、自己遮断が可能で，ＰＷＭ制御される９個の双方向スイッチで直接接続する電力変換器のＰＷＭサイクロコンバータの制御装置において、
前記三相交流電源電圧位相に前記入力力率補償角を足して前記入力電流指令の位相として出力する加算部と、
前記スイッチングパターン作成部から出力されたスイッチングパターンによってキャリア一周期の間に特定の期間だけ前記出力情報と前記入力情報を前記スイッチ信号発生部へ出力する情報更新部とを有することを特徴とする請求項１記載の三相/ 三相ＰＷＭサイクロコンバータの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14626698A JP3815529B2 (ja) | 1998-05-27 | 1998-05-27 | 三相／三相ｐｗｍサイクロコンバータの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14626698A JP3815529B2 (ja) | 1998-05-27 | 1998-05-27 | 三相／三相ｐｗｍサイクロコンバータの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11341807A JPH11341807A (ja) | 1999-12-10 |
| JP3815529B2 true JP3815529B2 (ja) | 2006-08-30 |
Family
ID=15403861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14626698A Expired - Fee Related JP3815529B2 (ja) | 1998-05-27 | 1998-05-27 | 三相／三相ｐｗｍサイクロコンバータの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3815529B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4168222B2 (ja) * | 2000-03-07 | 2008-10-22 | 株式会社安川電機 | ゲート信号出力装置 |
| JP4687851B2 (ja) * | 2001-05-29 | 2011-05-25 | 株式会社安川電機 | Ｐｗｍサイクロコンバータの入力電流制御方法とｐｗｍサイクロコンバータ装置 |
| JP4217897B2 (ja) * | 2003-12-19 | 2009-02-04 | 株式会社安川電機 | Ｐｗｍサイクロコンバータ及びその入力電圧検出方法 |
| JP4274023B2 (ja) | 2004-03-31 | 2009-06-03 | 株式会社安川電機 | Ｐｗｍサイクロコンバータの制御方法および制御装置 |
| JP4556108B2 (ja) * | 2004-06-30 | 2010-10-06 | 富士電機ホールディングス株式会社 | 電力変換器の制御装置 |
| JP4604650B2 (ja) * | 2004-10-29 | 2011-01-05 | 株式会社日立製作所 | マトリックスコンバータシステム |
| DE112006001095T5 (de) | 2005-04-27 | 2008-03-20 | Kabushiki Kaisha Yaskawa Denki, Kitakyushu | Stromrichter und Stromrichterverfahren |
| JP4675676B2 (ja) * | 2005-05-25 | 2011-04-27 | 三菱電機株式会社 | 多相対多相電力変換装置 |
| JP4872122B2 (ja) * | 2006-01-05 | 2012-02-08 | 富士電機株式会社 | 交流直接変換器の制御装置 |
| JP4029904B2 (ja) | 2006-04-28 | 2008-01-09 | ダイキン工業株式会社 | マトリックスコンバータおよびマトリックスコンバータの制御方法 |
| US8259474B2 (en) * | 2007-05-16 | 2012-09-04 | Otis Elevator Company | Pulse width modulation control of a matrix converter |
| JP2015012729A (ja) | 2013-06-28 | 2015-01-19 | 株式会社安川電機 | マトリクスコンバータ |
| CN106712616B (zh) * | 2015-07-27 | 2021-05-25 | 中兴通讯股份有限公司 | 一种交流柴油发电机的控制方法及装置 |
-
1998
- 1998-05-27 JP JP14626698A patent/JP3815529B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11341807A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Espinoza et al. | Selective harmonic elimination and current/voltage control in current/voltage-source topologies: A unified approach | |
| JP3815529B2 (ja) | 三相／三相ｐｗｍサイクロコンバータの制御装置 | |
| JP2888104B2 (ja) | 電力変換装置 | |
| Rojas et al. | An improved voltage vector control method for neutral-point-clamped inverters | |
| JP4862475B2 (ja) | 交流−交流直接変換装置のスイッチングパターン生成方法 | |
| Vincenti et al. | A three-phase regulated PWM rectifier with on-line feedforward input unbalance correction | |
| JP2019140896A (ja) | インバータ制御装置 | |
| JP3509094B2 (ja) | 三相／単相ｐｗｍサイクロコンバータの制御装置 | |
| Rojas et al. | Neutral-point-clamped inverter with improved voltage waveform and control range | |
| JPH08331856A (ja) | 電力変換装置 | |
| JP2016063687A (ja) | 電力変換装置 | |
| JP3796881B2 (ja) | ３レベルインバータの制御方法とその装置 | |
| Ghias et al. | Voltage balancing of a five-level flying capacitor converter using optimum switching transitions | |
| JP3412067B2 (ja) | 電力変換装置 | |
| JP7109670B2 (ja) | 電力変換装置および電力変換装置の駆動方法 | |
| JP2007135280A (ja) | Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 | |
| JPH10248262A (ja) | 電力変換装置とその制御方法 | |
| JP4002096B2 (ja) | 中性点クランプ式電力変換装置 | |
| JPH07241082A (ja) | 電力変換装置 | |
| Tang et al. | An improved virtual current method for single-phase converters under frequency variations | |
| JP6868927B1 (ja) | 三相インバータの３パルスｐｗｍ制御法 | |
| JP2875587B2 (ja) | パルス幅変調インバータ及び無停電電源装置 | |
| JP4389531B2 (ja) | 電力変換装置 | |
| JP3222794B2 (ja) | 電力変換装置 | |
| JP3192858B2 (ja) | 電力変換装置の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140616 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |