JP2875587B2 - パルス幅変調インバータ及び無停電電源装置 - Google Patents
パルス幅変調インバータ及び無停電電源装置Info
- Publication number
- JP2875587B2 JP2875587B2 JP2126844A JP12684490A JP2875587B2 JP 2875587 B2 JP2875587 B2 JP 2875587B2 JP 2126844 A JP2126844 A JP 2126844A JP 12684490 A JP12684490 A JP 12684490A JP 2875587 B2 JP2875587 B2 JP 2875587B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- width modulation
- modulation inverter
- output
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パルス幅変調インバータ及び無停電電源装
置に係り、インバータの電源短絡を防止するために設け
られるスイッチング素子に対するオンディレイに起因す
る出力電圧の歪を低減することができるパルス幅変調イ
ンバータ及びこのインバータを用いる無停電電源装置に
関する。
置に係り、インバータの電源短絡を防止するために設け
られるスイッチング素子に対するオンディレイに起因す
る出力電圧の歪を低減することができるパルス幅変調イ
ンバータ及びこのインバータを用いる無停電電源装置に
関する。
［従来の技術］ 一般に、パルス幅変調インバータは、出力電圧指令値
に比例したパルス幅の電圧を出力するように、インバー
タを構成するスイッチング素子のオン、オフが制御され
ている。そして、スイッチング素子のオン、オフの制御
は、電源短絡を防止するため、スイッチング素子にオン
ディレイを設けて行われている。
に比例したパルス幅の電圧を出力するように、インバー
タを構成するスイッチング素子のオン、オフが制御され
ている。そして、スイッチング素子のオン、オフの制御
は、電源短絡を防止するため、スイッチング素子にオン
ディレイを設けて行われている。
このようなパルス幅変調インバータは、オンディレイ
の期間において、出力電圧が不確定となるため、出力電
圧波形が歪むという問題点を有している。
の期間において、出力電圧が不確定となるため、出力電
圧波形が歪むという問題点を有している。
パルス幅変調インバータにおける前述のような問題点
を解決する従来技術として、例えば、「電気学会論文
誌」（107−Ｄ巻２号、昭62、第183頁〜第190頁）等に
記載された技術が知られている。
を解決する従来技術として、例えば、「電気学会論文
誌」（107−Ｄ巻２号、昭62、第183頁〜第190頁）等に
記載された技術が知られている。
第11図は従来技術の一例を示すブロック図、第12図、
第13図はその動作を説明する波形図である。第11図にお
いて、１は直流電源、２はインバータ、３は負荷、４は
出力電圧指令発生器、５はパルス幅変調信号発生器、６
はパルス幅拡張器、７はパルス幅短絡器、８は切り換え
スイッチ、９、10はオンディレイ発生器、11は極性判定
器、12は駆動回路、13は電流検出器であり、点線内がオ
ンディレイ補償器である。なお、図にはスイッチング素
子S1，S2に関する部分のみを記載した、スイッチング素
子S3、S4についても全く同様である。
第13図はその動作を説明する波形図である。第11図にお
いて、１は直流電源、２はインバータ、３は負荷、４は
出力電圧指令発生器、５はパルス幅変調信号発生器、６
はパルス幅拡張器、７はパルス幅短絡器、８は切り換え
スイッチ、９、10はオンディレイ発生器、11は極性判定
器、12は駆動回路、13は電流検出器であり、点線内がオ
ンディレイ補償器である。なお、図にはスイッチング素
子S1，S2に関する部分のみを記載した、スイッチング素
子S3、S4についても全く同様である。
また、第12図、第13図において、波形（ａ）はキヤリ
ア信号と出力電圧指令発生器４の出力の出力電圧指令
値、波形（ｂ）はパルス幅変調信号発生器５の出力のパ
ルス幅変調信号、波形（ｃ）はオンディレイ補償器の出
力、波形（ｄ）はオンディレイ発生器９の出力によるス
イッチング素子S1に対する駆動信号、波形（ｅ）はＵ点
の電圧を示す。なお、波形（ｄ）、（ｅ）の点線はオン
ディレイ補償器がない場合の動作波形である。
ア信号と出力電圧指令発生器４の出力の出力電圧指令
値、波形（ｂ）はパルス幅変調信号発生器５の出力のパ
ルス幅変調信号、波形（ｃ）はオンディレイ補償器の出
力、波形（ｄ）はオンディレイ発生器９の出力によるス
イッチング素子S1に対する駆動信号、波形（ｅ）はＵ点
の電圧を示す。なお、波形（ｄ）、（ｅ）の点線はオン
ディレイ補償器がない場合の動作波形である。
第11図に示すインバータにおいて、パルス幅変調信号
発生器５は、出力電圧指令値とキャリア信号とを比較
し、Ｕ点に出力すべきパルス幅を持ったパルス幅変調信
号を発生する。パルス幅拡張器６は、このパルス幅変調
信号をオンディレイ時間Tdだけパルス幅を拡張し、パル
ス幅短縮器７はTdだけパルス幅を短縮する。切り換えス
イッチ８は、出力（ｄ）が正極性のときに、パルス幅拡
張器６に、負極性のときにはパルス幅短縮器７側に切り
換える。これにより、各動作波形は、出力電流が正極性
のとき第12図に示すようになり、出力電流が負極性のと
き第13図に示すようになる。
発生器５は、出力電圧指令値とキャリア信号とを比較
し、Ｕ点に出力すべきパルス幅を持ったパルス幅変調信
号を発生する。パルス幅拡張器６は、このパルス幅変調
信号をオンディレイ時間Tdだけパルス幅を拡張し、パル
ス幅短縮器７はTdだけパルス幅を短縮する。切り換えス
イッチ８は、出力（ｄ）が正極性のときに、パルス幅拡
張器６に、負極性のときにはパルス幅短縮器７側に切り
換える。これにより、各動作波形は、出力電流が正極性
のとき第12図に示すようになり、出力電流が負極性のと
き第13図に示すようになる。
オンディレイ発生器９、10は、オンディレイ補償器か
らの出力に、Tdだけオンディレイを設け、それぞれ、ス
イッチング素子S1、S2に対する駆動信号を発生する。オ
ンディレイの期間のＵ点の電圧は、出力電流が正極性の
ときは零、負極性のときはEdとなる。
らの出力に、Tdだけオンディレイを設け、それぞれ、ス
イッチング素子S1、S2に対する駆動信号を発生する。オ
ンディレイの期間のＵ点の電圧は、出力電流が正極性の
ときは零、負極性のときはEdとなる。
従って、オンディレイ補償器がない場合、Ｕ点の電圧
パルス幅は、出力電流が正極性のとき、パルス幅変調信
号よりTdだけ短く、負極性のとき、Tdだけ長くなり、出
力波形に歪をもたらす。すなわち、第11図に示す従来技
術によれば、出力電流が正極性のとき、パルス幅変調信
号をTdだけ短く、負極性のときTdだけ長くしているの
で、Ｕ点の電圧パルス幅を本来必要な幅にすることがで
き、オンディレイによる出力波形の歪を低減することで
きる。
パルス幅は、出力電流が正極性のとき、パルス幅変調信
号よりTdだけ短く、負極性のとき、Tdだけ長くなり、出
力波形に歪をもたらす。すなわち、第11図に示す従来技
術によれば、出力電流が正極性のとき、パルス幅変調信
号をTdだけ短く、負極性のときTdだけ長くしているの
で、Ｕ点の電圧パルス幅を本来必要な幅にすることがで
き、オンディレイによる出力波形の歪を低減することで
きる。
［発明が解決しようとする課題］ しかし、前記従来技術は、電流リプルの大きな負荷に
ついて考慮されていなかった。第14図は電流リプルの大
きな負荷で電流の基本波分が零となる近傍の従来技術の
動作波形を示しており、以下、この図を参照して従来技
術の問題点を説明する。第４図において、波形（ａ）〜
波形（ｅ）は第12図、第13図の場合と同一であり、波形
（ｆ）は電圧誤差を示す波形である。
ついて考慮されていなかった。第14図は電流リプルの大
きな負荷で電流の基本波分が零となる近傍の従来技術の
動作波形を示しており、以下、この図を参照して従来技
術の問題点を説明する。第４図において、波形（ａ）〜
波形（ｅ）は第12図、第13図の場合と同一であり、波形
（ｆ）は電圧誤差を示す波形である。
インバータの負荷３の流入電流のリプルが大きい場
合、その電流は、第14図に示すように、キャリアの1/2
周期内で、電流の極性が反転する領域が存在する。従っ
て、キャリア１周期内で出力電流が正極性の場合のオン
ディレイ期間と、負極性の場合のオンディレイ期間とが
存在することになる。
合、その電流は、第14図に示すように、キャリアの1/2
周期内で、電流の極性が反転する領域が存在する。従っ
て、キャリア１周期内で出力電流が正極性の場合のオン
ディレイ期間と、負極性の場合のオンディレイ期間とが
存在することになる。
このため、前述従来技術は、オンディレイの正確な補
償を行うことができず、波形（ｆ）に示すように、１パ
ルス毎にTd分の電圧誤差が生じ、波形歪を改善すること
ができないという問題点を有している。
償を行うことができず、波形（ｆ）に示すように、１パ
ルス毎にTd分の電圧誤差が生じ、波形歪を改善すること
ができないという問題点を有している。
本発明の目的は、前記従来技術の問題点を解決し、電
流リプルの大きな負荷の場合にも、オンディレイに起因
する出力波形歪の低減を図ることのできるパルス幅変調
インバータを提供することにあり、また、パルス幅変調
インバータによる無停電電源装置を提供することにあ
る。
流リプルの大きな負荷の場合にも、オンディレイに起因
する出力波形歪の低減を図ることのできるパルス幅変調
インバータを提供することにあり、また、パルス幅変調
インバータによる無停電電源装置を提供することにあ
る。
［課題を解決するための手段］ 本発明によれば前記目的は、パルス幅補正量を、出力
電流の基本波成分の瞬時値に比例させ、かつ、オンディ
レイ時間Tdに対応した。上限と下限とを持つようにする
ことにより達成される。
電流の基本波成分の瞬時値に比例させ、かつ、オンディ
レイ時間Tdに対応した。上限と下限とを持つようにする
ことにより達成される。
また、前記目的は、出力電圧指令値の補正量を、出力
電流の基本波成分の瞬時値に比例させ、かつ、オンディ
レイ時間Tdに対応した、上限と下限とを持つようにする
ことにより達成される。
電流の基本波成分の瞬時値に比例させ、かつ、オンディ
レイ時間Tdに対応した、上限と下限とを持つようにする
ことにより達成される。
［作用］ 本発明によれば、出力電流がキャリアの1/2周期内で
極性が反転する領域で、出力電流の基本波分の瞬時値に
より、オンディレイに対する補正量を変えているので、
１パルス毎の電圧誤差を低減することができ、出力電流
かキャリアの1/2周期内で極性が反転する領域での電圧
誤差の総和をほとんど零にすることができる。
極性が反転する領域で、出力電流の基本波分の瞬時値に
より、オンディレイに対する補正量を変えているので、
１パルス毎の電圧誤差を低減することができ、出力電流
かキャリアの1/2周期内で極性が反転する領域での電圧
誤差の総和をほとんど零にすることができる。
［実施例］ 以下、本発明によるパルス幅変調インバータ及び無停
電装置の実施例を図面により詳細に説明する。
電装置の実施例を図面により詳細に説明する。
第１図は本発明の第１の実施例の構成を示すブロック
図、第２図は動作を説明する波形図である。第１図にお
いて、14はローパスフィルタ、15はパルス幅拡張器、16
はパルス幅短縮器、17はパルス幅補正量発生器であり、
他の符号は第11図の場合と同一である。また、第２図に
おいて、波形（ａ）はキャリア信号、出力電圧指令値、
出力電流及び出力電流の基本波分、波形（ｂ）はパルス
幅変調信号、波形（ｃ）は及び発生器９、10の入力、波
形（ｄ）はスイッチング素子S1の駆動信号、波形（ｅ）
はＵ点の電圧、波形（ｆ）は電圧誤差を示す。
図、第２図は動作を説明する波形図である。第１図にお
いて、14はローパスフィルタ、15はパルス幅拡張器、16
はパルス幅短縮器、17はパルス幅補正量発生器であり、
他の符号は第11図の場合と同一である。また、第２図に
おいて、波形（ａ）はキャリア信号、出力電圧指令値、
出力電流及び出力電流の基本波分、波形（ｂ）はパルス
幅変調信号、波形（ｃ）は及び発生器９、10の入力、波
形（ｄ）はスイッチング素子S1の駆動信号、波形（ｅ）
はＵ点の電圧、波形（ｆ）は電圧誤差を示す。
第１図に示す本発明の第１の実施例において、パルス
幅補正量発生器17は、電流検出器13により検出された電
流値からローパスフィルタ14を介して得られた出力電流
基本波分を瞬時値からパルス幅の補正量を決定し、その
補正量を、パルス幅拡張器15及びパルス幅短縮器16に対
して出力する。
幅補正量発生器17は、電流検出器13により検出された電
流値からローパスフィルタ14を介して得られた出力電流
基本波分を瞬時値からパルス幅の補正量を決定し、その
補正量を、パルス幅拡張器15及びパルス幅短縮器16に対
して出力する。
そして、このパルス幅補正量発生器17は、与えられる
出力電流基本波成分の瞬時値が小さい場合、該瞬時値の
大きさに比例した大きさの、小さな値を持った補正量を
発生させ、出力電流基本波成分の瞬時値がある所定値を
超えた場合、一定の値を持った補正量を発生させる。
出力電流基本波成分の瞬時値が小さい場合、該瞬時値の
大きさに比例した大きさの、小さな値を持った補正量を
発生させ、出力電流基本波成分の瞬時値がある所定値を
超えた場合、一定の値を持った補正量を発生させる。
パルス幅拡張器15は、パルス幅変調信号発生器５から
のパルス幅変調信号を、パルス幅補正量発生器17により
決まる補償量分だけパルス幅を拡張し、パルス幅短縮器
16、同様に補償量分だけパルス幅を短縮する。
のパルス幅変調信号を、パルス幅補正量発生器17により
決まる補償量分だけパルス幅を拡張し、パルス幅短縮器
16、同様に補償量分だけパルス幅を短縮する。
切り換えスイッチ８は、出力電流の基本波分が正極性
のときにパルス幅拡張器15側に、負極性のときにパルス
幅短縮器16側に切り換えられる。オンディレイ発生器
９、10は、入力パルスに対して、Tdだけオンディレイを
設け、それぞれ、スイッチング素子S1、S2に対する駆動
信号を発生する。
のときにパルス幅拡張器15側に、負極性のときにパルス
幅短縮器16側に切り換えられる。オンディレイ発生器
９、10は、入力パルスに対して、Tdだけオンディレイを
設け、それぞれ、スイッチング素子S1、S2に対する駆動
信号を発生する。
前述のような本発明の第１の実施例によれば、出力電
流がキャリアの1/2周期内で極性が反転する領域で、出
力電流の基本波分の瞬時値により補正量を変えるので、
第２図（ｆ）に示すように、従来技術に比較して１パル
ス毎の電圧誤差が低減することができ、出力電流がキャ
リアの1/2周期内で極性が反転する領域における電圧誤
差の総和をほとんど零にすることができる。
流がキャリアの1/2周期内で極性が反転する領域で、出
力電流の基本波分の瞬時値により補正量を変えるので、
第２図（ｆ）に示すように、従来技術に比較して１パル
ス毎の電圧誤差が低減することができ、出力電流がキャ
リアの1/2周期内で極性が反転する領域における電圧誤
差の総和をほとんど零にすることができる。
第３図は本発明の第２の実施例の構成を示すブロック
図、第４図はその動作を説明する波形図である。第３図
において、18は出力電圧指令補正量発生器、19は加算器
であり、他の符号は第１図の場合と同一である。また、
第４図において、波形（ａ）はキャリア信号、出力電圧
指令値、出力電流、出力電流の基本波分及び補正後の出
力電圧指令、波形（ｂ）は出力電圧指令補正量、波形
（ｃ）はパルス幅変調信号、波形（ｄ）はスイッチング
素子S1の駆動信号、波形（ｅ）はＵ点の電圧、波形
（ｆ）は電圧誤差を示す。
図、第４図はその動作を説明する波形図である。第３図
において、18は出力電圧指令補正量発生器、19は加算器
であり、他の符号は第１図の場合と同一である。また、
第４図において、波形（ａ）はキャリア信号、出力電圧
指令値、出力電流、出力電流の基本波分及び補正後の出
力電圧指令、波形（ｂ）は出力電圧指令補正量、波形
（ｃ）はパルス幅変調信号、波形（ｄ）はスイッチング
素子S1の駆動信号、波形（ｅ）はＵ点の電圧、波形
（ｆ）は電圧誤差を示す。
第３図に示す本発明の第２の実施例は、オンディレイ
補償量を出力電圧指令値に加算するようにしたものであ
る。
補償量を出力電圧指令値に加算するようにしたものであ
る。
図示本発明の第２の実施例において、出力電圧指令補
正量発生器18は、前述した本発明の第１の実施例の場合
と同様に、ローパスフィルタ14を介して与えられる出力
電流基本波分の瞬時値から出力電圧指令の補正量を決定
し、加算器19に与える。
正量発生器18は、前述した本発明の第１の実施例の場合
と同様に、ローパスフィルタ14を介して与えられる出力
電流基本波分の瞬時値から出力電圧指令の補正量を決定
し、加算器19に与える。
この場合も、出力電圧指令補正量発生器18は、第１図
により説明したパルス幅補正量発生器17の場合と同様
に、その補正量を発生させる。
により説明したパルス幅補正量発生器17の場合と同様
に、その補正量を発生させる。
加算器19は、出力電圧指令発生器４からの出力電圧指
令に、前記出力電圧指令補正量発生器18からの補正量を
加算し、補正された出力電圧指令を発生し、パルス幅変
調信号発生器５は、これをもとにパルス幅変調信号を作
成する。
令に、前記出力電圧指令補正量発生器18からの補正量を
加算し、補正された出力電圧指令を発生し、パルス幅変
調信号発生器５は、これをもとにパルス幅変調信号を作
成する。
オンディレイ発生器９、10は、パルス幅変調信号発生
器５の出力に、Tdだけオンディレイを設け、それぞれ、
スイッチング素子S1、S2に対する駆動信号を発生する。
器５の出力に、Tdだけオンディレイを設け、それぞれ、
スイッチング素子S1、S2に対する駆動信号を発生する。
前述した本発明の第２の実施例によれば、パルス幅拡
張器、パルス幅短縮器を不要とした簡単な構成で、第１
図により説明したが実施例と同様に、出力波形歪を低減
できるという効果を得ることができる。
張器、パルス幅短縮器を不要とした簡単な構成で、第１
図により説明したが実施例と同様に、出力波形歪を低減
できるという効果を得ることができる。
第５図は本発明の第３の実施例の構成を示すブロック
図である。第５図において、20は負荷模擬手段であり、
他の符号は、第３図の場合と同一である。
図である。第５図において、20は負荷模擬手段であり、
他の符号は、第３図の場合と同一である。
この本発明の第３の実施例は、第３図に示した第２の
実施例において、出力電流の基本波分の瞬時値を負荷模
擬手段20により得るようにしたものである。
実施例において、出力電流の基本波分の瞬時値を負荷模
擬手段20により得るようにしたものである。
この実施例によれば、出力電流を検出する必要がな
く、極めて簡単な構成で出力波形歪を低減することが可
能となる。
く、極めて簡単な構成で出力波形歪を低減することが可
能となる。
第６図は本発明の第４の実施例の構成を示すブロック
図である。第６図において、21はマイクロプロセッサで
あり、他の符号は第５図の場合と同一である。
図である。第６図において、21はマイクロプロセッサで
あり、他の符号は第５図の場合と同一である。
この本発明の第４の実施例は、第５図に示した実施例
において、出力電圧指令発生器４、パルス幅変調信号発
生器５、出力電圧指令補正量発生器18、加算器19オンデ
ィレイ負荷模擬手段20を、マイクロプロセッサ21により
ソフトウエアで実現したものである。
において、出力電圧指令発生器４、パルス幅変調信号発
生器５、出力電圧指令補正量発生器18、加算器19オンデ
ィレイ負荷模擬手段20を、マイクロプロセッサ21により
ソフトウエアで実現したものである。
この実施例によれば、最小のハードウエア構成で出力
波形歪の低減を図ることが可能となる。
波形歪の低減を図ることが可能となる。
第７図は本発明の第５の実施例の構成を示すブロック
図である。第７図において、22はAVR（Automatic Volta
ge Regulator）回路、23は電圧検出器であり、他の符号
は第５図の場合と同一である。
図である。第７図において、22はAVR（Automatic Volta
ge Regulator）回路、23は電圧検出器であり、他の符号
は第５図の場合と同一である。
この本発明の第５の実施例は、第５図に示した実施例
において、負荷３を、リアクトルＬとコンデンサＣの直
列回路による平滑回路のコンデンサＣに並列に接続して
構成し、コンデンサＣの電圧を出力電圧指令値に一致さ
せるように、AVR回路22を設けたものである。
において、負荷３を、リアクトルＬとコンデンサＣの直
列回路による平滑回路のコンデンサＣに並列に接続して
構成し、コンデンサＣの電圧を出力電圧指令値に一致さ
せるように、AVR回路22を設けたものである。
この実施例は、AVR回路22が出力電圧指令値と電圧検
出器23から得られるコンデンサＣの電圧との差である誤
差電圧が零になるよう出力電圧指令を補正しているの
で、コンデンサＣの電圧を出力電圧指令値に一致させる
ことができる。
出器23から得られるコンデンサＣの電圧との差である誤
差電圧が零になるよう出力電圧指令を補正しているの
で、コンデンサＣの電圧を出力電圧指令値に一致させる
ことができる。
また、この実施例のインバータは、無停電電源装置用
のパルス幅変調インバータの構成であり、この実施例に
より出力電圧波形歪の小さい無停電電源装置を提供する
ことができる。
のパルス幅変調インバータの構成であり、この実施例に
より出力電圧波形歪の小さい無停電電源装置を提供する
ことができる。
第８図は本発明の第６の実施例の構成を示すブロック
図である。第８図において、24はA/D変換器であり、他
の符号は第６図、第７図の場合と同一である。
図である。第８図において、24はA/D変換器であり、他
の符号は第６図、第７図の場合と同一である。
この第６の実施例は、第７図に示した実施例におい、
出力電圧指令発生器４、パルス幅変調信号発生器５、出
力電圧指令補正量発生器18、加算器19及び負荷模擬手段
20をマイクロプロセッサ21によりソフトウエアで実現し
たものである。
出力電圧指令発生器４、パルス幅変調信号発生器５、出
力電圧指令補正量発生器18、加算器19及び負荷模擬手段
20をマイクロプロセッサ21によりソフトウエアで実現し
たものである。
この本発明の第６の実施例によれば、最小のハードウ
エア構成で、出力電圧波形歪の小さい無停電電源装置を
提供することができる。
エア構成で、出力電圧波形歪の小さい無停電電源装置を
提供することができる。
第９図は本発明の第７の実施例の構成を示すブロック
図、第10図はその動作を説明する波形図である。第９図
において、25はサイクロコンバータ、26はトランスであ
り、他の符号は第８図の場合と同一である。また、第10
図において、波形（ａ）はキャリア信号及び出力電圧指
令値、波形（ｂ）、（ｃ）はパルス幅変調信号、波形
（ｄ）はインバータ出力電圧、波形（ｅ）はサイクロコ
ンバータ出力電圧である。
図、第10図はその動作を説明する波形図である。第９図
において、25はサイクロコンバータ、26はトランスであ
り、他の符号は第８図の場合と同一である。また、第10
図において、波形（ａ）はキャリア信号及び出力電圧指
令値、波形（ｂ）、（ｃ）はパルス幅変調信号、波形
（ｄ）はインバータ出力電圧、波形（ｅ）はサイクロコ
ンバータ出力電圧である。
この本発明の第７の実施例は、第８図に示した本発明
の第６の実施例において、インバータ部を、インバータ
２、サイクロコンバータ25、トランス26により構成して
高周波リンク式としたものである。
の第６の実施例において、インバータ部を、インバータ
２、サイクロコンバータ25、トランス26により構成して
高周波リンク式としたものである。
高周波リンク式の基本的な動作は、第10図に示すよう
に行われる。すなわち、図示本発明の第７の実施例は、
インバータ２が出力するキャリア周波数のままの高周波
電圧e1を、サイクロコンバータ25により低周波電圧e2に
変換して負荷３に供給するものであり、絶縁を要求され
る用途の場合に、絶縁用のトランス26を著しく小型化で
きるという効果を奏することができる。
に行われる。すなわち、図示本発明の第７の実施例は、
インバータ２が出力するキャリア周波数のままの高周波
電圧e1を、サイクロコンバータ25により低周波電圧e2に
変換して負荷３に供給するものであり、絶縁を要求され
る用途の場合に、絶縁用のトランス26を著しく小型化で
きるという効果を奏することができる。
このような高周波リンク式の場合においても、オンデ
ィレイの影響は、一般のインバータと同様であり、本発
明を適用することができる。従って、第９図に示す本発
明の第７の実施例によれば、小型で出力電圧波形歪の小
さい無停電電源装置を提供することができる。
ィレイの影響は、一般のインバータと同様であり、本発
明を適用することができる。従って、第９図に示す本発
明の第７の実施例によれば、小型で出力電圧波形歪の小
さい無停電電源装置を提供することができる。
なお、前述した本発明の第１〜第７の実施例は、イン
バータを全て単相として説明したが、本発明は、３相あ
るいはそれ以上の多相インバータに対しても全く同様に
適用することができる。
バータを全て単相として説明したが、本発明は、３相あ
るいはそれ以上の多相インバータに対しても全く同様に
適用することができる。
［発明の効果］ 以上説明したように本発明によれば、出力電流がキャ
リアの1/2周期内で極性が反転する領域での１パルス毎
の電圧誤差を低減することができ、出力電流がキャリア
の1/2周期内で極性が反転する領域での電圧誤差の総和
をほとんど零にすることができるので、電流リプルの大
きな負荷の場合にも、オンディレイによる出力波形の歪
を低減した出力電圧を得ることができる。
リアの1/2周期内で極性が反転する領域での１パルス毎
の電圧誤差を低減することができ、出力電流がキャリア
の1/2周期内で極性が反転する領域での電圧誤差の総和
をほとんど零にすることができるので、電流リプルの大
きな負荷の場合にも、オンディレイによる出力波形の歪
を低減した出力電圧を得ることができる。
第１図は本発明の第１の実施例の構成を示すブロック
図、第２図はその動作を説明する波形図、第３図は本発
明の第２の実施例の構成を示すブロック図、第４図はそ
の動作を説明する波形図、第５図、第６図、第７図、第
８図、第９図は本発明の第３〜第７の実施例の構成を示
すブロック図、第10図は本発明の第７の実施例の動作を
説明するブロック図、第11図は従来技術の一例を示すブ
ロック図、第12、第13図、第14図はその動作を説明する
波形図である。 １……直流電源、２……インバータ、３……負荷、４…
…出力電圧指令発生器、５……パルス幅変調信号発生
器、６、15……パルス幅拡張器、７、16……パルス幅短
縮器、８……切り換えスイッチ、９、10……オンディレ
イ発生器、11……極性判定器、12……駆動回路、13……
電流検出器、14……ローパスフィルタ、17、18……補正
量発生器、20……負荷模擬手段、21……マイクロプロセ
ッサ、22……AVR回路、24……A/D変換器。
図、第２図はその動作を説明する波形図、第３図は本発
明の第２の実施例の構成を示すブロック図、第４図はそ
の動作を説明する波形図、第５図、第６図、第７図、第
８図、第９図は本発明の第３〜第７の実施例の構成を示
すブロック図、第10図は本発明の第７の実施例の動作を
説明するブロック図、第11図は従来技術の一例を示すブ
ロック図、第12、第13図、第14図はその動作を説明する
波形図である。 １……直流電源、２……インバータ、３……負荷、４…
…出力電圧指令発生器、５……パルス幅変調信号発生
器、６、15……パルス幅拡張器、７、16……パルス幅短
縮器、８……切り換えスイッチ、９、10……オンディレ
イ発生器、11……極性判定器、12……駆動回路、13……
電流検出器、14……ローパスフィルタ、17、18……補正
量発生器、20……負荷模擬手段、21……マイクロプロセ
ッサ、22……AVR回路、24……A/D変換器。
フロントページの続き (72)発明者 徳永 紀一 茨城県日立市久慈町4026番地 株式会社 日立製作所日立研究所内 (72)発明者 岩中 光文 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 (72)発明者 永野 毅 茨城県日立市幸町３丁目１番１号 株式 会社日立製作所日立工場内 (72)発明者 石田 勇人 茨城県日立市幸町３丁目２番１号 日立 エンジニアリング株式会社内 (56)参考文献 特開 昭60−216773（ＪＰ，Ａ) 特開 平３−164071（ＪＰ，Ａ) 特開 昭59−123478（ＪＰ，Ａ) 特開 昭63−77381（ＪＰ，Ａ) 特公 昭59−8152（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/00 - 7/98
Claims (9)
- 【請求項１】出力電圧指令値に従ってパルス幅変調され
た電圧を出力し、負荷に電力を供給するパルス幅変調イ
ンバータにおいて、出力電流の基本波分の瞬時値の大き
さに基づいてパルス幅を補正する手段を備えたことを特
徴とするパルス幅変調インバータ。 - 【請求項２】前記パルス幅を補正する手段は、パルス幅
の補正量を、出力電流の基本波分の瞬時値に比例させる
と同時に、該補正量に上限値と下限値を設定することを
特徴とする特許請求の範囲第１項記載のパルス幅変調イ
ンバータ。 - 【請求項３】負荷を模擬する手段をさらに備え、前記出
力電流の基本波分の瞬時値を該模擬手段から得ることを
特徴とする特許請求の範囲第１項または第２項記載のパ
ルス幅変調インバータ。 - 【請求項４】出力電圧指令値に従ってパルス幅変調され
た電圧を出力し、負荷に電力を供給するパルス幅変調イ
ンバータにおいて、出力電流の基本波分の瞬時値の大き
さに基づいて前記出力電圧指令値を補正する手段を備え
たことを特徴とするパルス幅変調インバータ。 - 【請求項５】前記出力電圧指令値を補正する手段は、電
圧指令値の補正量を、出力電流の基本波分の瞬時値に比
例させると同時に、該補正量に上限値と下限値を設定す
ることを特徴とする特許請求の範囲第４項記載のパルス
幅変調インバータ。 - 【請求項６】負荷を模擬する手段をさらに備え、前記出
力電流の基本波分の瞬時値を該模擬手段から得ることを
特徴とする特許請求の範囲第４項または第５項記載のパ
ルス幅変調インバータ。 - 【請求項７】前記負荷がリアクトルとコンデンサとの直
列回路であることを特徴とする特許請求の範囲第１項な
いし第６項のうち１項記載のパルス幅変調インバータ。 - 【請求項８】前記コンデンサに並列に第２の負荷が接続
されることを特徴とする特許請求の範囲第７項記載のパ
ルス幅変調インバータ。 - 【請求項９】特許請求の範囲第７項または第８項記載の
パルス幅変調インバータを用いたことを特徴とする無停
電電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126844A JP2875587B2 (ja) | 1990-05-18 | 1990-05-18 | パルス幅変調インバータ及び無停電電源装置 |
| KR1019900016310A KR0159489B1 (ko) | 1989-10-18 | 1990-10-15 | 전력공급장치의 제어회로 및 무정전전원장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2126844A JP2875587B2 (ja) | 1990-05-18 | 1990-05-18 | パルス幅変調インバータ及び無停電電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426369A JPH0426369A (ja) | 1992-01-29 |
| JP2875587B2 true JP2875587B2 (ja) | 1999-03-31 |
Family
ID=14945271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2126844A Expired - Lifetime JP2875587B2 (ja) | 1989-10-18 | 1990-05-18 | パルス幅変調インバータ及び無停電電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875587B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110460237A (zh) * | 2019-09-11 | 2019-11-15 | 西南交通大学 | 一种PCCM Boost变换器控制方法及其装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003033043A (ja) * | 2001-07-18 | 2003-01-31 | Ebara Densan Ltd | インバータ装置 |
-
1990
- 1990-05-18 JP JP2126844A patent/JP2875587B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110460237A (zh) * | 2019-09-11 | 2019-11-15 | 西南交通大学 | 一种PCCM Boost变换器控制方法及其装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426369A (ja) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Blaabjerg et al. | Adaptive SVM to compensate DC-link voltage ripple for four-switch three-phase voltage-source inverters | |
| EP0492396B1 (en) | Parallel inverter system | |
| JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
| JPH02307373A (ja) | インバータの制御装置 | |
| US7821802B2 (en) | Control method for direct power converter | |
| JP6176495B2 (ja) | ３レベルインバータの制御方法及び制御装置 | |
| Lipo | Switching angles and DC link voltages optimization for multilevel cascade inverters | |
| Naik et al. | A new two-phase five-level converter for three-phase isolated grid-tied systems with inherent capacitor balancing and reduced component count | |
| JPH07163153A (ja) | 単相３線式インバータ装置の制御方法 | |
| KR100194777B1 (ko) | 단상 pwm 컨버터 제어 시스템 | |
| Franke et al. | Analysis of control strategies for a 3 phase 4 wire topology for transformerless solar inverters | |
| JP2875587B2 (ja) | パルス幅変調インバータ及び無停電電源装置 | |
| Lin | A single-phase three-level pulsewidth modulation AC/DC converter with the function of power factor corrector and active power filter | |
| JPH04117137A (ja) | 並列多重インバータ | |
| Haghi et al. | A quasi-Z-source four-switch three-phase inverter with null vector capability | |
| JPH0783599B2 (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
| Fogli et al. | A simple dead-time compensation strategy for grid-connected voltage-sourced converters semiconductor switches | |
| JPH11164481A (ja) | アクティブフィルタの制御方法 | |
| EP3836331B1 (en) | Power conversion device | |
| JP3110898B2 (ja) | インバータ装置 | |
| Riedemann et al. | Open-end winding induction motor drive based on indirect matrix converter | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| Comparatore et al. | Model based predictive control with a fixed switching frequency applied to a single-phase cascade H-bridge multilevel STATCOM | |
| Bento et al. | Considerations on one cycle control technique | |
| JP3801834B2 (ja) | 直接周波数変換回路の制御方法 |