JP7109670B2 - 電力変換装置および電力変換装置の駆動方法 - Google Patents

電力変換装置および電力変換装置の駆動方法 Download PDF

Info

Publication number
JP7109670B2
JP7109670B2 JP2021527293A JP2021527293A JP7109670B2 JP 7109670 B2 JP7109670 B2 JP 7109670B2 JP 2021527293 A JP2021527293 A JP 2021527293A JP 2021527293 A JP2021527293 A JP 2021527293A JP 7109670 B2 JP7109670 B2 JP 7109670B2
Authority
JP
Japan
Prior art keywords
switching
voltage
phase
switching pattern
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021527293A
Other languages
English (en)
Other versions
JPWO2020261556A1 (ja
Inventor
恵子 多田
寛充 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Mitsubishi Electric Corp
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020261556A1 publication Critical patent/JPWO2020261556A1/ja
Application granted granted Critical
Publication of JP7109670B2 publication Critical patent/JP7109670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本願は、直流を交流に変換する電力変換装置に関する。
直流を交流に変換する電力変換装置におけるPWM(パルス幅変調)制御方式としては、一般的に、三角波比較PWMが用いられる。三角波比較PWMにおいて、出力電圧の高調波を低減するためにはPWMキャリアの周波数を高くする必要がある。しかし、大容量のインバータで用いられる、GTOあるいはIEGTなどのスイッチング素子はスイッチング速度が遅いため、PWMキャリアの周波数を高くすることができない。その結果、出力電圧に低次の高調波が残存する問題がある。そこで、少ないスイッチング回数を有効利用し、特定の低次の高調波を低減するタイミングでスイッチングを行う、低次高調波消去PWM制御方式が提案されている(例えば、特許文献1、非特許文献1参照)。
特許文献1には、いわゆるマルチレベルインバータでの低次高調波消去PWMのスイッチング方式が開示されている。特許文献1では、3レベルスイッチングを1段とする2段(2レグ)直列構成の5レベルインバータにおいて、線間電圧で2倍のスイッチング電圧の発生を防ぎ、かつ、高調波を低減するタイミングでスイッチングを行う低次高調波消去PWMの設計方法が開示されている。
特許文献1とは別に、マルチレベルインバータで1パルスのような非常に少ないスイッチング回数における低次高調波を最小にするPWMのスイッチング方式を開示した文献として、例えば、特許文献2がある。特許文献2には、3レベルスイッチングを1段とする2段(2レグ)直列構成の5レベルインバータにおいて、パルス数によって低減したい高調波の次数種別の数が直接制限されず、従って、比較的少ないパルス数であっても、出力電圧に含まれる広い範囲の次数の高調波成分を最小にするタイミングでスイッチングを行う低次高調波低減PWMの設計方法が開示されている。
特開2010-200537号公報 国際公開第2016/104370号
HASMUKI S. PATEL et al. " Generalized Techniques of Harmonic Elimination and Voltage Control in Thyristor Inverters: Part I-Harmonic Elimination" IEEE TRANSACTION OF INDUSTRY APPLICATIONS, VOL. IA-9,NO. 3, MAY/JUNE 1973, pp310-317
インバータを構成する各スイッチング素子のスイッチング位相を特定するスイッチングパターンの如何によって、入力電圧に対する出力電圧の比率に相当する変調率が決定されると同時に、出力電圧に含まれる高調波成分も決まってしまう。目標の変調率を満たすスイッチングパターンが複数存在する場合、その複数のスイッチングパターンの中から所望の次数の高調波成分を低減できるスイッチングパターンを選択することができる。スイッチングパターンは、パルス数によって低減したい高調波の次数種別の数が直接制限されず、従って、比較的少ないパルス数であっても、出力電圧における広い範囲の次数の高調波成分を最小にするように設計することができる。
しかし、中性点クランプ式のマルチレベルインバータにおいては、低次高調波を低減するスイッチングパターンは、変調率によってスイッチング位相が決まる。このため、周波数あるいは電圧が変動するような負荷運転時の場合、スイッチングパターンと力率によっては、正極側と負極側のスイッチング時間がどちらかに偏り、直流入力側に備えられた正極側コンデンサ、負極側コンデンサの充放電量にアンバランスが生じ、正極側コンデンサと負極側コンデンサの電圧差が大きく拡大して中性点の電位が変動し、結果的に負荷運転時に電流変動(トルクリプル)が大きくなる課題がある。
本願は、以上のような従来の課題を解決するためになされたもので、負荷運転時において、高調波を抑制しつつ、直流入力の正極側の電圧と負極側の電圧との差の拡大を抑制できる電力変換装置を得ることを目的とする。
本願に開示される電力変換装置は、スイッチング素子を備え、直流電圧源の直流電圧を入力し可変電圧可変周波数の交流電圧に変換して負荷に出力するインバータと、出力電圧指令値と出力周波数指令値とに基づきスイッチング素子のオンオフ駆動をPWM制御する制御部と、インバータの入力側であって、直流電圧の正極と負極との間に接続された、正極側コンデンサと負極側コンデンサとの直列体とを備え、インバータは、出力電位として、少なくとも直流電圧源の正極の電位、負極の電位、および正極側コンデンサと負極側コンデンサとの接続点である中性点の電位、を有する電力変換装置において、制御部は、直流電圧源の直流電圧と出力電圧指令値とに基づきインバータの変調率を演算する変調率演算器と、出力周波数指令値に基づきPWM制御における基本波半周期当たりのパルス数を決定するパルス数決定部と、スイッチング素子をオンオフ駆動するタイミングであるスイッチング位相を特定するスイッチングパターンを、変調率およびパルス数に基づいて、変調率の確保と、インバータの出力電圧の各次高調波成分の消去と、予め定めた隣り合うスイッチング位相の位相差の予め定めた値の確保と、正極側コンデンサの電圧と負極側コンデンサの電圧の平衡と、を条件として求めるスイッチングパターン決定部と、スイッチングパターン決定部で求めたスイッチングパターンに基づきスイッチング素子をオンオフ駆動するゲート信号を生成するゲート信号生成部とを備えたものである。
本願に開示される電力変換装置によれば、スイッチングパターンの算出の条件に、正極側コンデンサの電圧と負極側コンデンサの電圧の平衡を含ませたので、負荷運転時においても、高調波を抑制しつつ、直流入力の正極側の電圧と負極側の電圧との差の拡大を抑制できる効果がある。
実施の形態1による電力変換装置の全体構成を示すブロック図である。 実施の形態1による電力変換装置のインバータの一例を示す回路図である。 実施の形態1による電力変換装置のパルス数決定部の動作を説明する図である。 実施の形態1による電力変換装置のハードウエア構成を示すブロック図である。 実施の形態1による電力変換装置のインバータの各部の出力電圧波形の一例を模式的に示す図である。 図6Aおよび図6Bは、比較例1による各スイッチングレグのスイッチングパターンの一例を示す図である。 図7Aおよび図7Bは、比較例1による各相の各スイッチングレグの出力電圧波形の一例を示す図である。 図8Aおよび図8Bは、比較例2による各相の各スイッチングレグの出力電圧波形の一例を示す図である。 図9Aおよび図9Bは、比較例2による各スイッチングレグのスイッチングパターンの一例を示す図である。 実施の形態1による電力変換装置の中性点電流を説明するための模式図である。 実施の形態1による電力変換装置における、各スイッチングレグの出力電位と中性点電流の関係を表により説明する図である。 実施の形態1による電力変換装置における、各スイッチングレグの出力電位と中性点電流の関係を表により説明する別の図である。 実施の形態1による電力変換装置の動作の一例を示すタイムチャートである。 実施の形態2による電力変換装置のスイッチングパターン決定部の内部構成を示すブロック図である。 図15Aおよび図15Bは、実施の形態2による各スイッチングレグのスイッチングパターンの一例を示す図である。 図16Aおよび図16Bは、実施の形態2による、変調率0.72での各スイッチングレグの出力電圧波形の一例を示す図である。 実施の形態2による電力変換装置の動作の一例を比較例2の電力変換装置の動作例とともに示す図である。 実施の形態2による電力変換装置の動作の一例を比較例2の電力変換装置の動作例とともに示す別の図である。 比較例2による電力変換装置の動作の一例を示す図である。 実施の形態2による電力変換装置の動作の一例を示す図である。 実施の形態3による電力変換装置の全体構成を示すブロック図である。 実施の形態3による電力変換装置の動作を説明するベクトル図である。 実施の形態3による電力変換装置の空間ベクトルと中性点電流の関係を示す図である。 実施の形態3による電力変換装置の空間ベクトルとコンデンサ電圧差の増減の関係を説明する図である。 実施の形態4による電力変換装置のゲート信号生成部の構成を示すブロック図である。 実施の形態4による電力変換装置のスイッチング位相補正部の処理を示す第1のフローチャートである。 実施の形態4による電力変換装置のスイッチング位相補正部の処理を示す第2のフローチャートである。 実施の形態4による電力変換装置のスイッチング位相補正の一例を説明する図である。
図1は、実施の形態1による電力変換装置の全体構成を示すブロック図である。図2は図1に示すインバータの一例を示す回路図である。電力変換装置2は、インバータ4とインバータ4を制御する制御部10とを備え、U、V、W相の各直流電圧源1u、1v、1wの直流電圧を可変電圧可変周波数の交流電圧に変換して負荷であるモータ3に出力する。
インバータ4は、U相を例に説明すると、図2に示すように、直流電圧源1uの直流電圧を分圧する2直列の正極側コンデンサ5a、負極側コンデンサ5bと、それぞれダイオードが逆並列接続されたIGBT等から成る複数のスイッチング素子6と、クランプダイオード7とを備えた中性点クランプ式の3レベルインバータを成す2つのスイッチングレグ8a、およびスイッチングレグ8bを直列接続した、5レベルインバータを構成している。V相およびW相も同様の構成になっている。
なお、上述の通り、3レベルインバータを成す2つのスイッチングレグ8a、およびスイッチングレグ8bを、各相毎に直列接続した5レベルインバータを構成するものとして、以下、スイッチングパターン等について説明する。ただし、本願が開示する技術を適用できるインバータは、5レベルインバータに限らず、中性点クランプ方式の3レベルインバータ、あるいは2レベルインバータの複数段構成であってもよく、また、必ずしも、2レグ以上の直列体で構成するものに限らない。ただし、本願は、入力される直流電圧を分圧するために、直流入力側に、接続点を中性点とする正極側コンデンサと負極側コンデンサとの直列体を備え、出力電位として、少なくとも、直流電圧の正極電位、負極電位、および中性点電位を有するインバータに適用することができる。
そして、インバータ4は、PWM(パルス幅変調)制御による、スイッチング素子6のオンオフ駆動によって直流電圧源1u、1v、1wの各直流電圧を任意の大きさおよび周波数の交流電圧に変換して出力する。また、インバータ4は、モータ3との接続部分において、負荷電流であるモータ3の電流を検出する負荷電流検出部19としての電流センサ、インバータ4の直流電圧源1u、1v、1wの各電圧を分圧する各相に備えられた正極側コンデンサ5aおよび負極側コンデンサ5bの電圧を検出するとともに、両者の電圧の差を中性点電圧として検出する中性点電圧センサ20u、20v、20wを備える。
制御部10は、変調率演算器11とパルス数決定部13とスイッチングパターン決定部12とパルス数切替部14とゲート信号生成部16とを備えている。以下、これら各構成部を説明する。変調率演算器11は、直流電圧源1u、1v、1wの直流電圧Vdcとインバータ4の出力電圧指令値(相電圧振幅)Vpとに基づき、式(1)により変調率mを演算する。
Figure 0007109670000001
パルス数決定部13は、インバータ4の出力周波数指令値Fcに基づき、出力するPWMの種類およびPWM制御における基本波半周期当たりのパルス数Pnumを決定する。大容量インバータのようなスイッチング速度の遅い素子を持つインバータ4では、単位時間内でスイッチングできる回数が制限される。そのため、出力周波数が高くなると、電気角1周期内でのスイッチング回数は少なくなる。電気角1周期でのスイッチング回数が少ないと、低次高調波が増え、トルク変動も増える。このため、周波数が可変になるモータ駆動では、インバータ4の出力周波数に制限されるスイッチング回数に関係なく、高調波が少ないスイッチングを行う必要がある。
図3は本実施の形態1におけるパルス数決定部13でのPWMの種類、及び出力周波数の基本波半周期内でのパルス数(スイッチング回数)を決定する条件を示した説明図である。パルス数決定部13では、出力周波数に対し、F1~F6の6つの閾値を用いて7つの領域に分け、それぞれの周波数領域において、最適なスイッチング方式、スイッチング回数(パルス数)を選択できるようにしている。
まず、出力周波数指令値Fcが0から周波数F1までの間では固定の周波数で生成したキャリア(三角波)と指令値を比較してPWMを生成する非同期PWMを選択する。出力周波数が低い時は、1周期の時間が長いため、スイッチング速度が遅い素子でも1周期の間に、より多い回数のスイッチングができるため、トルクリプルおよび高調波が少なくなる。
出力周波数指令値FcがF1より高くなり、電気角1周期内のスイッチング回数が少なくなると、出力周波数の整数倍のキャリア(三角波)と指令値を比較することにより電気角1周期に同期したPWMを生成する同期PWM方式によるパルス生成を選択する。本実施の形態1では閾値F2までは、パルス数は、13パルス以上になるようにキャリア周波数を設定する。
出力周波数指令値Fcが閾値F2より高い領域では、出力周波数に同期PWMと同じく、出力周波数に同期し、かつ、低次高調波を低減する低次高調波低減PWMを出力する。F2<Fc≦F3の領域では基本波半周期でのパルス数Pnumは9パルス、F3<Fc≦F4では7パルス、と順番にパルス数を減らしていき、F6より高い領域では半周期内のパルス数Pnumが1になる。
パルス数切替部14は、パルス数決定部13で決まるパルス数Pnumが変化すると、切替移行期間を設けて、インバータ4の出力電圧位相(th)が予め定めた位相になった時に、スイッチングパターン決定部12から読み出すスイッチングパターンを切り替える切替指令15をスイッチングパターン決定部12に出力する。
スイッチングパターン決定部12は、例えば図3で示す、予め定めたパルス数Pnum別に、予め定めた変調率mの大きさ毎に、スイッチング素子6をオンオフ駆動するタイミングであるスイッチング位相を特定するスイッチングパターンを予め演算により求め、変調率mおよびパルス数Pnum毎に記憶している。この演算は、要求される変調率mを実現し、かつ、高調波成分を低減するスイッチングパターンを求めるものである。スイッチングパターンおよびその演算の方法は後段で詳細に説明する。
ゲート信号生成部16は、変調率演算器11からの変調率mとパルス数決定部13からのパルス数Pnumとに対応するスイッチングパターンをスイッチングパターン決定部12から読み出し当該スイッチングパターンと出力電圧位相(th)とに基づきスイッチング素子6をオンオフ駆動するゲート信号17を生成する。
図4は、電力変換装置2のハードウェア構成を示すブロック図である。制御部10はハードウエアとして、プロセッサ301、記憶装置302、スイッチングパターン記憶装置303を備えている。記憶装置302では制御部10のプログラムが予め記憶される。プロセッサ301は記憶装置302で記憶される機能プログラムを実施するものである。このプロセッサ301により、制御部10内の変調率演算器11、スイッチングパターン決定部12、パルス数決定部13、パルス数切替部14およびゲート信号生成部16が実現される。スイッチングパターン記憶装置303は、プロセッサ301で実行するプログラムにより、スイッチングパターン決定部12が決定したスイッチングパターンを記憶するものであり、機能プログラムの実行中に記憶しても良いし、起動時に記憶しても良い。
図4に示すように、インバータ4の各部の電圧、電流を検出するセンサ群(19、20u、20v、20w)である電圧・電流検出部18からの情報に基づいて、プロセッサ301の演算処理により、インバータ4のスイッチング素子6をオンオフ駆動するゲート信号17が生成される。
次に動作について説明する。スイッチング素子6のオンオフ駆動に基づくインバータ4自体の動作は周知であるのでその説明は省略し、ここでは、制御部10、特に、本願では重要な、スイッチングパターン、およびスイッチングパターン決定部12でのスイッチングパターンの演算方法を中心に説明する。
図5は、パルス数Pnum=3の場合における、5レベルインバータ4の単相分の出力電圧波形と、直列接続された2つのスイッチングレグ8a(以降レグAと称する)、およびスイッチングレグ8b(以降レグBと称する)の出力電圧波形との関係を模式的に示したものである。図5は、1周期(2π)にわたるパルス電圧波形を示し、2つのレグA、およびレグBの出力電圧を加算することで、図5の最上段に示す、総パルス数=Pnum(3)×レグ直列段数(2)=6で動作する、5レベルインバータとしての単相分出力電圧波形となる。ただし、直流電圧源の電圧を2Eとして、各電圧を示している。
正負波形の対称性を補償する必要から、スイッチング素子6をオンまたはオフさせるタイミングであるスイッチング位相として、図に示すように、レグAでは、th1a、th2aおよびth3a、レグBでは、th1b、th2bおよびth3bを決めると、それぞれの出力波形、従って、5レベルインバータの出力電圧波形が決定される。即ち、スイッチングパターンは、これら6個のスイッチング位相th1a、th2a、th3a、th1b、th2b、th3bを特定するもので、このスイッチングパターンによりインバータ4の出力電圧波形が特定される。
ここで、本願のスイッチングパターンを得るスイッチングパターン決定部12の構成および動作の理解を容易とするため、先ず、課題の欄で引用して紹介した特許文献1による方法を比較例1として説明する。なお、同特許文献1では、特に、制御の構成を示す図面に基づく説明はされていないが、ここでは、本願との対比を明確にして比較例とするため、敢えて、本願のスイッチングパターン決定部12に相当する制御構成を想定し作成した図5に基づいて比較例を説明する。
ここで、特許文献1あるいは特許文献2に記載されている低次高調波を低減するスイッチングパターンを得るスイッチングパターン決定部12では、パルス数と変調率、出力周波数で決まる時系列のスイッチングパターンを周波数変換し、フーリエ級数により出力電圧基本波の振幅とその整数倍の周波数成分の振幅とを三角関数とスイッチング位相(0~2π(rad))で表現する式を用いて、変調率振幅を確保し、かつ特定次数の高調波を消去するスイッチング位相群であるスイッチングパターンを求めている。
次に、フーリエ級数を用いてスイッチングにより出力される電圧波形の周波数と振幅を定義する方法について説明する。各スイッチングレグが出力する出力電圧波形はパルス数に関係なく、各相が120°対称で、1/4周期、1/2周期で対称性を持つ波形とするため、含有高調波電圧は整数次だけとなり、偶数次と3倍数次は理論上発生しない。そのため、基本波の次数を1とし、発生する高調波次数をnとすると、n=6h±1であらわされる(hは1以上の整数)。従って、次数nは、5、7、11、13、17、19、23、25、29、31、35、37・・・のような数値を取る。
例えば、図5で示したような、パルス数Pnum=3で、変調率mの確保と、5、7、11、13次の高調波成分の消去とを実現するスイッチングパターンを求める場合、式(2)のような連立方程式を用いる。この式は、特許文献1の式(4)同じ式である。
Figure 0007109670000002
式(2)において、第1段目は、レグAのスイッチング位相th1a、th2a、th3aと変調率mとの関係を規定する式、第2段目は、レグBのスイッチング位相th1b、th2b、th3bと変調率mとの関係を規定する式である。
さらに、パルス数とインバータ4の1相当たりのスイッチングレグの段数から出力電圧の基本波半周期に与えるスイッチング位相の数を計算し、消去できる高調波次数の種別数を決定する。ここでは、スイッチング位相の数は、総パルス数=パルス数Pnum×2段=6になり、連立方程式の自由度は6となる。
そして、式(2)の第1、第2段目の式では、レグA、およびレグBで出力する電圧振幅の配分が均等となるようスイッチングレグの段数毎に変調率(基本波振幅)の配分を設定したため、消去できる高調波次数の種別数は6-2=4となる。
これを受けて、低次から順次、5次、7次、11次、13次の4つの高調波成分を0とする、式(2)の第3~第6段目の式が設定される。変調率で表される基本波振幅をレグA、およびレグBで均等に配分する式(2)の第1、第2段目の式、および高調波として低次から5、7、11、13次の4つの高調波成分を0とする、式(2)の第3~第6段目の式とからなる、6元の連立方程式を解くことで、スイッチングパターンを特定する6個の変数、即ち、スイッチング位相(th1a~th3b)を算出する。
上記式(2)により求めたスイッチングパターンの例を、比較例1によるスイッチング位相として図6Aおよび図6Bに示す。但し、変調率mについては0.01刻みで算出し、その間は線形補完している。変調率0.72の場合の各相のレグAおよびレグBの3レベルインバータの出力電圧波形をそれぞれ図7Aおよび図7Bに示す。図7Aにおいて、隣り合うスイッチング位相th1aとth2aの間隔、すなわちレグAのパルス幅が0.082radと短いため、大容量インバータのスイッチング素子として用いられるGTOなどはスイッチングに追従できずに出力電圧が大きく歪んでしまう。
そこで、次式(3)として示す、特許文献1の式(5)のように、変調率を確保するための、2つのレグA、およびレグBの負担均一化の条件を緩和してスイッチングパターンを求めることにより、高調波を消去する次数種別数を維持したまま、位相差(th2a-th1a)=thlimの条件を確保することができる。
Figure 0007109670000003
式(3)中のthlimは、スイッチング素子の特性により予め決定するパルス幅であり、2倍のスイッチング電圧が発生することを防ぐために確保するパルス幅である。ここではthlim=0.116(rad)とした。なお、パターンの求め方はこの限りではないことは言うまでもない。比較例2として、式(3)により求めたスイッチングパターンによる変調率0.72でのレグAおよびレグBの出力電圧波形を、それぞれ図8Aおよび図8Bに示す。スイッチング位相の間隔であるパルス幅th2a- th1a = thlim = 0.116radが確保されており図7Aに示したパルス幅th2a- th1aよりも大きいことが確認できる。th2a- th1aのパルス幅を確保するように式(3)で求めた、変調率毎のスイッチングパターンの例を比較例2によるスイッチングパターン例として図9Aおよび図9Bに示す。
比較例2として以上のようにして求めたスイッチングパターンは、少ないスイッチング回数でも低次高調波を低減できるため、モータ駆動時のトルクリプルを低減する効果が高い。しかしながら、負荷運転時には、直流電圧を分圧する正極側コンデンサと負極側コンデンサを充電または放電する電流量にアンバランスが生じ、正極側と負極側の電圧差が拡大して中性点電位が変化することにより、出力電圧が正負非対称になり、結果としてトルクリプルが増える課題がある。
一般的に、中性点クランプ式の3レベル以上のインバータでモータを負荷運転した時に直流入力側の正極側コンデンサ5aの電圧と負極側コンデンサ5bの電圧は、インバータ4と直流入力側の2つのコンデンサの接続点(C電位点、中性点)との間の電流である中性点電流により充放電されて増減する。中性点電流は、相電圧を出力する3レベルスイッチング回路のレグのどれか1つが正極(P電位)側と、負極(N電位)側の両方をOFFして、正極側コンデンサ5aと負極側コンデンサ5bの接続点の電位である中性点電位(C電位)を出力し、他のレグの1つ以上が正極(P電位)側か負極(N電位)側のどちらかの回路をOnして、回路の出力がP電位(正極電位)、もしくはN電位(負極電位)になっている時に流れる。
この電流は、相電流の±1倍で、その符号は各スイッチング回路のOn/Offの組合せによって決まる。電圧は正負対称でかつ、正極側、負極側それぞれにおいて左右対称(正極側では位相90度に対して0度側と180度側が対称、負極側では位相270度に対して180度側と360度側が対称)な形であり、負荷電流が電圧に対して位相遅れが少ない高力率な状態であれば、中性点電流もほぼ正負対称になり、コンデンサ電圧差への影響は少ない。しかし、誘導機駆動時など力率が低い場合、負荷電流は出力電圧に対してずれてしまう。このため、電圧出力時のスイッチング状態で電流の正負とゼロが決まる中性点電流は左右対称で、正負対称な電流波形ではなくなり、2つのコンデンサを充電、もしくは放電する電流量の不平衡の影響でコンデンサ電圧差が拡大する。
図10は実施の形態1の5レベルインバータの回路と、代表として、U相回路における正極側コンデンサ5a、および負極側コンデンサ5bから成る直流入力側における正極電位点(P)、負極電位点(N)、中性点(C)と、中性点電流icuの場所と向きを示した模式図である。それぞれのスイッチングレグは、P電位、N電位、C電位のいずれかを出力する。図11は、インバータ4のうちU相回路における、2個のスイッチングレグ8a(レグA)、スイッチングレグ8b(レグB)の出力電位の組み合わせと、U相回路が出力する相電圧、中性点電流icuの関係を示した表である。図12の表は、図11の表のうち、中性点電流icuが流れるレグA、レグBの出力電位(P、C、N)の組み合わせと、その時の中性点電流icuとU相電流iuの関係、および正極側コンデンサ5aの電圧Vpcと負極側コンデンサ5bの電圧Vcnの差Vdiffの増減関係について示した表である。
図11、図12の表に示すように、U相回路において、レグA、レグBのどちらか片方がC電位で片方がP電位かN電位を出力し、単相出力電圧が直流電圧2Eの半分である±1Eの時、中性点電流icuが流れる。icuの向きは、レグBがC電位を出力している時は、U相電流iuと同じ(+1倍)、レグAがC電位の時はU相電流iuの逆向き(-1倍)となる。
図12に示すように、直流入力側の正極側コンデンサ5aの電圧、すなわちP-C間電圧Vpcと、負極側コンデンサ5bの電圧、すなわちC-N間電圧Vcnの差Vdiff=Vpc-Vcnは、中性点電流icuが正の時、正極側コンデンサ5aを放電もしくは負極側コンデンサ5bを充電して減少し、中性点電流icuが負の時、正極側コンデンサ5aを充電、もしくは負極側コンデンサ5bを放電して増加する。正極側コンデンサ5a、負極側コンデンサ5bのどちらが充電または放電されるかは、二つのスイッチングレグのうち1つがP電位、N電位どちらの電圧を出力するかによる。
図13は、図11、図12の表の動作の一例を、基本波1周期(電圧位相0°~360°(0~2πrad))にわたって示すタイムチャートである。図13は、パルス数Pnum=3の時の低次高調波低減5レベルインバータのU相の動作の一例を示したものである。5レベルのU相PWM電圧は、スイッチング位相th1a、th2a、th3aにより生成された3レベルのレグAの出力電圧と、スイッチング位相th1b、th2b、th3bにより生成された3レベルのレグBの出力電圧とを合成したものとなる。これに対し、電流センサ19により検出した負荷電流(U相電流iu)は、力率1で制御されていて、電圧に対し位相遅れがないとすると、図13に示すように、レグAかレグBどちらかのみがOnされている時に、他方のレグがC電位出力時に、中性点電流icuが流れ、その値は、レグBの出力がC電位になると相電流の+1倍、レグAの出力がC電位になると相電流の-1倍となる。
まず、図13に示すように、電圧位相0°~180°では単相出力電圧は正になり、レグAの出力がP電位でレグBの出力がC電位の組み合わせで中性点に流入する中性点電流はU相電流と同じ符号、すなわち正になる。逆に、レグAの出力がC電位でレグBの出力がP電位の時、中性点電流icuはU相電流の-1倍で負となる。レグAの出力がP電位、レグBの出力がC電位で中性点電流icu>0の時は、正極側コンデンサ5aが放電してコンデンサ電圧差Vdiffが減少し、逆にレグAの出力がC電位、レグBの出力がP電位で中性点電流icu<0のときは、正極側コンデンサ5aが充電してVdiffが増加する。スイッチング位相th1a~th3a、th1b~th3bでコンデンサ電圧の増減を説明すると、スイッチング位相区間th2a-th1a、およびth3b-th2bではコンデンサ電圧差Vdiffが減り、スイッチング位相区間th3a-th1bではVdiffが増える。90°~180°については90°に対して0°~90°の対称となる。
電圧位相180°~360°では、U相出力電圧、U相電流は負になり、レグAの出力がN電位でレグBの出力がC電位の組み合わせで中性点電流はU相と同じく負になる。この時中性点電流icu<0のため、負極側コンデンサ5bを放電してコンデンサ電圧差Vdiffが増える。同様に、レグAの出力がC電位でレグBの出力がN電位の場合、中性点電流icuはU相電流iuの-1倍でicu>0になるため、負極側コンデンサ5bを充電してコンデンサ電圧差Vdiffが減る。よって、電圧位相180°~270°ではスイッチング位相区間(π+ th2a)- (π+ th1a)、(π+ th3b)-(π+ th2b)ではコンデンサ電圧差Vdiffが増え、(π+ th3a)- (π+ th1b)ではVdiffが減る。270°~360°については、270°に対して180°~270°の対称となる。
力率が高くて電流が正側、負側で左右対称かつ正負対称であれば、電気角1周期でコンデンサ電圧差の増減はほぼなくなりコンデンサ電圧差は小さく保たれるが、力率が悪いと、電流位相が電圧に対し遅れて、電圧位相0°と180°前後で、電圧と負荷電流の正負が違ってしまうため、中性点電流も出力電圧の正側、負側でそれぞれ左右対称ではなくなる。また、制御周期が短く、周波数、変調率が電気角1周期内で変わると電流自体が正負非対称になり、1周期でコンデンサ電圧差が出てしまう。特にコンデンサ電圧差Vdiffの増加するスイッチング位相区間の位相幅と減少するスイッチング位相区間の位相幅の差が大きいと、正負非対称、左右非対称で力率の悪い電流の場合は、このVdiffの増加または減少するスイッチング位相区間の位相幅のアンバランスと電流の非対称の影響でコンデンサ電圧差Vdiffが拡大してしまう。
比較例2として示した、式(3)により導出した図9Aおよび図9Bの3パルス×2のスイッチングパターンにおいて、変調率ごとに、上記のVdiffが増減するスイッチング位相区間の位相幅の差、すなわちスイッチング位相区間th1b-th1aとth3b-th2bの和とth3a-th1bとの差を求め、これを変調率0.1~1.2まで0.01刻みでグラフ化したものが図17において点線で示すグラフである。図17の点線で示すグラフのように、変調率0.6以上で、コンデンサ電圧差を減少させるスイッチング位相区間の位相幅と増加させるスイッチング位相区間の位相幅との差は大きく増えている。
また、この図17において点線のグラフに示される比較例2におけるVdiffの増減スイッチング位相区間の位相幅の差は、変調率が少し変動するだけで大きく変動している。図18における点線のグラフは、比較例2における3×2パルスでコンデンサ電圧差Vdiffの減少するスイッチング位相区間と増加するスイッチング位相区間の位相幅の差の、変調率0.01刻みでの変動を示したものである。中高変調率域で上記の増減区間の位相幅の差は変調率0.01刻みで大きく変動していることがわかる。この変調率域では、負荷運転時、力率が悪いと変調率が微小に変動する場合であっても、通常の制御では、コンデンサ電圧差が増減する影響を与えるスイッチング位相区間の位相幅の差が大きく変動して、アンバランスになりやすい状態であることがわかる。
このような問題を回避する、すなわち、正極側コンデンサ5aの電圧と負極側コンデンサ5bの電圧が平衡となるためには、低次高調波低減PWMを高調波低減およびスイッチングに必要な最小パルス幅を確保するだけでなく、コンデンサ電圧差が増加する区間と減少する区間の位相幅の差が予め定めた閾値内に小さくなるスイッチング位相を設計する必要がある。以下、比較例2に対して、正極側コンデンサ5aの電圧と負極側コンデンサ5bの電圧とを平衡させる、本願の実施の形態1による電力変換装置を説明する。ここでは、特許文献1に記載の方法を基にしてコンデンサ電圧を平衡させる方法を検討する。式(3)に対し、高調波の条件を1つ緩和して、スイッチング位相差条件 th2a-th1a=thlimと、上記のVdiff増減区間の位相幅の差を規定する条件 |th2a-th1a+th3b-th2b-(th3a-th1b)|≦thlim_saを成立させる。
Figure 0007109670000004
式(4)では、式(2)に対し、2つのスイッチングレグ、レグAおよびレグBの基本波振幅の負担均一化の条件と13次高調波消去の条件を緩和している。よって、基本波振幅を定義する式は第1段のみとなり、第2段から第4段までの式は5、7、11次の3種類の次数の高調波成分を0にする式、第5段はレグAが出力するパルスについて、スイッチング素子の特性により予め定めたパルス幅thlimを確保する式、第6段は直流入力側のコンデンサ電圧差Vdiffを増加させるスイッチング位相区間と減少させるスイッチング位相区間の位相幅の差を予め定めた値thlim_sa以下にする式とし、この6元の連立方程式を解くことにより6つのスイッチング位相(th1a~th3b)を算出する。
スイッチングパターン決定部12において式(4)の演算を行い、例えば変調率mごとにスイッチングパターンを求めて記憶する。電力変換装置を動作させるときは、例えば、変調率演算器11において出力電圧指定Vpと直流電圧源の電圧Vdcから求めた変調率mに基づいてスイッチングパターンを読み出し、読み出したスイッチングパターンを用いて、ゲート信号生成部16において各スイッチング素子のゲート信号17を生成する。生成したゲート信号17をインバータ4に送って各スイッチング素子をオンオフ駆動することにより、正極側コンデンサと負極側コンデンサの電圧差が拡大せず、5次、7次、11次の特定の3種類の高調波成分が低減された動作とすることができる。
上記では、Pnum=3パルスの場合を例に説明したが、スイッチングパターン決定部12においては、その他の予め定めたパルス数についても、パルス数に対応してスイッチングパターンに含まれるスイッチング位相の数を決定してスイッチングパターンを求め、予め定めた範囲のパルス数Pnum毎に予め定めた範囲の変調率mについてスイッチングパターンを記憶しておく。電力変換装置の動作時には、パルス数決定部13において決定したパルス数Pnumおよび変調率演算器11において求めた変調率mに対応したスイッチングパターンを、スイッチングパターン決定部12から読み出して、ゲート信号生成部16において各スイッチング素子6をオンオフ駆動するゲート信号を作成することができる。
以上のように、実施の形態1の電力変換装置では、スイッチングパターン決定部12において、予め定めた範囲の変調率および予め定めた範囲のパルス数Pnu毎に、変調率の確保と、インバータの出力電圧の各次高調波成分の消去と、予め定めた隣り合う前記スイッチング位相の位相差の予め定めた値以上の確保と、基本波半周期における、インバータから中性点に電流が流れるスイッチング位相の区間について、正極側コンデンサと負極側コンデンサの電圧差が増加する区間の位相幅と減少する区間の位相幅との差が予め定めた値以下となることと、を条件として演算することにより、スイッチングパターンを決定するようにした。このため、各次数の高調波を抑制しつつ、正極側コンデンサ5aの電圧と負極側コンデンサ5bの電圧との差の拡大を抑え、両電圧を平衡させることができる。
実施の形態2.
特許文献1に記載の方法を基に、スイッチングパターンを式(4)により演算して求める場合、スイッチング位相の数で自由度が決まってしまう。このため、コンデンサ電圧差Vidffに影響を与えるスイッチング位相区間の位相幅の差などの条件が成立する式を加えるには、自由度の1つを追加する条件に与える必要がある。結果として元々の基本波振幅あるいは高調波成分を規定する式を緩和しなくてはならず、高調波を低減できる範囲が狭くなる問題がある。
そこで本実施の形態2では、正極側コンデンサ5aの電圧と負極側コンデンサ5bの電圧とを平衡させるよう、コンデンサ電圧差Vdiffが増加するスイッチング位相区間と減少するスイッチング位相区間の位相幅の差が小さいスイッチングパターンを得るために、式(4)によるよりも高次の次数までの高調波全体が低減されるように連立方程式を設定する。その連立方程式を解くことにより、パルス数によって低減したい高調波の次数種別の数が直接制限されず、比較的少ないパルス数Pnumであっても、出力電圧における、次数の種別数が総パルス数以上の高調波成分を低減できるスイッチングパターンを求める方法を提案する。
具体的には、高調波成分をより高い次数の高調波までの2乗和を関数として定義し、この関数と、レグAとレグBで規定される基本波の振幅(=変調率)の配分、スイッチング可能な最小パルス幅thlimの確保、コンデンサ電圧差Vdiffを増加させるスイッチング位相区間の位相幅と減少させる区間の位相幅の差を予め定めた値thlim_saにするなどの制約条件を定義した複数の関数と、合成した評価関数を作り、その最小解を解くことにより、複数の制約条件式があることで自由度が限られている場合でも高調波を低減するスイッチングパターンを算出することができる。
図14に、上記の特徴を持つスイッチングパターン決定部12の内部構成例を示す。図14において、スイッチングパターン決定部12は、変調率確保部121、高調波低減部122、関数合成部123、スイッチング位相算出部124、スイッチングパターン記憶部125、スイッチング位相差限定部126、コンデンサ電圧差限定部127、とを備えている。図4に示したように、スイッチングパターン決定部12はプロセッサ301にて実現されるものであるが、スイッチングパターン決定部12内のスイッチングパターン記憶部125についてはスイッチングパターン記憶装置303にて実現される。
先ず、変調率確保部121は、変調率を確保するための関数であって、変調率、パルス数およびスイッチングレグ段数に基づき、インバータ4の出力波形の基本波成分と変調率とを関係づける第1関数fを定義する。具体的には、式(5)、式(6)に示すように、レグA(スイッチングレグ8a)およびレグB(スイッチングレグ8b)のそれぞれについて、スイッチング位相と変調率との関係を規定する第1関数のサブ関数である関数f1(th1a,th2a,th3a)および関数f2(th1b,th2b,th3b)を定義する。
次に、高調波低減部122は、式(7)に示すように、高調波を低減するため、各スイッチング位相thiと、各次高調波要素の加算値として、インバータ4の出力波形の各次高調波成分にそれぞれ重み付け係数w(k)(k=k1~kj)を乗算した値の二乗和との関係を規定した、各スイッチング位相thiを変数とする第2関数Y(thi)を定義する。式(7)において、kは低減対象の高調波次数を表し、ここでは、5次、・・・、25次の、合計8個の種別の次数を対象としているが、これらに限られることはない。どの高調波も一律に低減する場合は、重み付け係数w(k)は全て1になるが、特定の次数をより低減したい場合にこの重み付けw(k)を次数に応じて変えるとよい。
これに加えて、スイッチング位相差限定部126は、スイッチング位相差の下限値(thlim)を設定するため、式(8)に示すように、隣り合うスイッチング位相th1aとth2aとの位相差を規定する第3関数Pを設定する。
更に、コンデンサ電圧差限定部127では、式(9)に示すように、正極側コンデンサ5aと負極側コンデンサ5bの電圧差Vdiffが増加するスイッチング位相区間の位相幅と減少するスイッチング位相区間の位相幅との差、、すなわち位相幅th2a-th1aとth3b-th2bの和とth3a-th1bとの差を規定する第4関数Qを設定する。
Figure 0007109670000005
更に、関数合成部123は、式(10)に示すように、変調率及び、スイッチング位相差の下限値(thlim)の確保と、更にコンデンサ電圧差Vdiffを増加させるスイッチング区間の位相幅と減少させるスイッチング区間の位相幅の差を上限値(thlim_sa)内に抑えて、かつ各次高調波成分に係る上述した二乗和を低減する条件を同時に成立させるスイッチング位相を求めるために、第1関数fと第2関数Yの自由度(変数としてのスイッチング位相thiの数が相当し、ここでは6個の変数)に更に1以上の追加変数を付加して自由度を増やして第3関数P、第4関数Qの自由度を確保した評価関数Xを定義する。具体的には、式(7)に示す関数Y(thi)に対し、式(5)、式(6)に示す関数f1(th1a,th2a,th3a)および関数f2(th1b,th2b,th3b)、式(8)に示すスイッチング位相差を示す関数P(th1a,th2a)、Vdiffの増加するスイッチング区間の位相幅と減少するスイッチング区間の位相幅の差を規定する関数Q(th1a,th1b,th2b)に、それぞれ未知の重み付け変数α1、α2、β、γを追加変数として乗算した値との和である、各スイッチング位相thiおよび重み付け変数α1、α2、β、γを変数とする評価関数X(thi,α1,α2,β,γ)を定義している。なお、評価関数Xは、高調波電圧成分をあらわす関数Yにもさらなる追加変数を乗算した形にしてもよい。
Figure 0007109670000006
この評価関数X(thi,α1,α2,β,γ)に対して、10個の変数α1、α2、β、γ、th1a~th3bの偏微分を取り、γの偏微分以外は全て0と置き、γの偏微分は0以下とする、式(11)に示す10元連立方程式を、例えば、Newton法を用いて解く。すなわち、評価関数Xを最小化する演算を行う。この演算により、要求された変調率mを確保するとともに、多くの次数の高調波電圧成分の総合的な値を最小としつつ、正極側コンデンサの電圧と負極側コンデンサの電圧がバランスするスイッチングパターンを得ることができる。
Figure 0007109670000007
そして、この式(11)を解くことにより、要求された変調率mを2つのスイッチングレグ8aおよびスイッチングレグ8bで均一に負担し、隣り合う2つのスイッチング位相間の必要な位相差thlimを確保しつつ、負荷運転時に正極側コンデンサ5a、負極側コンデンサ5bの電圧差Vdiffが増減するスイッチング区間の位相幅の差がthlim_sa以下になるとともに、多くの次数(本実施の形態ではパルス数3パルス×2で最高次数は25次)の高調波電圧成分の総合的な値を最小とするスイッチングパターンを求めることができる。
このようにして変調率毎に求めたスイッチング位相(スイッチングパターン)をグラフ化したものが図15Aおよび図15Bである。変調率によるスイッチング位相の変動は、従来の式(3)により算出された比較例2による図9A、図9Bに示すスイッチングパターンに比べてより少なく、滑らかになっている。
図16A、図16Bに、式(11)を解くことにより導出した図15A、図15Bのスイッチングパターンのうち、スイッチング位相の最小幅を確保した変調率0.72での5レベルインバータの2つのスイッチングレグ8a(レグA)、スイッチングレグ8b(レグB)の出力電圧波形を示している。図16Aに示すように、図8Aと同様、レグAのスイッチング位相th1aとth2aの間はthlim=0.116radが確保された波形となっている。
式(11)で求めた図15Aおよび図15Bに示す3パルス×2のパルスパターンにおいて、変調率ごとに、上記のVdiffが増減するスイッチング位相区間の位相幅の差、すなわちスイッチング位相区間th1b-th1aとth3b-th2bの和とth3a-th1bとの差を求め、これを変調率0.1~1.2まで0.01刻みでグラフ化したものが図17および図18において実線で示すグラフである。比較例2よる点線で示すグラフとは異なり、図17の実線で示すように、Vdiffが増減するスイッチング位相区間の位相幅の差、すなわち増減区間幅の差はどの変調率でも±0.05rad以内に収まっており、図18の実線で示すように、変調率0.01ごとの増減区間幅の差の変動も±0.02rad未満と、比較例2のスイッチングパターンの1/6未満に低減されている。
図19および図20は、それぞれ、5ベルインバータに図9Aおよび図9Bに示す比較例2によるパルスパターン、図15Aおよび図15Bに示す実施の形態2によるパルスパターン、を記憶させて、誘導モータを同じ負荷、速度で駆動したときの、速度(インバータ、誘導モータ)、モータ出力トルク、各相の正極側と負極側のコンデンサ電圧差PC-CN、U相の正極側と負極側のコンデンサ電圧和PC+CN(Vdc)、正極側コンデンサ電圧(PCvoltage)と負極側コンデンサの電圧(CNvoltage)の各相平均値の波形を示したものである。誘導モータの速度は57.7Hz、変調率は0.72で、負荷を9400N.mまで上げている。インバータはV/f制御を行っており、インバータの出力電圧指令値(Vp)は、式(12)のように決まる。
Figure 0007109670000008
出力周波数指令値Fcに固定ゲインKvfを乗じたものを出力電圧指令値(相電圧振幅)Vpとしている。Vpは、式(1)に示した変調率mの指令として、インバータ4に与えている。制御部10では、モータのトルク振動を抑えるため、電流の時系列での変動分を用いて出力周波数指令値Fcの補正を行っており、時系列で周波数Fc、変調率0.72前後で微小に変動する。負荷が上がると図9Aおよび図9Bに示す比較例のパルスパターンを用いた場合、図19の3段目のチャートに示すように、中性点電圧センサ20u、20v、20wで検出した各相の正極側と負極側のコンデンサ電圧差Vdiff(=PC-CN)が大きく増加/減少する。定格のコンデンサ電圧は正極側、負極側それぞれ2500Vであるが、コンデンサ電圧差Vdiffはこの定格の電圧以上まで大きく拡大し、図19の2段目のチャートに示すようにモータ出力トルクのリプルも大きくなる。一方、本実施の形態2で開示した方法により算出した図15Aおよび図15Bで示すパルスパターンを用いた場合の動作を示す図20では、例えば3段目のチャートに示すように、正極側、負極側のコンデンサ電圧差PC-CNは図19の3段目のチャートに比較して大幅に低減され、両電圧が平衡しており、2段目のチャートに示すように、モータ出力トルク変動も図19に比べて大幅に低減されていることがわかる。
以上のように、低次高調波低減PWMの設計において、直流入力側の正極側コンデンサ電圧と負極側コンデンサ電圧の差に影響を与えるスイッチング位相区間の位相幅に着目し、電圧差Vdiffが増加するスイッチング位相区間の位相幅と減少するスイッチング位相区間の位相幅の差が小さくなるように設計することにより、高負荷で力率が悪く電流が正負非対称になる場合においても、正極側コンデンサと負極側コンデンサの電圧が不平衡になりにくく、直流側回路に起因するトルクリプルを低減できるPWMを得ることができる。
非同期PWM、同期PWMなど指令値との比較によってスイッチング位相が決まるPWMの場合、上述したようなコンデンサ電圧差を考慮した位相補正は難しい。一般に、三角波比較のPWMで正極側と負極側のコンデンサ電圧差を低減する方法としては、三相の電圧指令値に対し、電圧差を低減する方向へ直流成分の補正をするのが一般的で、この方法によれば、低次高調波の変動が大きくなることは否めない。これに対し、本実施の形態2で開示する方法によれば、少ないスイッチング回数による低次高調波を低減でき、低次高調波低減PWMの利点を損なうことなく、正極側と負極側のコンデンサ電圧差を低減できる。
実施の形態3.
本実施の形態1および実施の形態2では、3レベルのスイッチングレグを各相2つずつ直列に接続して5レベルのPWMを出力する5レベルインバータでの低次高調波低減PWMについて、直流入力側のコンデンサ電圧差が負荷運転時に拡大しにくいスイッチング位相を決定する方法について述べたが、3レベルインバータあるいは2レベルスイッチング回路を複数段組み合わせて多段電圧を出力するマルチレベルインバータにおいても同様の方法が適用できる。
図21は実施の形態3による電力変換装置として、3レベルインバータの回路構成を示したものである。5レベルインバータと異なり、直流電源1が1つで、1つの直流入力に、各相の3レベルスイッチングレグがそれぞれ各相1つずつ接続されている。5レベルインバータと同様に3相のスイッチング回路のいずれかがC電位を出力してからC電位に中性点電流icが流れる時に、正極側コンデンサ5aもしくは負極側コンデンサ5bが充放電され、正極側コンデンサ5aと負極側コンデンサ5bの電圧差が増減する。
インバータ4からモータ3へのu、v、w三相の出力はスイッチング状態に応じてそれぞれP電位、C電位、N電位の何れかになる。(u相電位、v相電位、w相電位)のように空間ベクトルを表記すると、図22のようになる。今、三相平衡であるとすれば、図22の網掛け部分について検討すればよい。図23に、空間ベクトルとそのとき中性点電流icに流れる電流との対応表を示す。ただし表記内の電流iu、iv、iwは、iu + iv + iw = 0 の関係が成り立っている。PC間とCN間の電圧の差をVdiff と表すとき,Vdiff = 0 になることが望ましい。図22のベクトル図と図23の表 から,ic > 0 の場合,Vdiff が減少し,ic < 0 の場合,Vdiff が増加する。例えばベクトルCNNではic = -iu > 0 のとき負極側コンデンサ5bを充電してVdiff が減少し,ic = -iu < 0 のとき負極側コンデンサ5bを放電してVdiff が増加する。
各ベクトルをとるときに流れる中性点電流icは図22に示したとおりである。図22の網掛け部分のベクトルのうち、Vdiff を変化させるものを図24の表に示す。ここで、CNNとPCCは同じ線間電圧を出力するが、Vdiff の増減は逆である。CNCとPCPについても同様である。
Vdiffが大きく拡大しないようにするには、Vdiffに影響するスイッチング位相区間の位相幅が、Vdiffが増加する区間と減少する区間とで差がないようにする必要があり、パルスパターン決定部12のコンデンサ電圧差限定部127において、図24の空間ベクトルにおける、各相のスイッチング位相の関係を考慮して、増減のスイッチング位相区間の位相幅の差が上限値thlim_sa内となるような条件の第4の関数Qを設定し、5レベルのスイッチングパターンと同様にスイッチングパターンを決定すればよい。この具体的な方法については、先に説明した5レベルインバータでの方法と重なるため、割愛するが、上記のようにして、3レベルインバータについても、低次高調波低減PWMの設計において、直流入力側の正極側コンデンサ電圧と負極側コンデンサ電圧の差に影響を与えるスイッチング位相区間に着目し、電圧差Vdiffが増加するスイッチング位相区間の位相幅と減少するスイッチング位相区間の位相幅との差が小さくなるように設計することにより、高負荷で力率が悪く電流が正負非対称になる場合においても、正極側と負極側の電圧が不平衡になりにくく、直流入力側の中性点電位に起因するトルクリプルを低減できるPWM制御の電力変換装置を得ることができる。
実施の形態4.
本願における低次高調波を低減し、正極側コンデンサの電圧と負極側コンデンサの電圧とを平衡させるようにスイッチング位相区間を調整するPWMの生成方法は、実施の形態1あるいは実施の形態2で説明した方法を使わずに算出した低次高調波低減PWMのスイッチングパターン、例えば式(3)によるスイッチングパターンを補正することによっても可能である。正極側コンデンサの電圧と負極側コンデンサの電圧とを平衡させる、コンデンサ電圧差補正制御において、従来のような正極側と負極側のコンデンサ電圧のアンバランスの直流分を考慮した位相補正を行うのではなく、コンデンサ電圧差が増減するスイッチング位相区間の位相幅の差、および高調波、電流の力率から、補正を行うスイッチング位相を選定して、選定したスイッチング位相に対して補正を行う。これにより、高調波および電流リプル発生の少ない、コンデンサ電圧を平衡させる制御を行うことができる。本実施の形態4では、その方法について説明する。
実施の形態4による電力変換装置2の全体構成を示す回路図は、図1であり、実施の形態1および実施の形態2と同じである。正極側コンデンサ5aと負極側コンデンサ5bの電圧差をなくすためのスイッチング位相補正は、スイッチングパターン決定部12において行う。図25は実施の形態4におけるスイッチングパターン決定部12のうち、U相のスイッチングパターン決定部12uの内部構成を示す図である。U相のスイッチングパターン決定部12uは、予め定めた範囲のパルス数毎に予め定めた範囲の変調率について基礎スイッチングパターンを演算する基礎スイッチングパターン演算部1240、演算した基礎スイッチングパターンを記憶する基礎スイッチングパターン記憶部1250、パルス数決定部13で決定したパルス数Pnumと変調率演算器11によって求めた変調率mに対応する基礎スイッチングパターンを基礎スイッチングパターン記憶部1250から読み出し、読み出した基礎スイッチングパターンのスイッチング位相の補正を行うスイッチング位相補正部128と、スイッチング位相を補正するための位相シフト量を記憶する位相シフト量記憶部129を備えている。ゲート信号生成部16では、スイッチング位相補正部128で基礎スイッチングパターンを補正したスイッチングパターンを用いて各スイッチング素子6をオンオフ駆動するためのゲート信号を生成する。
本実施の形態4では、実施の形態1および実施の形態2と同様にパルス数決定部13により決定したパルス数Pnumが3のときの例で説明する。基礎スイッチングパターン演算部1240では、予め定めた範囲のパルス数毎に予め定めた範囲の変調率について、変調率の確保と、インバータの出力電圧の各次高調波成分の消去と、予め定めた隣り合うスイッチング位相の位相差の予め定めた値の確保と、を条件としてスイッチング位相を算出することにより基礎スイッチングパターンを求める。例えば、基礎スイッチングパターン演算部1240では、基礎となる基礎スイッチングパターンを、式(3)によって演算によって求め、求めた基礎スイッチングパターンを変調率毎に基礎スイッチングパターン記憶部1250に記憶しておく。スイッチング位相補正部128によるスイッチング位相の補正は、基礎スイッチングパターン記憶部1250に記憶されている基礎スイッチングパターンから変調率mに合わせてスイッチングパターンを読み出し、読み出した基礎スイッチングパターンの各スイッチング位相th1a,th2a,th3a,th1b,th2b,th3bに対し、正極側コンデンサ5aの電圧vcu_aおよび負極側コンデンサ5bの電圧vcu_bが平衡になり、かつ低次高調波の変動が最小になるようなスイッチング位相を選んで補正を行う。
スイッチング位相補正部128には、モータとの接続線に流れる電流を検出する電流センサ19から検出したU相の電流iuと、電圧センサ20uで検出した正極側コンデンサ5aの電圧vcu_aと負極側コンデンサ5bの電圧vcu_b、基礎スイッチングパターン記憶部1250に記憶されているスイッチングパターンテーブルから変調率指令mに合わせて読み出されたスイッチングパターンth1a,th2a,th3a,th1b,th2b,th3bが入力される。図26はスイッチング位相補正部128におけるスイッチング位相補正の処理手順を示したフローチャートである。まず、ステップS201において、正極側コンデンサ電圧Vpcと負極側コンデンサ電圧Vcnの差が増減するスイッチング位相区間の電流量を算出する。この電流量計算の詳細の処理フローを示したフローチャートが図27である。
U相を例に説明すると、まずステップS211でU相の出力電圧位相θuとスイッチング位相th1a,th2a,th3a,th1b,th2b,th3bから、スイッチングレグ8a(レグA)、スイッチングレグ8b(レグB)の出力電位がP、N、Cのどれになる区間か、θuがレグA、レグBのどちらかが電位Cを出力する区間にあるか、で中性点電流icuがU相電流iuと同じか-1倍になるかを判定する。すなわち、レグAがC電位出力でレグBがP電位、またはN電位となる区間ならばU相電流iuの-1倍の電流が中性点電流icuとなるため、係数mul=-1となる。レグBがC電位出力でレグAがP電位、またはN電位となる区間ならば、U相電流iu=中性点電流icuであるため、係数mul=1となる。一方ステップS212において、U相電流iuの正負を判定し、中性点電流icu=U相電流iu×mulとして中性点電流icuと符号を判定する。中性点電流icuが正であれば、コンデンサ電圧差Vdiffは減る方向となり、減少する電流積分値i_minusに当該区間におけるicuの積分値を加算する。icuが負の場合は、コンデンサ電圧差Vdiffは増える方向となり、増加する電流積分値i_plusに当該区間におけるicuの積分値を加算する。このように、中性点電流icuを、コンデンサ電圧差Vdiffが増加する区間と減少する区間でそれぞれ別々に積分して、それぞれの電流積分値i_plusおよびi_minusを求める。
図26に戻って、ステップS202で増加する区間の電流積分値i_plusと減少する区間の電流積分値i_minusの和の絶対値が閾値Thiより大きい時は、ステップS203に遷移する。ステップS203では電圧センサ20uで検出した正極側コンデンサ5aの電圧vcu_aと負極側コンデンサ5bの電圧vcu_bの差の絶対値を算出し、この絶対値が予め定めたThvより大きいと次のステップS204に移り、コンデンサ電圧差Vdiffが増加する電流積分値i_plusと減少する電流積分値i_minusの和がゼロになるように位相を補正するための位相シフト量shiftを算出する。次に、ステップS205でスイッチング位相をシフトして補正を行うスイッチング位相の対象を選定する。
図28はコンデンサ電圧差Vdiff=vcu_a-vcu_b<-Thvである時のスイッチング位相とシフト方向を示した図である。例えば、2つのレグAおよびレグBで出力されるパルス波形が図13で示した波形である場合、パルス区間th2a-th1aとth3b-th2bの和と、th3a-th1bとを比較し、区間幅が広い方を狭め、区間幅が狭い方を広げるようスイッチング位相をシフトして補正する。この時、レグAのパルスとレグBのパルスを均等に補正し、かつ、高調波、基本波について、補正前と差が生じないようにするために、6つのスイッチング位相のうち、最も0度に近いスイッチング位相th1aと最も90度に近いスイッチング位相th3bは、補正対象からはずす。また、図28のパルス波形では、スイッチング位相区間幅th2a-th1aとth3b-th2bの和のほうが、スイッチング位相区間幅th3a-th1bに比べて長い。そこで、0~90°の電圧位相において、Vdiffの減るスイッチング位相区間、th1a~th2a、th2b~th3bで、位相th2aとth2bを選んで、上記のスイッチング位相区間幅が減る方向にステップS204で求めた位相シフト量shift分スイッチング位相を補正する。更に、Vdiffが増える区間th3a-th1bにおいてこの幅を増やす方向に、それぞれth3aとth1bを位相シフト量shift分補正する。こうすると、結果として、位相補正するスイッチング位相は、レグAおよびレグBで、それぞれパルス立上がりと立下りの位相が1つずつとなっており、基本波振幅の変動が小さくなることが予想される。
図28では、各スイッチング位相での位相シフト量shiftは、すべて同じにしたが、高調波低減を考慮して、選んだスイッチング位相th1b,th2b,th2a,th3aにおいて、式(10)に示した高調波の各次数の2乗和である関数Y(th1a,th2a,th3a,th1b,th2b,th3b)の値の変動が小さくなるようにそれぞれの位相シフト量を変えてもよい。
以上のようにして、スイッチング位相をシフトして補正することにより、実施の形態1および実施の形態2のように、予め演算によって正極側と負極側のコンデンサ電圧差が拡大しないようなスイッチングパターンを求めることなく、コンデンサ電圧の差が抑制されることにより、インバータ出力電圧の正負の差の拡大が抑制され、かつ低次高調波を低減できる低次高調波低減PWMの位相補正を行うことができる。
なお、補正に用いた位相シフト量は位相シフト量記憶部129に記憶しておき、補正後の負荷変動などにより、さらに補正の必要が生じた場合は、位相シフト量記憶部129に記憶されている位相シフト量をさらに補正して位相シフト量を求めることにより、負荷が変動しても、インバータ出力電圧の正負の差の拡大を抑制し、かつ低次高調波を低減できる低次高調波低減PWMの位相補正を行うことができる。
以上、実施の形態1から実施の形態4で説明した本願で開示するスイッチングパターンの決定の方法をまとめると、変調率の確保と、インバータの出力電圧の各次高調波成分の消去と、予め定めた隣り合う前記スイッチング位相の位相差の予め定めた値の確保と、正極側コンデンサの電圧と負極側コンデンサの電圧の平衡と、を条件として、スイッチング位相群であるスイッチングパターンを求める、ということになる。
本願には、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
1u、1v、1w 直流電圧源、2 電力変換装置、3 モータ(負荷)、4 インバータ、5a 正極側コンデンサ、5b 負極側コンデンサ、6 スイッチング素子、10 制御部、11 変調率演算器、12 スイッチングパターン決定部、13 パルス数決定部、16 ゲート信号生成部、19 負荷電流検出部、20u、20v、20w 中性点電圧センサ、121 変調率確保部、122 高調波低減部、123 関数合成部、124 スイッチング位相算出部、125 スイッチングパターン記憶部、126 スイッチング位相差限定部、127 コンデンサ電圧差限定部、128 スイッチング位相補正部、1240 基礎スイッチングパターン演算部、1250 基礎スイッチングパターン記憶部

Claims (7)

  1. スイッチング素子を備え、直流電圧源の直流電圧を入力し可変電圧可変周波数の交流電圧に変換して負荷に出力するインバータと、
    出力電圧指令値と出力周波数指令値とに基づき前記スイッチング素子のオンオフ駆動をPWM制御する制御部と、
    前記インバータの入力側であって、前記直流電圧の正極と負極との間に接続された、正極側コンデンサと負極側コンデンサとの直列体とを備え、
    前記インバータは、出力電位として、少なくとも前記直流電圧源の正極の電位、負極の電位、および前記正極側コンデンサと前記負極側コンデンサとの接続点である中性点の電位、を有する電力変換装置において、
    前記制御部は、
    前記直流電圧源の直流電圧と前記出力電圧指令値とに基づき前記インバータの変調率を演算する変調率演算器と、
    前記出力周波数指令値に基づき前記PWM制御における基本波半周期当たりのパルス数を決定するパルス数決定部と、
    前記スイッチング素子をオンオフ駆動するタイミングであるスイッチング位相を特定するスイッチングパターンを、前記変調率および前記パルス数に基づいて、
    前記変調率の確保と、
    前記インバータの出力電圧の各次高調波成分の消去と、
    予め定めた隣り合う2つのスイッチング位相の位相差の予め定めた値の確保と、
    前記正極側コンデンサの電圧と前記負極側コンデンサの電圧の平衡と、
    を条件として求めるスイッチングパターン決定部と、
    前記スイッチングパターン決定部で求めたスイッチングパターンに基づき前記スイッチング素子をオンオフ駆動するゲート信号を生成するゲート信号生成部と
    を備えたことを特徴とする電力変換装置。
  2. 前記スイッチングパターン決定部は、
    予め定めた範囲のパルス数毎に予め定めた範囲の変調率について、
    変調率の確保と、
    前記インバータの出力電圧の各次高調波成分の消去と、
    予め定めた隣り合う2つのスイッチング位相の位相差の予め定めた値の確保と、
    前記基本波半周期における、前記インバータから前記中性点に電流が流れるスイッチング位相の区間について、前記正極側コンデンサと前記負極側コンデンサの電圧差が増加する区間の位相幅と減少する区間の位相幅との差が予め定めた値以下となることと、を条件として演算することにより、前記スイッチングパターンを予め求めて、求めたスイッチングパターンを前記予め定めた範囲のパルス数毎に前記予め定めた範囲の変調率について記憶し、
    前記ゲート信号生成部は、
    前記変調率演算器からの前記変調率と前記パルス数決定部からの前記パルス数とに対応するスイッチングパターンを前記スイッチングパターン決定部から読み出し、読み出したスイッチングパターンに基づき前記スイッチング素子をオンオフ駆動するゲート信号を生成することを特徴とする請求項1に記載の電力変換装置。
  3. 前記スイッチングパターン決定部は、
    前記変調率を確保するための関数であって、前記インバータの出力波形の基本波成分と前記変調率とを関係づける、前記スイッチング位相を変数とする第1関数を生成する変調率確保部と、
    前記インバータの出力波形の各次高調波成分で決まる各次高調波要素の加算値である、前記スイッチング位相を変数とする第2関数を生成する高調波低減部と、
    予め定めた隣り合う2つの前記スイッチング位相の位相差を規定する、2つの前記スイッチング位相を変数とする第3関数を生成するスイッチング位相差限定部と、
    前記正極側コンデンサと前記負極側コンデンサの電圧差が増加するスイッチング位相区間の位相幅と、前記電圧差が減少するスイッチング位相区間の位相幅との差を規定する、前記スイッチング位相を変数とする第4関数を生成するコンデンサ電圧差限定部と、
    前記第1関数と前記第2関数と前記第3関数と前記第4関数と1以上の追加変数とからなり、前記スイッチング位相および前記追加変数を変数とする評価関数を設定する関数合成部と、
    前記評価関数を前記スイッチング位相および前記追加変数について最小化することにより前記スイッチングパターンを算出するスイッチング位相算出部と、
    を備えたことを特徴とする請求項2に記載の電力変換装置。
  4. 前記追加変数は、前記第1関数に含まれるサブ関数、前記第2関数、前記第3関数、および前記第4関数のうちの1以上の関数に重み付けをする重み付け変数であることを特徴とする請求項3に記載の電力変換装置。
  5. 前記スイッチングパターン決定部は、
    基礎スイッチングパターン演算部と基礎スイッチングパターン記憶部とスイッチング位相補正部とを備え、
    前記基礎スイッチングパターン演算部は、
    前記予め定めた範囲のパルス数毎に前記予め定めた範囲の変調率について、
    変調率の確保と、
    前記インバータの出力電圧の各次高調波成分の消去と、
    予め定めた隣り合う2つのスイッチング位相の位相差の予め定めた値の確保と、を条件として前記スイッチング位相を算出することにより基礎スイッチングパターンを求め、
    前記基礎スイッチングパターン記憶部は、前記基礎スイッチングパターン演算部で求めた前記基礎スイッチングパターンを前記予め定めた範囲のパルス数毎に前記予め定めた範囲の変調率について記憶し、
    前記スイッチング位相補正部は、
    前記変調率演算器からの変調率と前記パルス数決定部からのパルス数とに対応する前記基礎スイッチングパターンを、前記基礎スイッチングパターン記憶部から読み出し、読み出した前記基礎スイッチングパターンに含まれるスイッチング位相を、前記中性点に電流が流れる区間であって、前記正極側コンデンサと前記負極側コンデンサの電圧差が増加する区間の中性点の電流積分値と減少する区間の中性点の電流の積分値との和の絶対値が予め定めた値以下になるように補正して前記スイッチングパターンを求めることを特徴とする請求項1に記載の電力変換装置。
  6. スイッチング素子を備え、出力電圧指令値と出力周波数指令値とに基づき前記スイッチング素子のオンオフ駆動をPWM制御することにより、入力された直流電圧源の直流電圧を可変電圧可変周波数の交流電圧に変換して負荷に出力するインバータと、
    前記インバータの入力側であって、前記直流電圧の正極と負極との間に接続された、正極側コンデンサと負極側コンデンサとの直列体とを備え、
    前記インバータは、出力電位として、少なくとも前記直流電圧源の正極の電位、負極の電位、および前記正極側コンデンサと前記負極側コンデンサとの接続点である中性点の電位、を有する電力変換装置の駆動方法であって、
    前記直流電圧源の直流電圧と前記出力電圧指令値とに基づいて前記インバータの変調率を求め、
    前記出力周波数指令値に基づいて前記PWM制御における基本波半周期当たりのパルス数を求めて、
    前記スイッチング素子をオンオフ駆動するタイミングであるスイッチング位相を特定するスイッチングパターンを、求めた前記パルス数に対応して、
    求めた前記変調率の確保と、
    前記インバータの出力電圧の各次高調波成分の消去と、
    予め定めた隣り合う前記スイッチング位相の位相差の予め定めた値の確保と、
    前記正極側コンデンサの電圧と前記負極側コンデンサの電圧の平衡と、を条件として求めることにより決定し、
    決定した前記スイッチングパターンにより前記スイッチング素子を駆動することを特徴とする電力変換装置の駆動方法。
  7. 求めた前記変調率の確保と、
    前記インバータの出力電圧の各次高調波成分の消去と、
    予め定めた隣り合う前記スイッチング位相の位相差の予め定めた値の確保と、
    を条件として基礎スイッチングパターンを求め、
    求めた基礎スイッチングパターンに含まれるスイッチング位相を、前記中性点に電流が流れる区間であって、前記正極側コンデンサと前記負極側コンデンサの電圧差が増加する区間の中性点の電流積分値と減少する区間の中性点の電流の積分値との和の絶対値が予め定めた値以下になるように補正して、前記スイッチングパターンを決定することを特徴とする請求項6に記載の電力変換装置の駆動方法。
JP2021527293A 2019-06-28 2019-06-28 電力変換装置および電力変換装置の駆動方法 Active JP7109670B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/025907 WO2020261556A1 (ja) 2019-06-28 2019-06-28 電力変換装置および電力変換装置の駆動方法

Publications (2)

Publication Number Publication Date
JPWO2020261556A1 JPWO2020261556A1 (ja) 2020-12-30
JP7109670B2 true JP7109670B2 (ja) 2022-07-29

Family

ID=74060511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021527293A Active JP7109670B2 (ja) 2019-06-28 2019-06-28 電力変換装置および電力変換装置の駆動方法

Country Status (4)

Country Link
US (1) US11923759B2 (ja)
JP (1) JP7109670B2 (ja)
DE (1) DE112019007496T5 (ja)
WO (1) WO2020261556A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181368A1 (ja) * 2022-03-25 2023-09-28 三菱電機株式会社 電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010200537A (ja) 2009-02-26 2010-09-09 Mitsubishi Electric Corp 電力変換装置
JP2013187933A (ja) 2012-03-06 2013-09-19 Toyota Central R&D Labs Inc モータ制御装置
JP2014143831A (ja) 2013-01-24 2014-08-07 Mitsubishi Electric Corp 電力変換装置
WO2016104370A1 (ja) 2014-12-24 2016-06-30 三菱電機株式会社 電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011135695A1 (ja) * 2010-04-28 2013-07-18 株式会社日立製作所 電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010200537A (ja) 2009-02-26 2010-09-09 Mitsubishi Electric Corp 電力変換装置
JP2013187933A (ja) 2012-03-06 2013-09-19 Toyota Central R&D Labs Inc モータ制御装置
JP2014143831A (ja) 2013-01-24 2014-08-07 Mitsubishi Electric Corp 電力変換装置
WO2016104370A1 (ja) 2014-12-24 2016-06-30 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
US11923759B2 (en) 2024-03-05
DE112019007496T5 (de) 2022-03-31
JPWO2020261556A1 (ja) 2020-12-30
WO2020261556A1 (ja) 2020-12-30
CN114073000A (zh) 2022-02-18
US20220302820A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US5016158A (en) Parallel multi-inverter system and motor drive system using the same
JP5892955B2 (ja) 電力変換装置
US9899903B2 (en) Power conversion device
US6510063B2 (en) Electric power conversion optimized for efficient harmonic elimination
KR101688649B1 (ko) 중성점 전압의 불평형 제어에 의한 고효율 3 레벨 태양광 인버터
JP6178433B2 (ja) 電力変換装置
WO2018061433A1 (ja) インバータの制御方法、制御装置及びインバータ
JP2013255317A (ja) 3レベルインバータの制御装置
JP5192258B2 (ja) クランプ式電力変換装置
JP3856689B2 (ja) 中性点クランプ式電力変換器の制御装置
Jing et al. Loss balancing SVPWM for active NPC converters
WO2018190076A1 (ja) 電力変換回路の制御装置
WO2009084097A1 (ja) 電力変換器の制御装置
JP7109670B2 (ja) 電力変換装置および電力変換装置の駆動方法
Laumen et al. Optimized space vector modulation for DC-link balancing in three-level neutral-point-clamped inverters for electric drives
JP2016046962A (ja) マルチレベル電力変換装置
WO2016114330A1 (ja) 5レベル電力変換器および制御方法
JP2001086766A (ja) 多重電力変換装置の制御方法及び多重電力変換装置
JPH10201246A (ja) Pwmインバータ装置
JP7316259B2 (ja) 3レベル電力変換器の制御装置
CN114073000B (zh) 电力转换装置以及电力转换装置的驱动方法
JP7040077B2 (ja) 電力変換装置
JP6947658B2 (ja) 直列多重インバータ装置およびその制御方法
JPH11122944A (ja) Npc変換器の制御装置
JP2002165460A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220719

R150 Certificate of patent or registration of utility model

Ref document number: 7109670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150