JP2010200537A - 電力変換装置 - Google Patents

Abstract

【課題】２倍のスイッチング電圧を回避し且つ低次の高調波を低減した電圧を得る。
【解決手段】三相インバータ２のスイッチング動作をPWM制御する制御部４を備えた低次高調波消去PWM制御方式の電力変換装置において、制御部４は、インバータ２の変調率mを演算する変調率演算手段５と、インバータ出力電圧の特定の高調波を低減し且つ三相出力電圧の線間電圧が最大値と３番目に大きい値とを遷移する期間thmを所定の時間だけ確保したスイッチングパターンth1、th2、th3を変調率の大きさ毎に記憶している記憶手段６と、スイッチングパターンと出力電圧指令の位相thとから、インバータのスイッチング素子をオンオフするゲート信号を発生するゲート信号発生手段７とを備えている。
【選択図】図１

Description

この発明は、低次高調波消去PWM(パルス幅変調)制御方式の電力変換装置に関するものである。

電力変換装置のPWM制御方式としては、一般的に三角波比較PWM方式が用いられるが、出力電圧の高調波を低減するためにはPWMキャリアの周波数を大きくする必要がある。しかし、大容量のインバータ装置では、インバータ装置のスイッチング素子として用いられるGTOのスイッチング速度が遅いため、PWMキャリアの周波数を大きくすることができない。その結果、出力電圧に低次の高調波が残存する問題がある。そこで、少ないスイッチング回数を有効利用し、特定の低次の高調波を低減するタイミングでスイッチングを行う、低次高調波消去PWM制御方式がある。
（例えば、下記特許文献１、非特許文献１、参照。）

また三相インバータでは、例えばU相とV相のスイッチングタイミングが同時に逆方向に重なった場合、線間電圧に通常の２倍のスイッチング電圧が発生する。インバータの負荷としてモータを考えた場合、モータまでのケーブルのインダクタンスとモータ内の浮遊容量により振動でスイッチング電圧の最大２倍の電圧がモータ端子に加わり、モータ巻線の絶縁破壊につながることがある。
この問題に対して、三角波比較PWM方式およびヒステリシスコンパレータを用いたPWM方式においては、例えば、下記特許文献２により、既に対策が講じられている。

特開平８−２５６４８３号公報 特開平１１−８９２８１号公報

「Generalized Techniques of Harmonic Elimination and Voltage Control in Thyristor Inverters : Part I - Harmonic Elimination」（IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL. IA-9, NO.3, MAY/JUNE 1973）

一方、低次高調波消去PWM制御方式の電力変換装置においても、相間でスイッチングが同時に逆方向に重なり、線間電圧に通常の２倍のスイッチング電圧が発生する場合がある。しかし、前記特許文献２においても、低次高調波消去PWM制御方式の電力変換装置については、何らの対策も講じられてはいない。

この発明は、上記のような問題点を解消するためになされたもので、低次高調波消去PWM制御方式の電力変換装置においても、２倍のスイッチング電圧の発生を回避しつつ、低次の高調波を低減するスイッチングパターンを得て、高調波電圧およびサージ電圧の少ない出力電圧を得ることのできる電力変換装置を得ることを目的とする。

この発明に係わる電力変換装置は、スイッチング素子を備え、該スイッチング素子のスイッチング動作によって直流電圧源の電圧を任意の大きさおよび周波数の出力電圧に変換する三相インバータと、前記スイッチング素子のスイッチング動作をPWM制御する制御部とから構成される低次高調波消去PWM制御方式の電力変換装置であって、前記制御部は、前記インバータの出力相電圧の振幅Vpと前記直流電圧源の電圧Vdcとの電圧比である変調率mを演算する変調率演算手段と、前記インバータの出力電圧の特定の高調波を低減し且つ前記インバータの出力線間電圧が最大値と３番目に大きい値とを遷移する期間thmを所定の時間だけ確保したスイッチングパターンを前記変調率の大きさ毎に記憶している記憶手段と、前記スイッチングパターンと前記インバータの出力電圧指令の位相thとから、前記インバータのスイッチング素子をオンオフするゲート信号を発生するゲート信号発生手段とを備えたものである。

この発明の電力変換装置によれば、２倍のスイッチング電圧の発生を回避しつつ、残りのスイッチングパターンの自由度を利用して、最大限に低次の高調波を低減するスイッチングパターンを得ることができ、高調波電圧およびサージ電圧の少ない出力電圧を得ることのできる電力変換装置を得ることができる。

上述した、またその他の、この発明の目的、特徴、効果は、以下の実施の形態における詳細な説明および図面の記載からより明らかとなるであろう。

図１はこの発明の実施の形態１における電力変換装置の構成を示す回路構成図である。 図２は実施の形態１の電力変換装置におけるインバータ１相分の出力電圧波形の一例図である。 図３は低次高調波消去PWM制御方式の従来のスイッチングパターンの一例を示す図である。 図４は従来のスイッチングパターンを用いた変調率0.72の場合の出力電圧波形図である。 図５は２倍のスイッチング電圧が発生する様子を説明する図である。 図６はこの発明の実施の形態１における変調率0.72の場合の出力電圧波形の一例を示す図である。 図７はこの発明の実施の形態１における変調率0.72の場合の出力電圧波形の他の一例を示す図である。 図８はこの発明の実施の形態１におけるスイッチングパターンの一例を示す図である。 図９はこの発明の実施の形態１において５パルスを適用した場合のスイッチングパターンの一例を示す図である。 図１０はこの発明の実施の形態１において７パルスを適用した場合のスイッチングパターンの一例を示す図である。 図１１はこの発明の実施の形態２における電力変換装置の構成を示す回路構成図である。 図１２はこの発明の実施の形態２におけるインバータ１相分のスイッチングパターンと出力電圧波形の一例を示す図である。 図１３は従来のスイッチングパターンの一例を示す図である。 図１４は従来のスイッチングパターンを用いた変調率0.72の場合の出力電圧波形図である。 図１５はこの発明の実施の形態２におけるパルス幅を確保したスイッチングパターンの変調率0.72の場合の出力電圧波形図である。 図１６はこの発明の実施の形態２におけるパルス幅を確保したスイッチングパターンの一例を示す図である。 図１７はこの発明の実施の形態２におけるパルス幅を確保したスイッチングパターンの変調率0.715の場合の出力電圧波形の一例を示す図である。 図１８はこの発明の実施の形態２における変調率0.715の場合の出力電圧波形の一例を示す図である。 図１９はこの発明の実施の形態２におけるスイッチングパターンの一例を示す図である。 図２０はこの発明の実施の形態２において５パルスを適用した場合のスイッチングパターンの一例を示す図である。 図２１はこの発明の実施の形態２において７パルスを適用した場合のスイッチングパターンの一例を示す図である。

以下、この発明の実施の形態について、図面を参照しながら説明する。なお、各図中、同一符号は、同一あるいは相当部分を示す。

実施の形態１．
図１はこの発明の実施の形態１における電力変換装置の構成を示す回路構成図である。
図１において、直流電圧源１に、モータ３が、中性点クランプ式の３レベルインバータである三相インバータ２を介して接続されている。三相インバータ２はスイッチング素子を備え、スイッチング素子のスイッチング動作によって直流電圧源１の電圧を任意の大きさおよび周波数の出力電圧に変換する。制御部４は、三相インバータ２の出力電圧の相電圧振幅Vpと直流電圧源１の電圧Vdcとの電圧比から変調率mを演算する変調率演算手段である変調率演算器５と、変調率mからスイッチングパターンth1、th2、th3を導出するスイッチングパターンテーブル６と、スイッチングパターンと三相インバータ２への出力電圧指令の位相thから、出力電圧が振幅Vp・位相thとなるように三相インバータ２を制御するゲート信号、つまり三相インバータ２のスイッチング素子をオンオフするゲート信号を発生するゲート信号発生手段であるゲート信号発生器７とから構成されている。すなわち、実施の形態１の電力変換装置８は、三相インバータ２と制御部４から構成される低次高調波消去PWM制御方式の電力変換装置である。

次に動作を説明する。変調率演算器５は、インバータ出力電圧の相電圧振幅Vpと直流電圧源１の電圧Vdcとから、次式（１）で変調率mを演算する。

スイッチングパターンテーブル６では、変調率mの大きさ毎に出力電圧の高調波を低減できるスイッチングパターンth1、th2、th3を記憶している。但し、記憶容量には限界があるので、本実施の形態１では変調率ｍを0.01刻みでスイッチングパターンを記憶し、その間は線形補完するものとする。このスイッチングパターンth1、th2、th3とインバータの出力電圧指令の位相thを用いて、ゲート信号発生器７では各相の出力電圧が図２のようになるように三相インバータ２を制御するゲート信号を発生する。
図２は１相分を示しており、三相では各相が2π/3ずつシフトされた波形になる。

ここで、従来の低次高調波消去PWM制御方式においては、特定の低次の高調波を低減するように、スイッチングパターンth1、th2、th3は、次式（２）で求めていた。

上記式（２）は、５次及び７次高調波を低減するための式であり、式（２）により求めたスイッチングパターンを、図３に示す。
図３は変調率ｍに対するスイッチングパターンの位相である。図３のスイッチングパターンth1、th2、th3において、変調率ｍが０．７２の場合の相電圧と、線間電圧を図４に示す。図４（ａ）は相電圧、図４（ｂ）は線間電圧を示している。図４において、U相電圧が正の方向へ変化するタイミングとV相電圧が負の方向へ変化するタイミングがほぼ同時となり、線間電圧には通常の２倍のスイッチング電圧が発生している。

２倍のスイッチング電圧が発生する条件を図示したものが図５である。
三相インバータ２の線間電圧は2π/3毎に対称であるので、ここではU相電圧のπ/6〜π/2の区間で説明する。２倍のスイッチング電圧が発生するのは、U相電圧が正の方向へ変化し且つV相電圧が負の方向へ変化する場合と、U相電圧が負の方向へ変化し且つV相電圧が正の方向へ変化する場合である。前者はスイッチングパターンth1あるいはth3が2π/3-th2と重なる場合であり、後者はth2が2π/3-th1あるいは2π/3-th3と重なる場合である。
３レベルインバータで基本波の１／４周期に３回スイッチングする３パルスの場合、２倍のスイッチング電圧が発生するのは変調率が０．７２の場合のみであり、この時th2と2π/3-th3が重なる。これを回避することがこの発明の目的であり、そのためには次式
（３）によりスイッチングパターンを求めればよい。

式（３）中のthmは、２倍のスイッチング電圧が発生することを防ぐために確保すべきスイッチングの遷移期間であり、負荷に影響を与えないように選べばよく、本実施の形態１ではthm=0.0377[rad]とする。また式（３）においては、5次高調波低減をあきらめて７次高調波を低減する条件となっているが、7次高調波低減をあきらめて5次高調波を低減する条件にしても良いことは言うまでもない。
但し、変調率m=0.72においては後者の条件では解は得られない。
式（３）において、+thmとした場合のスイッチングパターンAの電圧波形を図６に、
-thmとした場合のスイッチングパターンBの電圧波形を図７に示す。
図６（ａ）は相電圧、図６（ｂ）は線間電圧を示している。図６（ｂ）に示すように、三相出力電圧の線間電圧が電力変換器の最大値と３番目に大きい値とを遷移する期間を所定の時間だけ確保している。図６、図７ともに２倍のスイッチング電圧を回避できている。

注意すべきことは、スイッチングパターンを線形補完した場合にも２倍のスイッチング電圧を回避するためには、２倍のスイッチング電圧が発生する変調率において式（３）の+thmの場合と-thmの場合の２通りのスイッチングパターンを用意しなければならないことである。その理由を以下に示す。
図３に示すように、式（２）により求めたスイッチングパターンでは変調率ｍが大きくなるに従ってスイッチングパターンの位相th1、th2、th3は小さくなる、
すなわちth2-(2π/3-th3)は小さくなる。つまり、th2-(2π/3-th3)＞+thmであるスイッチングパターンとth2-(2π/3-th3)<-thmとなるスイッチングパターンを用いて線形補完した場合は、遷移時間thmを確保できずに２倍のスイッチング電圧が発生してしまう。
従って線形補完を行う場合は、変調率m≦0.72ではスイッチングパターンAを用い、変調率m>0.72ではスイッチングパターンBを用いる必要がある。

以上のようにして２倍のスイッチング電圧を回避した実施の形態１のスイッチングパターンを図８に示す。
変調率ｍが０．７２の場合、図３に示した従来のスイッチングパターンでは２倍のスイッチング電圧が発生していたが、図８に示した本発明のスイッチングパターンでは２倍のスイッチング電圧を回避したパターンになっている。これにより、スイッチング回数を最大限利用して低次の高調波を低減し、且つ２倍のスイッチング電圧を回避したスイッチングパターンすなわち出力電圧を得ることができる。

なお、上述の実施の形態１では、基本波の１／４周期に３回スイッチングする３パルスの場合について述べたが、パルス数が５、７、・・・に増加しても同様にして、低次の高調波を低減し且つ２倍のスイッチング電圧を回避したスイッチングパターンすなわち出力電圧を得ることができる。５パルスの場合のスイッチングパターンを図９に、７パルスの場合のスイッチングパターンを図１０に示す。
また実施の形態１では３レベルインバータは中性点クランプ式のものとしたが、この限りではないことは言うまでもない。

実施の形態２．
実施の形態１では、３レベルインバータの場合について述べたが、さらに電力変換器の大容量化を図った５レベルインバータにおいても、低次の高調波を低減し且つ２倍のスイッチング電圧を回避したスイッチングパターンすなわち出力電圧を得ることができる。
図１１はこの発明の実施の形態２の電力変換装置の構成を示す回路構成図であり、実施の形態１と異なるところは、３レベルインバータが５レベルインバータ９になったことと、それに伴い、直流電圧源が直流電圧源Ｕ相１０と直流電圧源Ｖ相１１と直流電圧源Ｗ相１２とに増えたこと、またスイッチングパターンテーブル６とゲート信号発生器７は、５レベルインバータ９を駆動するためのものになっている。
５レベルインバータ９は、中性点クランプ式の３レベルインバータの２レグ分を直列接続したものを３相分用意したものである。

実施の形態２の電力変換装置におけるスイッチングパターンと出力電圧を図１２に示す。５レベルインバータ単相分の出力電圧は、直列接続された２レグ分の３レベルインバータ（図１２ではレグaとレグbとした）により合成される。本実施の形態２では、直列接続された２レグ分の３レベルインバータがそれぞれ基本波の１／４周期に３回スイッチングする３×２パルスとする。

ここで、従来の低次高調波消去PWM制御方式においては、特定の低次の高調波を低減するように、スイッチングパターンth1a、th2a、th3a、th1b、th2b、th3bは、次式（４）で求めていた。なお、式（４）では５、７、１１、１３次高調波を低減し、２レグ分の３レベルインバータに基本波を等しく分担するようにしているが、このパターンの求め方はこの限りではない。

上記式（４）により求めたスイッチングパターンを、図１３に示す。但し、変調率ｍは０．０１刻みとし、その間は線形補完するものとする。変調率０．７２の場合の各相のレグａおよびレグｂの３レベルインバータの電圧波形を図１４に示す。図１４において、th1aとth2aの間隔が短いため、大容量インバータのスイッチング素子として用いられるGTOなどはスイッチングに追従できずに出力電圧が大きく歪んでしまう。
そこで次式（５）のようにしてスイッチングパターンを求めることにより、高調波を低減し且つパルス幅をも確保することができる。

式（５）中のthlimは、スイッチング素子の特性により決まる所望のパルス幅であり、２倍のスイッチング電圧が発生することを防ぐために確保するパルス幅である。この実施の形態２ではthlim=0.116とした。なお、パターンの求め方はこの限りではないことは言うまでもない。
式（５）により求めたスイッチングパターンによる出力電圧波形を図１５に示す。
パルス幅thlimが確保されていることが確認できる。同様にして、他の変調率においてもパルス幅を確保したスイッチングパターンを図１６に示す。

図１６のパルス幅を確保したスイッチングパターンにおいて、変調率ｍが０．７１５の場合の相電圧と線間電圧を図１７に示す。
図１７において、U相電圧が正の方向へ変化するタイミングとV相電圧が負の方向へ変化するタイミングがほぼ同時となり、線間電圧には通常の２倍のスイッチング電圧が発生している。これは、U相のth3aとV相の2π/3-th2bが重なり、スイッチングの遷移期間ths=th3a-(2π/3-th2b)が小さくなっていることにより発生している。
変調率m=0.715はm=0.71と0.72の線形補完で求めているが、m=0.71の場合は遷移期間ths=0.0567でm=0.72の場合は遷移期間ths=-0.0524であり、m=0.72の場合のほうが短い。そこでm=0.72においてths=+thmとなるスイッチングパターンを新たに設けて線形補完すれば、元々の低次の高調波を最大限に低減したスイッチングパターンに与える影響を小さくしたまま、２倍のスイッチング電圧を回避することができる。このように回避するためには次式（６）によりスイッチングパターンを求めればよい。

上記式（６）中のthmは、２倍のスイッチング電圧が発生することを防ぐために確保すべきスイッチングの遷移期間であり、この実施の形態２ではthm=0.0377とした。
またパターンの求め方はこの限りではない。
式（６）により求めたスイッチングパターンを用いて変調率m=0.715のスイッチングパターンを線形補完した場合の出力電圧波形を図１８に示す。これによって、２倍のスイッチング電圧を回避できていることが確認できる。

以上のようにして、線間電圧の最大値を含む２倍スイッチング電圧を回避した実施の形態２のスイッチングパターンを図１９に示す。これにより、スイッチング回数を最大限利用して低次の高調波を低減する低次高調波消去PWM制御方式の電力変換装置において、スイッチング素子の最小パルス幅を確保し、且つ２倍のスイッチング電圧を回避したスイッチングパターンすなわち出力電圧を得ることができる。

なお、上述の実施の形態２では、基本波の1／4周期に３回スイッチングする３×２パルスの場合について述べたが、パルス数が５、７、９、…パルスに増加しても同様にして、低次の高調波を低減し且つ２倍のスイッチング電圧を回避したスイッチングパターンすなわち出力電圧を得ることができる。
５×２パルスの場合のスイッチングパターンを図２０に、７×２パルスの場合のスイッチングパターンを図２１に示す。
また本実施の形態２では５レベルインバータは、中性点クランプ式の３レベルインバータの２レグ分を直列接続したものを三相分用意したものとしたが、この限りではないことは言うまでもない。

１ 直流電圧源、２ 三相インバータ（３レベルインバータ）、３ モータ、
４ 制御部、５ 変調率演算器、６ スイッチングパターンテーブル（記憶手段）、
７ ゲート信号発生器、８ 電力変換装置、
９ 三相インバータ（５レベルインバータ）、１０ 直流電圧源Ｕ相、
１１ 直流電圧源Ｖ相、１２ 直流電圧源Ｗ相。

Claims (4)

1. スイッチング素子を備え、該スイッチング素子のスイッチング動作によって直流電圧源の電圧を任意の大きさおよび周波数の出力電圧に変換するインバータと、前記スイッチング素子のスイッチング動作をPWM制御する制御部とから構成される電力変換装置であって、前記制御部は、前記インバータの出力相電圧の振幅と前記直流電圧源の電圧との電圧比である変調率を演算する変調率演算手段と、前記インバータの出力電圧の特定の高調波を低減し且つ前記インバータの出力線間電圧が最大値と３番目に大きい値とを遷移する期間を所定の時間だけ確保したスイッチングパターンを前記変調率の大きさ毎に記憶している記憶手段と、前記スイッチングパターンと前記インバータの出力電圧指令の位相とから
   、前記インバータのスイッチング素子をオンオフするゲート信号を発生するゲート信号発生手段とを備えたことを特徴とする電力変換装置。
2. スイッチング素子を備え、該スイッチング素子のスイッチング動作によって直流電圧源の電圧を任意の大きさおよび周波数の出力電圧に変換するインバータと、前記スイッチング素子のスイッチング動作をPWM制御する制御部とから構成される電力変換装置であって、前記制御部は、前記インバータの出力相電圧の振幅と前記直流電圧源の電圧との電圧比である変調率を演算する変調率演算手段と、前記出力電圧の特定の高調波を低減し且つ前記インバータの出力線間電圧が最大値と３番目に大きい値とを遷移する期間を所定の時間だけ確保すると共に、前記スイッチング素子の特性により決まる所望のパルス幅を確保したスイッチングパターンを前記変調率の大きさ毎に記憶している記憶手段と、前記スイッチングパターンと前記インバータの出力電圧指令の位相とから前記インバータのスイッチング素子をオンオフするゲート信号を発生するゲート信号発生手段とを備えたことを特徴とする電力変換装置。
3. 前記インバータは、中性点クランプ式の３レベルインバータで構成されていることを特徴とする請求項１に記載の電力変換装置。
4. 前記インバータは、中性点クランプ式の３レベルインバータの２レグ分を直列接続して構成されていることを特徴とする請求項２に記載の電力変換装置。

Images