JP2016063687A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2016063687A JP2016063687A JP2014191236A JP2014191236A JP2016063687A JP 2016063687 A JP2016063687 A JP 2016063687A JP 2014191236 A JP2014191236 A JP 2014191236A JP 2014191236 A JP2014191236 A JP 2014191236A JP 2016063687 A JP2016063687 A JP 2016063687A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- voltage output
- command value
- power converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】定常時の電流の高調波成分を低減しつつ、系統電圧に追従した電圧を出力して、系統電圧の異常時にも電流の高調波成分と過電流を低減すること。
【解決手段】単位変換器に与える電圧を制御して電力系統への出力電圧を連系させる制御部2は、電力系統の電圧、変換器電流、直流電圧源の電圧に基づいて電圧指令値を演算する演算部21と、単位変換器が出力する電圧をオン/オフする位相を予めテーブル化して記憶し、算出した電圧指令値の位相に基づいてテーブルを参照し、単位変換器への電圧出力をオン/オフする位相テーブル1パルス制御部24と、電圧指令値を単位変換器の電圧出力の変化の閾値と比較した結果に応じて単位変換器への電圧出力をオン/オフする指令値比較1パルス制御部25と、両1パルス制御部24,25の出力の一方を選択的に切替えて単位変換器への電圧出力をオン/オフさせるセレクタ26とを備える。
【選択図】図3
【解決手段】単位変換器に与える電圧を制御して電力系統への出力電圧を連系させる制御部2は、電力系統の電圧、変換器電流、直流電圧源の電圧に基づいて電圧指令値を演算する演算部21と、単位変換器が出力する電圧をオン/オフする位相を予めテーブル化して記憶し、算出した電圧指令値の位相に基づいてテーブルを参照し、単位変換器への電圧出力をオン/オフする位相テーブル1パルス制御部24と、電圧指令値を単位変換器の電圧出力の変化の閾値と比較した結果に応じて単位変換器への電圧出力をオン/オフする指令値比較1パルス制御部25と、両1パルス制御部24,25の出力の一方を選択的に切替えて単位変換器への電圧出力をオン/オフさせるセレクタ26とを備える。
【選択図】図3
Description
本発明は、単位変換器を多段接続したMMC(Modular Multilevel Converter)回路に好適な電力変換装置に関する。
半導体技術の発展と共に、電力変換器(インバータ)に用いるスイッチング素子も進歩してきた。その成果の1つとして、変換器の多レベル化がある。
従来、電力変換器が高圧系統に連系する際には、2,3電圧レベルの変換器出力をトランスで昇圧するのが一般的であったが、その場合、出力電圧に含まれる高調波成分を低減するために、三相交流出力にリアクトルやコンデンサで構成される高調波フィルタを挿入する必要があった。出力電圧のレベル数が少ないと、含まれる高調波成分も大きい。そのため、電力系統に流れ出す高調波成分が他の機器に悪影響を及ぼさないレベルまで低減させためには、前記高調波フィルタを大きくする必要があり、結果としてコストの増大と重量の増加を招いていた。
これらを解決するべく、細かい電圧を出力する単位変換器を複数台直接接続することにより、多レベルの階段状の電圧波形を出力できる電力変換器(MMC:Modular Multilevel Converter)の開発が進められている。このMMC回路の場合、多レベル化により出力電圧の波形を正弦波に近付けることができるため、重量、体積及びコストの面で不利な前記高調波フィルタを小型化し、あるいは不要にできるメリットがある。
このMMC回路にPWM(Pulse Width Modulation:パルス幅変調)制御を適用する場合、各単位変換器の三角波キャリアの位相を均等にずらすことで高調波を低減する。その場合、三角波キャリアの周波数を電源周波数より大きくする必要があり、スイッチング回数を低減するのには限界がある。それはスイッチング損失の低減に限界があり、効率の限界があることを意味する。
そこで、1周期に各単位変換器を1回スイッチングする1パルス制御を適用すれば、スイッチング損失を低減できることになる。非特許文献1に記載されているように1パルス制御は、レベル数の少ない回路ならば電圧高調波は大きいが、多レベル回路ならば高調波を低減できるため、低損失と低高調波を両立できることになる。
F.Z.Peng, J.S.Lai, J.W.McKeever, J.VanCoevering, "A Multilevel urceVoltage−Source Inverter with Separate DC Sources for Static Var Generation," IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS,VOL.32, NO.5, SEPTEMBER/OCTBER 1996, pp.1130−1138
図8は、多レベル回路を1パルス制御で駆動した場合の、正弦波状の電圧指令値vr*と、実際に出力されるステップ状の出力電圧vrの波形例を示す図である。前記非特許文献1に記載された技術では、この図8における位相θ1 〜θ3 ,π−θ3 〜π−θ1 のように各単位変換器の出力が変化する位相が予め決められてテーブル化されており、それにしたがって単位変換器のパルス電圧出力を変化させることで、変換器として出力電圧vrのような多レベルの波形の電圧が出力される。
前記非特許文献1では、図8の位相θ1〜θ3、π−θ3〜π−θ1のように各単位変換器の出力が変化する位相が予め決められテーブル化されており、それに従って単位変換器のパルス電圧出力を変化させていくことで、変換器として多レベルの波形となる電圧vrを出力する。与えられる電圧指令値vr*が用意された値と異なる場合は、その差分が演算され、変化の位相に加減算される。
この手法は、前記電圧指令値が理想的な正弦波状の波形である場合には、出力電流の高調波成分を最低限のレベルとして抑制することが可能であるものの、例えば系統連系機器で系統電圧に高調波が重畳されている場合や、系統電圧が事故で低下した場合などの系統異常時には、電圧指令値が理想的な正弦波ではなくなるため、系統電圧の変化に変換器の出力電圧が追従できず、電流の高調波成分が増大したり、過電流が流れてしまうという課題がある。
本発明は前記のような実情に鑑みてなされたもので、定常時の電流の高調波成分を低減しつつ、系統電圧に追従した電圧を出力して、系統電圧の異常時にも電流の高調波成分と過電流を低減することを目的とする。
実施形態に係る電力変換装置は、直流電圧源と半導体スイッチング素子とを用いた単位変換器を複数直列に接続した電力変換回路に対し、制御手段により前記単位変換器の半導体スイッチング素子に与える電圧を制御して電力系統への出力電圧を連系させる電力変換装置であって、前記制御手段は、前記電力系統の電圧、変換器電流、前記直流電圧源の電圧に基づいて電圧指令値を演算する演算手段と、前記単位電力変換器が出力する電圧をオン/オフする位相を予めテーブル化して記憶するテーブル記憶手段と、前記演算手段で算出した電圧指令値の位相に基づいて前記テーブルを参照し、前記単位電力変換器への電圧出力をオン/オフする第1の電圧出力手段と、前記演算手段で算出した前記電圧指令値を、前記単位電力変換器の電圧出力の変化を予めする閾値を比較し、その比較結果に応じて前記単位電力変換器への電圧出力をオン/オフする第2の電圧出力手段と、前記第1の電圧出力手段及び第2の電圧出力手段の一方を選択的に切替えて前記単位電力変換器への電圧出力をオン/オフさせる切替手段とを備え、前記切替手段を介して与えられる電圧により、直列接続された前記複数の単位電力変換器の電圧パルスを重畳した階段状波形の電圧を前記電力変換回路が出力することを特徴とする。
本発明によれば、定常時の電流の高調波成分を低減しつつ、系統電圧に追従した電圧を出力して、系統電圧の異常時にも電流の高調波成分と過電流を低減することが可能となる。
以下、本発明の実施形態について、詳細に説明する。
(第1の実施形態)
図1は、第1の実施形態に係る、デルタ結線の無効電力補償装置に適用した電力変換器の全体構成を示す図である。なお、後述する第2の実施形態以下においても、図1に示す電力変換器の構成要素と同一、または相当する構成要素には、図1で使用した符号と同一の符号を付して説明する。
(第1の実施形態)
図1は、第1の実施形態に係る、デルタ結線の無効電力補償装置に適用した電力変換器の全体構成を示す図である。なお、後述する第2の実施形態以下においても、図1に示す電力変換器の構成要素と同一、または相当する構成要素には、図1で使用した符号と同一の符号を付して説明する。
この電力変換器では、4つのスイッチング素子SWとコンデンサCにより構成された単相フルブリッジ構成の単位変換器11を、r,s,tの各相あたりn段直列接続して電力変換部1を構成する。そして、この電力変換部1内の各単位変換器11を制御する制御部2を備える。
本実施形態では、前述した如くデルタ結線の無効電力補償装置に適用した場合の例であるため、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して、3相交流電源5を含む電力系統に連系されている。また本実施形態の各単位変換器11は1パルス制御で動作させるものとする。
制御部2は、系統電圧vsr,vss,vst、変換器電流irs,ist,itr、コンデンサ電圧vcr1〜vcrn,vcs1〜vcsn,vct1〜vctnを基に、各相の電圧指令値vr*,vs*,vr*を演算し、それを基に実際に各スイッチング素子を駆動するゲート信号を出力する。以降は説明を簡略化するためにr相の制御のみを説明する。制御方法は全相とも同じであり、それぞれについて同様に行なう。
制御部2は、電圧指令値vr*を基に、各単位変換器を1パルス制御するゲート信号を生成し、各単位変換器を駆動して、同相における前記図8で示したような階段状の波形を有する電圧vrを出力させる。
以下、制御部2が実行する、1パルスが変化するタイミングを判定する2つの手法について説明する。以下、これら2つの判定手法を1パルス制御方法と呼称するものとする。
第1の1パルス制御方法は、前記図8の位相θ1〜θ3、π−θ3〜π−θ1でのように、各単位変換器11の出力パルスが変化する位相を、変調率に応じて予め決められたテーブル化して記憶しておき、そのテーブルに従って単位変換器11のパルス電圧出力を変化させる。テーブル化されていない変調率の位相は、直線補間等により補間して値を求める。電圧指令値vr*が用意された値と異なる場合は、その差分を演算し、変化位相に加減算する。以降、この1パルス制御方法を位相テーブル1パルス制御と呼称するものとする。
前記位相テーブル1パルス制御は、変換器電圧指令値が理想的な正弦波である場合には出力電流高調波が最低限に抑制可能である点が特長である。
第2の1パルス制御方法は、図2に示すように電圧指令値vr*と閾値vrthを比較することで判定する。同図(A)は電圧指令値vr*と閾値vrthとの関係を、同図(B)は電圧指令値vr*と出力電圧vrとの関係を示す。前記閾値vrthは、コンデンサ電圧定格値vc*と、パルス電圧を出力している単位変換器の数、及びパルス電圧出力のオン段階/オフ段階情報により定められる。
パルス電圧出力のオン段階/オフ段階情報は、位相、または電圧指令値の傾きにより判別する。電圧指令値vr*が正の数かつオン段階で、r相にてパルス電圧を出力している単位変換器の数をnとすると、vrthは下記(1)式で与えられ、電圧指令値vr*がvrthと一致または交差したタイミングが、すなわちパルス電圧出力の変化タイミングとなる。
vrth=vc*(2n+1)/2 …(1)
また、電圧指令値vr*が正の数かつオフ段階では、閾値vrthは下記(2)式で与えられる。
vrth=vc*(2n−1)/2 …(2)
(但し、n=0のとき、vrth=0。)
また、電圧指令値vr*が負の数かつオン段階では、閾値vrthは下記(3)式で与えられる。
vrth=−vc*(2n+1)/2 …(3)
また、電圧指令値vr*が負の数かつオフ段階では、閾値vrthは下記(4)式で与えられる。
vrth=−vc*(2n−1)/2 …(4)
(但し、n=0のとき、vrth=0。)
以降、この1パルス制御方法を指令値比較1パルス制御と呼称するものとする。
また、電圧指令値vr*が正の数かつオフ段階では、閾値vrthは下記(2)式で与えられる。
vrth=vc*(2n−1)/2 …(2)
(但し、n=0のとき、vrth=0。)
また、電圧指令値vr*が負の数かつオン段階では、閾値vrthは下記(3)式で与えられる。
vrth=−vc*(2n+1)/2 …(3)
また、電圧指令値vr*が負の数かつオフ段階では、閾値vrthは下記(4)式で与えられる。
vrth=−vc*(2n−1)/2 …(4)
(但し、n=0のとき、vrth=0。)
以降、この1パルス制御方法を指令値比較1パルス制御と呼称するものとする。
前記指令値比較1パルス制御は、系統電圧が急変する場合や、出力電流に高調波が重畳されている場合でも、単位変換器11の出力が追従して、過電流や出力電流の高調波成分が抑制される点が特長である。
前記のような制御を実現するための制御部2の構成を図3に示す。
図3は、本実施形態における主として制御部2の回路構成を例示するブロック図である。
図3は、本実施形態における主として制御部2の回路構成を例示するブロック図である。
本実施形態では、制御部2が系統電圧vs、変換器電流ir,is,it、コンデンサ電圧vcrx,vcsx,vctx(x=1〜n)を検出し、それを基に電圧指令値演算部21が電圧指令値vr*, vs*,vt*を算出する。図3はこのうちr相の電圧指令値vr*の処理についてのみ図示するが、他のs相、t相の電圧指令値vs*,vt*についても処理法は同様である。
系統電圧値vsがカップリングCPを介して制御部2内の電圧指令値演算部21及び系統異常判定部22に与えられる。電圧指令値演算部21は、系統電圧値vsと変換器電流irs,ist,itr、コンデンサ電圧vcrx,vcsx,vctx(x=1〜n)に基づいて電圧指令値vr*を算出し、算出した電圧指令値vr*を位相演算部23及び指令値比較1パルス制御部25に出力する。
系統異常判定部22は、前記系統電圧値vsから系統の定常状態または異常状態を判定し、その判定結果「0(定常時)」/「1(異常時)」をセレクタ26へ出力する。
位相演算部23は、前記電圧指令値vr*から位相θvr*を演算して位相テーブル1パルス制御部24へ出力する。
位相テーブル1パルス制御部24は、位相演算部23から与えられる位相θvr*に基づいて、予め記憶しているテーブルを参照して前述したテーブル位相テーブル1パルス制御を実行し、補正した位相に基づくタイミング情報をセレクタ26へ出力する。
位相テーブル1パルス制御部24は、位相演算部23から与えられる位相θvr*に基づいて、予め記憶しているテーブルを参照して前述したテーブル位相テーブル1パルス制御を実行し、補正した位相に基づくタイミング情報をセレクタ26へ出力する。
一方、前記指令値比較1パルス制御部25は、前記(1)〜(4)式を用いて前述した指令値比較1パルス制御を実行して、得たタイミング情報をセレクタ26へ出力する。
セレクタ26では、系統以上判定部22からの判定結果が「0(定常時)」であれば位相テーブル1パルス制御部24の出力を、「1(異常時)」であれば指令値比較1パルス制御部25の出力を選択してゲート信号生成部27へ送出する。ゲート信号生成部27では、セレクタ26を介して送られてきた、位相テーブル1パルス制御部24または指令値比較1パルス制御部25からのタイミング情報に応じてゲート信号を生成し、前記電力変換部1を構成する個々の単位変換器11の半導体スイッチング素子SWのゲート端子に供給する。
前記のような回路構成とすることで、制御部2では系統異常判定部22によって系統電圧値vsに異常があるか否かを判定し、定常時は位相テーブル1パルス制御部24を、系統に異常がある場合には指令値比較1パルス制御部25を選択し、選択した1パルス制御方法に基づいて、実際にパルス電圧を変化させるゲート信号を電力変換部1の各単位変換器11に供給する。
前記のような回路構成とすることで、制御部2では系統異常判定部22によって系統電圧値vsに異常があるか否かを判定し、定常時は位相テーブル1パルス制御部24を、系統に異常がある場合には指令値比較1パルス制御部25を選択し、選択した1パルス制御方法に基づいて、実際にパルス電圧を変化させるゲート信号を電力変換部1の各単位変換器11に供給する。
こうして定常時と系統の異常時とで1パルス制御方法を切替えることにより、定常時は位相に基づいた1パルス生成により高調波成分の少ない電流制御を実現しつつ、系統の異常時には系統に追従した電圧を出力することができるので、異常時の出力電流の高調波成分や過電流を抑制できる。
なお、前記第1の実施形態、及び以下に説明する第2以降のすべての実施形態の共通事項として、前記図1に示した構成では各相において直列接続された単位変換器11をデルタ結線しているが、単位変換器11をY結線する構成であってもよい。
また前記図1では単位変換器11の直流電圧源にコンデンサCを用いているが、直流電源でも構わない。また前記図1では、バッファリアクトル3を各相毎に挿入しているが、これを用いずにトランス4の漏れインダクタンスで代用しても構わない。また図1ではトランス4を介して電力系統に連系しているが、トランスなしで連系してもよい。また図1では制御部2は変換器電流irs,ist,itrに基づいて制御しているが、系統電流ir,is,itに基づいて制御してもよい。
(第2の実施形態)
以下、第2の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
以下、第2の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
図4は、本実施形態における主として制御部2の回路構成を例示するブロック図である。1パルス制御を行なう実行系の回路構成については前記図3とほぼ同様であるため、同一または相当する構成要素には、図3で使用した符号と同一の符号を付して説明を省略する。
同図では、系統電圧値vsがカップリングCPを介して制御部2内の電圧指令値演算部21及び系統異常判定部31に与えられる。
系統異常判定部31は、前記系統電圧値vsと、予め設定された系統電圧の定常状態範囲vs_LVlim,vs_0Vlim(vs_LVlim<vs_0Vlim)を比較し、その比較結果から系統の定常状態または異常状態を判定し、その判定結果「0」/「1」をセレクタ26へ出力する。
前記のような回路構成にあって、系統異常判定部31では、系統電圧値vsを、予め設定された系統電圧の定常状態範囲vs_LVlim〜vs_Ovlimと比較する。
その比較の結果、「vs_LVlim≦vs≦vs_OVlim」であれば定常状態と判定する一方で、「vs<vs_LVlim」であるか、または「OVlim<vs」であれば系統電圧が定常状態を逸脱した異常状態であると判定する。
ここで、前記電圧vs,vs_LVlim,vs_OVlimはそれぞれ実効値である。瞬時値で判定する場合は、電圧vsとvs_OVlimを瞬時値で設定するが、瞬時値そのままで電圧vsとvs_LVlimの比較はできないので、電圧vsは1周期のピーク値を用いるか、電圧vs_LVlimのみ実効値で比較するなどにより対処する。
前記系統異常判定部31での判定によりセレクタ26で切替え選択を行なうことにより、定常状態であると判定した場合は位相テーブル1パルス制御部24による1パルス制御を実行する一方で、系統異常であると判定した場合は指令値比較1パルス制御部25による1パルス制御を実行するものとして、ゲート信号生成部27により各単位変換器11にパルス電圧を変化させるゲート信号を供給させる。
本実施形態によれば、定常時は高調波成分の少ない電流制御を実現しつつ、系統異常時には系統に追従した電圧を出力することができるので、異常時の出力電流の高調波成分や過電流を抑制することができる。
なお本実施形態では示さなかったが、系統電圧としては、系統電圧vsをdq変換した有効電圧成分vsdを用いてもよい。
また、系統電圧vsに含まれる高調波成分を演算し、算出した高調波成分の値が予め設定された閾値を超えた時に系統異常と判定して1パルス制御方法を切替えてもよい。
(第3の実施形態)
以下、第3の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
以下、第3の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
図5は、本実施形態における主として制御部2の回路構成を例示するブロック図である。1パルス制御を行なう実行系の回路構成については前記図3、図4とほぼ同様であるため、同一または相当する構成要素には、図3、図4で使用した符号と同一の符号を付して説明を省略する。
同図では、電圧指令値演算部21が算出した電圧指令値vr*が系統異常判定部31に与えられる。
系統異常判定部31は、前記電圧指令値vr*と、予め設定された電圧指令値の定常状態範囲v*_LVlim,v*_0Vlim(v*_LVlim<v*_0Vlim)を比較し、その比較結果から系統の定常状態または異常状態を判定し、その判定結果「0」/「1」をセレクタ26へ出力する。
前記のような回路構成にあって、系統異常判定部31では、電圧指令値vr*を、予め設定された電圧指令値の定常状態範囲v*_LVlim〜v*_Ovlimと比較する。
その比較の結果、「v*_LVlim≦vr*≦v*_OVlim」であれば定常状態と判定する一方で、「vr*<v*_LVlim」であるか、または「v*_OVlim<vr*」であれば電圧指令値が定常状態を逸脱した異常状態であると判定する。
ここで、前記電圧vr*, v*_LVlim, v*_OVlimはそれぞれ実効値である。瞬時値で判定する場合は、電圧vr*とv*_OVlimを瞬時値で設定するが、瞬時値そのままで電圧vr*とv*_LVlimは比較できないので、電圧指令値vr*は1周期のピーク値を用いるか、電圧v*_LVlimのみ実効値で比較するなどにより対処する。
前記系統異常判定部31での判定によりセレクタ26で切替え選択を行なうことにより、定常状態であると判定した場合は位相テーブル1パルス制御部24による1パルス制御を実行する一方で、系統異常であると判定した場合は指令値比較1パルス制御部25による1パルス制御を実行するものとして、ゲート信号生成部27により各単位変換器11にパルス電圧を変化させるゲート信号を供給させる。
本実施例によれば、定常時は高調波成分の少ない電流制御を実現しつつ、系統異常時には系統に追従した電圧を出力することができるので、異常時の電流の高調波成分や過電流も抑制できる。
なお本実施形態では示さなかったが、電圧指令値には、dq軸上の有効分指令値vd*を用いてもよい。
また、電圧指令値vr*に含まれる高調波成分を演算し、算出した高周波成分の値が予め設定された閾値を超えたときに系統異常と判定して1パルス制御方法を切替えてもよい
(第4の実施形態)
以下、第4の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
また、電圧指令値vr*に含まれる高調波成分を演算し、算出した高周波成分の値が予め設定された閾値を超えたときに系統異常と判定して1パルス制御方法を切替えてもよい
(第4の実施形態)
以下、第4の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
図6は、本実施形態における主として制御部2の回路構成を例示するブロック図である。1パルス制御を行なう実行系の回路構成については前記図3乃至図5とほぼ同様であるため、同一または相当する構成要素には、図3乃至図5で使用した符号と同一の符号を付して説明を省略する。
同図では、系統電圧値vsがカップリングCPを介して制御部2内の電圧指令値演算部21及び傾き検出部41に与えられる。傾き検出部41は、系統電圧値vsの時間変化率dvs/dtを傾きとして検出し、得た傾きdvs/dtの絶対値|dvs/dt|を系統異常判定部31へ出力する。
系統異常判定部31は、前記傾きdvs/dtの絶対値|dvs/dt|と、予め設定された系統電圧変化率の閾値vdiflimとを比較し、その比較結果から系統の定常状態または異常状態を判定し、その判定結果「0」/「1」をセレクタ26へ出力する。
前記のような回路回路構成にあって、系統異常判定部31では、系統電圧vsの時間変化率である傾きdvs/dtの絶対値|dvs/dt|と、予め設定された系統電圧変化率の閾値vdiflimを比較し、「vdiflim≧|dvs/dt|」であれば定常状態と判定する一方で、「vdiflim<|dvs/dt|」であれば系統電圧が定常状態を逸脱している系統異常時であると判定する。
前記系統異常判定部31での判定によりセレクタ26で切替え選択を行なうことにより、定常状態であると判定した場合は位相テーブル1パルス制御部24による1パルス制御を実行する一方で、系統異常であると判定した場合は指令値比較1パルス制御部25による1パルス制御を実行するものとして、ゲート信号生成部27により各単位変換器11にパルス電圧を変化させるゲート信号を供給させる。
本実施形態によれば、定常時は高調波成分の少ない電流制御を実現しつつ、系統異常時には系統に追従した電圧を出力することができるので、異常時の電流の高調波成分や過電流も抑制することができる。
なお本実施形態では示さなかったが、系統電圧としては、系統電圧vsをdq変換した有効電圧成分vsdを用いてもよい。
(第5の実施形態)
以下、第5の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
以下、第5の実施形態に係る電力変換器について説明する。なお、電力変換器全体の構成は前記図1に示した内容と同様であるため、同一部分には同一符号を用いるものとして、それらの説明については省略する。
図7は、本実施形態における主として制御部2の回路構成を例示するブロック図である。1パルス制御を行なう実行系の回路構成については前記図3乃至図6とほぼ同様であるため、同一または相当する構成要素には、図3乃至図6で使用した符号と同一の符号を付して説明を省略する。
同図では、電圧指令値演算部21が出力する電圧指令値vr*が、傾き検出部51、位相演算部23、及び指令値比較1パルス制御部25に与えられる。傾き検出部51は、電圧指令値vr*の時間変化率dvr*/dtを傾きとして検出し、得た傾きdvr*/dtの絶対値|dvr*/dt|を系統異常判定部31へ出力する。
系統異常判定部31は、前記傾きdvr*/dtの絶対値|dvr*/dt|と、予め設定された電圧指令値の閾値vdiflimとを比較し、その比較結果から系統の定常状態または異常状態を判定し、その判定結果「0」/「1」をセレクタ26へ出力する。
前記のような回路回路構成にあって、系統異常判定部31では、電圧指令値vr*の時間変化率である傾きdvr*/dtの絶対値|dvr*/dt|と、予め設定された電圧指令値vr*変化率の閾値vdiflimを比較し、「vdiflim≧|dvr*/dt|」であれば定常状態と判定する一方で、「vdiflim<|dvr*/dt|」であれば系統電圧が定常状態を逸脱している系統異常時であると判定する。
前記系統異常判定部31での判定によりセレクタ26で切替え選択を行なうことにより、定常状態であると判定した場合は位相テーブル1パルス制御部24による1パルス制御を実行する一方で、系統異常であると判定した場合は指令値比較1パルス制御部25による1パルス制御を実行するものとして、ゲート信号生成部27により各単位変換器11にパルス電圧を変化させるゲート信号を供給させる。
本実施形態によれば、定常時は高調波成分の少ない電流制御を実現しつつ、系統異常時には系統に追従した電圧を出力することができるので、異常時の電流の高調波成分や過電流も抑制することができる。
なお本実施形態では示さなかったが、電圧指令値には、dq軸上の有効分指令値vd*を用いてもよい。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…電力変換器、
2…制御部、
3…バッファリアクトル、
4…トランス、
5…電力系統、
11…単位変換器、
21…電圧指令値演算部、
22…系統異常判定部、
23…位相演算部、
24…位相テーブル1パルス制御部、
25…指令値比較1パルス制御部、
26…セレクタ、
27…ゲート信号生成部、
31…系統異常判定部、
41…傾き検出部、
51…傾き検出部、
C…コンデンサ、
CP…カップリング、
SW…半導体スイッチング素子。
2…制御部、
3…バッファリアクトル、
4…トランス、
5…電力系統、
11…単位変換器、
21…電圧指令値演算部、
22…系統異常判定部、
23…位相演算部、
24…位相テーブル1パルス制御部、
25…指令値比較1パルス制御部、
26…セレクタ、
27…ゲート信号生成部、
31…系統異常判定部、
41…傾き検出部、
51…傾き検出部、
C…コンデンサ、
CP…カップリング、
SW…半導体スイッチング素子。
Claims (6)
- 直流電圧源と半導体スイッチング素子とを用いた単位変換器を複数直列に接続した電力変換回路に対し、制御手段により前記単位変換器の半導体スイッチング素子に与える電圧を制御して電力系統への出力電圧を連系させる電力変換装置であって、
前記制御手段は、
前記電力系統の電圧、変換器電流、前記直流電圧源の電圧に基づいて電圧指令値を演算する演算手段と、
前記単位電力変換器が出力する電圧をオン/オフする位相を予めテーブル化して記憶するテーブル記憶手段と、
前記演算手段で算出した電圧指令値の位相に基づいて前記テーブルを参照し、前記単位電力変換器への電圧出力をオン/オフする第1の電圧出力手段と、
前記演算手段で算出した前記電圧指令値を、前記単位電力変換器の電圧出力の変化の閾値と比較し、その比較結果に応じて前記単位電力変換器への電圧出力をオン/オフする第2の電圧出力手段と、
前記第1の電圧出力手段及び第2の電圧出力手段の一方を選択的に切替えて前記単位電力変換器への電圧出力をオン/オフさせる切替手段と
を備え、前記切替手段を介して与えられる電圧により、直列接続された前記複数の単位電力変換器の電圧パルスを重畳した階段状波形の電圧を前記電力変換回路が出力することを特徴とする電力変換装置。 - 前記制御手段は、
連系した前記電力系統の電圧を検出する検出手段と、
前記検出手段での検出結果により系統電圧が定常状態であるか否かを判定する系統判定手段とをさらに備え、
前記切替手段は、
前記系統判定手段により定常状態であると判定した場合は前記第1の電圧出力手段に、定常状態ではないと判定した場合は前記第2の電圧出力手段に選択的に切替えて前記単位電力変換器への電圧出力をオン/オフさせる
ことを特徴とする請求項1記載の電力変換器。 - 前記系統判定手段は、
前記検出手段での検出結果と予め規定された定常状態の電力系統の電圧範囲を示す閾値との比較、及び系統電圧に重畳される高調波の大きさと予め設定された基準値との比較、に応じて系統電圧が定常状態であるか否かを判定することを特徴とする請求項2記載の電力変換装置。 - 前記系統判定手段は、
前記検出手段での検出結果、前記演算手段で算出した前記電圧指令値と予め規定された定常状態の電圧指令値の範囲を示す閾値との比較、及び系統電圧に重畳される高調波の大きさと予め設定された基準値との比較、に応じて系統電圧が定常状態であるか否かを判定することを特徴とする請求項2記載の電力変換装置。 - 前記制御手段は、
連系した前記電力系統の電圧の変化の度合いを検出する検出手段と、
前記検出手段での検出結果と予め設定された値とを比較する比較手段とをさらに備え、
前記切替手段は、
前記比較手段での比較結果により、前記第1の電圧出力手段及び第2の電圧出力手段の一方を選択的に切替えて前記単位電力変換器への電圧出力をオン/オフさせる
ことを特徴とする請求項1記載の電力変換器。 - 前記制御手段は、
前記演算手段で算出した電圧指令値の変化の度合いを検出する検出手段と、
前記検出手段での検出結果と予め設定された値とを比較する比較手段とをさらに備え、
前記切替手段は、
前記比較手段での比較結果により、前記第1の電圧出力手段及び第2の電圧出力手段の一方を選択的に切替えて前記単位電力変換器への電圧出力をオン/オフさせる
ことを特徴とする請求項1記載の電力変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191236A JP2016063687A (ja) | 2014-09-19 | 2014-09-19 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191236A JP2016063687A (ja) | 2014-09-19 | 2014-09-19 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016063687A true JP2016063687A (ja) | 2016-04-25 |
Family
ID=55798408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014191236A Pending JP2016063687A (ja) | 2014-09-19 | 2014-09-19 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016063687A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109463030A (zh) * | 2016-05-20 | 2019-03-12 | 通用电气技术有限公司 | 电压源转换器的控制 |
JP2019216509A (ja) * | 2018-06-11 | 2019-12-19 | 東芝三菱電機産業システム株式会社 | 多段変換器の制御装置 |
JP2019216507A (ja) * | 2018-06-11 | 2019-12-19 | 東芝三菱電機産業システム株式会社 | 多段変換器の制御装置 |
JP2019216508A (ja) * | 2018-06-11 | 2019-12-19 | 東芝三菱電機産業システム株式会社 | 多段変換器の制御装置 |
-
2014
- 2014-09-19 JP JP2014191236A patent/JP2016063687A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109463030A (zh) * | 2016-05-20 | 2019-03-12 | 通用电气技术有限公司 | 电压源转换器的控制 |
JP2019216509A (ja) * | 2018-06-11 | 2019-12-19 | 東芝三菱電機産業システム株式会社 | 多段変換器の制御装置 |
JP2019216507A (ja) * | 2018-06-11 | 2019-12-19 | 東芝三菱電機産業システム株式会社 | 多段変換器の制御装置 |
JP2019216508A (ja) * | 2018-06-11 | 2019-12-19 | 東芝三菱電機産業システム株式会社 | 多段変換器の制御装置 |
JP7051600B2 (ja) | 2018-06-11 | 2022-04-11 | 東芝三菱電機産業システム株式会社 | 多段変換器の制御装置 |
JP7500157B2 (ja) | 2018-06-11 | 2024-06-17 | 株式会社Tmeic | 多段変換器の制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2827490A1 (en) | System and method for unified common mode voltage injection | |
US10236793B2 (en) | Grid connection power conversion device and output current control method thereof | |
JP6178433B2 (ja) | 電力変換装置 | |
JP6666058B2 (ja) | 系統連系インバータ装置及びその運転方法 | |
KR101688649B1 (ko) | 중성점 전압의 불평형 제어에 의한 고효율 3 레벨 태양광 인버터 | |
US10389269B2 (en) | Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus | |
JP6282486B2 (ja) | 電力変換器 | |
JP6538544B2 (ja) | 自励式無効電力補償装置 | |
JP5374336B2 (ja) | 電力変換装置 | |
JP2016174490A (ja) | 電力変換装置 | |
Yin et al. | Experimental comparison of DPC and VOC control of a three-level NPC grid connected converter | |
JP2016063687A (ja) | 電力変換装置 | |
JP6113556B2 (ja) | 無効電力補償装置 | |
JP6583922B2 (ja) | 電力変換装置 | |
JP2008245349A (ja) | 系統連系インバータ装置 | |
JP5734083B2 (ja) | 電力変換装置 | |
US10630200B2 (en) | Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus | |
JP2014121185A (ja) | 電力変換装置 | |
JP2016063688A (ja) | 電力変換装置 | |
Mei et al. | Quasi-fixed-frequency hysteresis current tracking control strategy for modular multilevel converters | |
Behrouzian et al. | Individual capacitor voltage balancing in H-bridge cascaded multilevel STATCOM at zero current operating mode | |
JP2005080414A (ja) | 電力変換装置及びそれを用いたパワーコンディショナ | |
Jiang et al. | A hybrid modulation strategy with reduced switching losses and neutral point potential balance for three-level NPC inverter | |
JP2016063611A (ja) | 電力変換装置 | |
Alizadeh et al. | Voltage balancing technique with low switching frequency for cascade multilevel active front-end |