JP6282486B2 - 電力変換器 - Google Patents
電力変換器 Download PDFInfo
- Publication number
- JP6282486B2 JP6282486B2 JP2014034109A JP2014034109A JP6282486B2 JP 6282486 B2 JP6282486 B2 JP 6282486B2 JP 2014034109 A JP2014034109 A JP 2014034109A JP 2014034109 A JP2014034109 A JP 2014034109A JP 6282486 B2 JP6282486 B2 JP 6282486B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- command value
- output
- vth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
(電力変換器の構成)
図1は、本発明の各実施形態で用いる電力変換器の構成を示す図である。
この電力変換器10は、単位変換器11を各相(r、s、t)あたりn段直列接続したものと、これらを1パルス制御する制御装置2とを備えている。ここで、単位変換器11は、4つの半導体スイッチング素子12と、直流電圧源としてのコンデンサ13とにより構成された単相フルブリッジ構成としている。また、本実施形態ではデルタ結線の無効電力補償装置を例としているため、本電力変換器10では、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して電力系統に連系されている。
図2は、第1の実施形態における、電圧指令値Vr*と、パルス出力を変化させる閾値Vrthと、出力電圧Vrとの関係を示すグラフである。
制御装置2は、電圧指令値Vr*を基に、各単位変換器11の1パルス制御するゲート信号を生成し、各単位変換器11を駆動して電圧を出力する。1パルスの変化するタイミングは、図2のように電圧指令値Vr*と閾値Vrthを比較することで判定する。閾値Vrthは、コンデンサ電圧定格値Vc*と、パルス電圧を出力している単位変換器11の数によって定められる。
Vrth={(2n+1)Vc*}/2・・・(1)
パルス電圧を出力している単位変換器11の数をnとすると、閾値Vrthは下記式で与えられる。
Vrth={(2n−1)Vc*}/2・・・(2)
(ただし、n=0の場合、Vrth=0)
Vrth=−{(2n+1)Vc*}/2・・・(3)
Vrth=−{(2n−1)Vc*}/2・・・(4)
(ただし、n=0の場合、Vrth=0)
本実施形態によれば、電圧指令値Vr*と閾値Vrthの比較に基づき1パルス出力を変化させることで、電圧指令値Vr*の振幅変化に応じた出力電圧変化が可能となり、正確な電流制御が実現され、電流高調波は低減される。また、電圧指令値Vr*の急変にも対応できるため、系統連系機器の場合は過電流を生じることもない。
(構成)
第2の実施形態における電力変換器の構成は、第1の実施形態の電力変換器10と同様であり、図1に示すように、単位変換器11を各相(r、s、t)あたりn段直列接続したものと、これらを1パルス制御する制御装置2とを備えている。また、本電力変換器10では、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して電力系統に連系されている。
本実施形態において、第1の実施形態との差異は、制御装置2がコンデンサ電圧定格値Vc*の代わりに、制御対象相のコンデンサ電圧の平均値を用いる点である。それ以外の動作は第1の実施形態と同様である。例えば、r相の制御の場合は、r相の単位変換器11が備えるコンデンサ電圧の平均値Vcrを用いる。単位変換器11の直列数がn段である場合、r相のコンデンサ電圧平均値Vcrは以下の式で演算される。
制御装置2は、電圧指令値Vr*を基に、各単位変換器11の1パルス制御するゲート信号を生成し、各単位変換器11を駆動して電圧を出力する。1パルスの変化するタイミングは、図3のように電圧指令値Vr*と閾値Vthを比較することで判定する。閾値Vthは、コンデンサ電圧平均値Vcrと、パルス電圧を出力している単位変換器11の数によって定められる。
Vrth={(2n+1)Vcr}/2・・・(6)
Vrth={(2n−1)Vcr}/2・・・(7)
(ただし、n=0の場合、Vrth=0)
Vrth=−{(2n+1)Vcr}/2・・・(8)
Vrth=−{(2n−1)Vcr}/2・・・(9)
(ただし、n=0の場合、Vrth=0)
本実施形態によれば、電圧指令値Vr*と閾値Vrthの比較に基づき1パルス出力を変化させることで、電圧指令値Vr*の振幅変化に応じた出力電圧変化が可能となり、正確な電流制御が実現され、電流高調波は低減される。また、電圧指令値Vr*の急変にも対応できるため、系統連系機器の場合は過電流を生じることもない。
(構成)
第3の実施形態における電力変換器の構成は、第1の実施形態の電力変換器10と同様であり、図1に示すように、単位変換器11を各相(r、s、t)あたりn段直列接続したものと、これらを1パルス制御する制御装置2とを備えている。また、本電力変換器10では、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して電力系統に連系されている。
本実施形態において、第1の実施形態との差異は、制御装置2がコンデンサ電圧定格値Vc*の代わりに、全相のコンデンサ電圧の平均値Vcを用いる点である。それ以外の動作は第1の実施形態と同様である。単位変換器11の直列数がn段で、相数がr、s、tの3相である場合、全コンデンサ電圧平均値Vcは以下の式で演算される。
制御装置2は、電圧指令値Vr*を基に、各単位変換器11の1パルス制御するゲート信号を生成し、各単位変換器11を駆動して電圧を出力する。1パルスの変化するタイミングは、図4のように電圧指令値Vr*と閾値Vrthを比較することで判定する。閾値Vrthは、全コンデンサ電圧平均値Vcと、パルス電圧を出力している単位変換器11の数によって定められる。
Vrth={(2n+1)Vc}/2・・・(11)
Vrth={(2n−1)Vc}/2・・・(12)
(ただし、n=0の場合、Vrth=0)
Vrth=−{(2n+1)Vc}/2・・・(13)
Vrth=−{(2n−1)Vc}/2・・・(14)
(ただし、n=0の場合、Vrth=0)
本実施形態によれば、電圧指令値Vr*と閾値Vrthの比較に基づき1パルス出力を変化させることで、電圧指令値Vr*の振幅変化に応じた出力電圧変化が可能となり、正確な電流制御が実現され、電流高調波は低減される。また、電圧指令値Vr*の急変にも対応できるため、系統連系機器の場合は過電流を生じることもない。
(構成)
第4の実施形態における電力変換器の構成は、第1の実施形態の電力変換器10と同様であり、図1に示すように、単位変換器11を各相(r、s、t)あたりn段直列接続したものと、これらを1パルス制御する制御装置2とを備えている。また、本電力変換器10では、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して電力系統に連系されている。
本実施形態において、第1の実施形態との差異は、制御装置2が各相または全相のコンデンサ電圧平均値にローパスフィルタをかけた値Vc’を用いてVrthを演算する点である。それ以外の動作は第1の実施形態と同様である。
制御装置2は、電圧指令値Vr*を基に、各単位変換器11の1パルス制御するゲート信号を生成し、各単位変換器11を駆動して電圧を出力する。1パルスの変化するタイミングは、図5のように電圧指令値Vr*と閾値Vrthを比較することで判定する。閾値Vrthは、各相または全相のコンデンサ電圧平均値にローパスフィルタをかけた値Vc’と、パルス電圧を出力している単位変換器11の数によって定められる。
Vrth={(2n+1)Vc’}/2・・・(15)
Vrth={(2n−1)Vc’}/2・・・(16)
(ただし、n=0の場合、Vrth=0)
Vrth=−{(2n+1)Vc’}/2・・・(17)
Vrth=−{(2n−1)Vc’}/2・・・(18)
(ただし、n=0の場合、Vrth=0)
本実施形態によれば、電圧指令値Vr*と閾値Vrthの比較に基づき1パルス出力を変化させることで、電圧指令値Vr*の振幅変化に応じた出力電圧変化が可能となり、正確な電流制御が実現され、電流高調波は低減される。また、電圧指令値Vr*の急変にも対応できるため、系統連系機器の場合は過電流を生じることもない。
(構成)
第5の実施形態における電力変換器の構成は、第1の実施形態の電力変換器10と同様であり、図1に示すように、単位変換器11を各相(r、s、t)あたりn段直列接続したものと、これらを1パルス制御する制御装置2とを備えている。また、本電力変換器10では、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して電力系統に連系されている。
本実施形態において、第1の実施形態との差異は、制御装置2が閾値Vrthを演算する際に、制御対象相でパルス電圧を出力している単位変換器11のコンデンサ電圧の合計Vonと、次に出力が変化する単位変換器11のコンデンサ電圧値Vxを用いる点である。それ以外の動作は第1の実施形態と同様である。これらの値は、r相においてはVonr、Vxrと表す。なお、Vonrは実質的に、r相の出力電圧Vrに等しい。
電圧指令値Vr*が正の数かつ増加傾向であり、パルス電圧を出力している単位変換器11が0個で、次に出力が変化する単位変換器11のコンデンサ電圧値がVxr1である時は、閾値Vrthは(Vxr1)/2で与えられる。電圧指令値Vr*がこの閾値Vrthに一致するか上回った時がパルス電圧出力の変化タイミングであり、次の出力変化が予定されていた単位変換器11に正のパルス電圧を出力するゲート信号を与える。この瞬間、r相でパルス電圧を出力している単位変換器11のコンデンサ電圧の合計Vonrは0からVxr1に変化する。すると閾値Vrthは、更にその次に変化する単位変換器11のコンデンサ電圧Vxr2を用いて、Vrth=Vonr+(Vxr2)/2=Vxr1+(Vxr2)/2と与えられる。式を一般化すると、r相の場合、閾値Vrthは下記式で与えられる。
Vrth=Vonr+(Vxr)/2・・・(19)
Vrth=Vonr−(Vxr)/2・・・(20)
(ただしパルス電圧を出力している単位変換器11が0個の時、Vrth=0)
Vrth=−{Vonr+(Vxr)/2}・・・(21)
Vrth=−{Vonr−(Vxr)/2}・・・(22)
(ただしパルス電圧を出力している単位変換器11が0個の時、Vrth=0)
本実施形態によれば、電圧指令値Vr*と閾値Vrthの比較に基づき1パルス出力を変化させることで、電圧指令値Vr*の振幅変化に応じた出力電圧変化が可能となり、正確な電流制御が実現され、電流高調波は低減される。また、電圧指令値Vr*の急変にも対応できるため、系統連系機器の場合は過電流を生じることもない。
(構成)
第6の実施形態における電力変換器の構成は、第1の実施形態の電力変換器10と同様であり、図1に示すように、単位変換器11を各相(r、s、t)あたりn段直列接続したものと、これらを1パルス制御する制御装置2とを備えている。また、本電力変換器10では、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して電力系統に連系されている。
本実施形態において、制御装置2の動作を示す図は、第5の実施形態と同様、図6である。本実施形態において、第5の実施形態との差異は、制御装置2が、パルス電圧を出力している単位変換器11のコンデンサ電圧の合計Vonの代わりに、制御対象相または全相のコンデンサ電圧の平均値と、制御対象相でパルス電圧を出力している単位変換器11の個数との積を用いる点である。それ以外の動作は第5の実施形態と同様である。
本実施形態によれば、電圧指令値Vr*と閾値Vrthの比較に基づき1パルス出力を変化させることで、電圧指令値Vr*の振幅変化に応じた出力電圧変化が可能となり、正確な電流制御が実現され、電流高調波は低減される。また、電圧指令値Vr*の急変にも対応できるため、系統連系機器の場合は過電流を生じることもない。
Vrthの演算に、図7に示すように、パルス電圧を出力している単位変換器11のコンデンサ電圧の合計Vonrと、r相コンデンサ電圧平均値Vcrを2分の1にした値を用いても良い。図7では、図6のVxr1〜Vxr4の代わりにr相コンデンサ電圧平均値Vcr1〜Vcr4を用いるものである。
(構成)
第7の実施形態における電力変換器の構成は、第1の実施形態の電力変換器10と同様であり、図1に示すように、単位変換器11を各相(r、s、t)あたりn段直列接続したものと、これらを1パルス制御する制御装置2とを備えている。また、本電力変換器10では、各相にバッファリアクトル3を直列に備え、各相の変換器はデルタ結線で接続され、トランス4を介して電力系統に連系されている。
本実施形態において、制御装置2の動作は、第1〜5の実施形態のいずれであっても良い。本実施形態では、図9のように、制御装置2が電圧指令値Vr*の傾きを、電圧指令値Vr*の位相から判断する。図9では電圧指令値Vr*は1周期が2πとしている。これを4分割し、位相0〜π/2では電圧指令値Vr*は正かつ傾きが正、位相π/2〜πでは電圧指令値Vr*は正かつ傾きが負、位相π〜3π/2では電圧指令値Vr*は負かつ傾きが負、位相3π/2〜2πでは電圧指令値Vr*は負かつ傾きが正、と対応付ける。そして電圧指令値の正負と傾きを判断する際には、指令値の位相を判定することで、電圧指令値の正負と傾きを判定できる。
本実施形態によれば、電圧指令値に大きな高調波が無い場合には、電圧指令値の正負と傾きを正確に判断でき、また傾きが緩やかな点での誤判定を防止することができる。
(1)上記の各実施形態においては、図1に示すように、各相において直列接続された単位変換器11をデルタ結線したが、Y結線であってもよい。
11…単位変換器
12…半導体スイッチング素子
13…コンデンサ
2…制御装置
3…バッファリアクトル
4…トランス
Claims (9)
- 複数の半導体スイッチング素子と直流電圧源とにより構成された単相フルブリッジ変換器を単位変換器とし、該単位変換器を各相において1つ以上直列接続した回路と、
前記単位変換器の前記半導体スイッチング素子に、出力電圧の基本波1周期あたり正負それぞれ1回ずつパルス電圧を出力する1パルス制御ゲート信号を与える制御装置と、を備え、
前記制御装置は、電圧指令値V*と、パルス出力を変化させる閾値Vthとを比較し、前記単位変換器の出力電圧Vを変化させるタイミングを判定することにより、前記単位変換器の前記出力電圧Vを変化させ、
前記単位変換器の直流電圧源の電圧値がVdcであって、制御対象相において、パルス電圧を出力している単位変換器がn個である場合、前記制御装置は、前記電圧指令値V*が正の数かつ増加傾向である時、前記閾値Vthを次式、
Vth=(2n+1)Vdc/2
で与え、前記電圧指令値V*が前記閾値Vthに一致または上回った時に、正のパルス電圧を出力している単位変換器を1つ増加させ、
前記電圧指令値V*が正の数かつ減少傾向である時、前記閾値Vthを、
Vth=(2n−1)Vdc/2 (ただし、n=0の時、Vth=0)
で与え、前記電圧指令値V*が前記閾値Vthに一致または下回った時に、正のパルス電圧を出力している単位変換器を1つ減少させ、
前記電圧指令値V*が負の数かつ減少傾向である時、前記閾値Vthを、
Vth=−(2n+1)Vdc/2
で与え、前記電圧指令値が前記閾値Vthに一致または下回った時に、負のパルス電圧を出力している単位変換器を1つ増加させ、
前記電圧指令値V*が負の数かつ増加傾向である時、前記閾値Vthを、
Vth=−(2n−1)Vdc/2 (ただし、n=0の時、Vth=0)
で与え、前記電圧指令値V*が前記閾値Vthに一致または上回った時に、負のパルス電圧を出力している単位変換器を1つ減少させることを特徴とする電力変換器。 - 前記直流電圧源の電圧値Vdcは、前記単位変換器の電圧定格値であることを特徴とする請求項1記載の電力変換器。
- 前記直流電圧源の電圧値Vdcは、前記単位変換器の備える直流電圧源電圧の制御対象相における平均値であることを特徴とする請求項1記載の電力変換器。
- 前記直流電圧源の電圧値Vdcは、前記単位変換器の備える直流電圧源電圧の全相における平均値であることを特徴とする請求項1記載の電力変換器。
- 前記直流電圧源の電圧値Vdcは、前記単位変換器の備える直流電圧源電圧の制御対象相または全相における平均値に、ローパスフィルタをかけた値であることを特徴とする請求項3又は4記載の電力変換器。
- 複数の半導体スイッチング素子と直流電圧源とにより構成された単相フルブリッジ変換器を単位変換器とし、該単位変換器を各相において1つ以上直列接続した回路と、
前記単位変換器の前記半導体スイッチング素子に、出力電圧の基本波1周期あたり正負それぞれ1回ずつパルス電圧を出力する1パルス制御ゲート信号を与える制御装置と、を備え、
前記制御装置は、電圧指令値V*と、パルス出力を変化させる閾値Vthとを比較し、前記単位変換器の出力電圧Vを変化させるタイミングを判定することにより、前記単位変換器の前記出力電圧Vを変化させ、
制御対象相において、パルス電圧を出力している前記単位変換器の直流電圧源電圧の合計がVonであり、次に出力が変化する単位変換器の直流電圧源電圧値がVxである場合、前記制御装置は、前記電圧指令値V*が正の数かつ増加傾向である時、前記閾値Vthを、
Vth=Von+Vx/2
で与え、前記電圧指令値V*が前記閾値Vthに一致または上回った時に、次の出力変化が予定されていた前記単位変換器に正のパルス電圧を出力させ、
前記電圧指令値V*が正の数かつ減少傾向である時、前記閾値Vthを、
Vth=Von−Vx/2 (ただし、パルス電圧を出力している単位変換器が0個である場合、Vth=0)
で与え、前記電圧指令値V*が前記閾値Vthに一致または下回った時に、次の出力変化が予定されていた前記単位変換器のパルス出力をオフさせ、
前記電圧指令値V*が負の数かつ減少傾向である時、前記閾値Vthを、
Vth=−(Von+Vx/2)
で与え、前記電圧指令値V*が前記閾値Vthに一致または下回った時に、次の出力変化が予定されていた前記単位変換器に負のパルス電圧を出力させ、
前記電圧指令値V*が負の数かつ増加傾向である時、前記閾値Vthを、
Vth=−(Von−Vx/2) (ただし、パルス電圧を出力している単位変換器が0個である場合、Vth=0)
で与え、前記電圧指令値V*が前記閾値Vthに一致または上回った時に、次の出力変化が予定されていた前記単位変換器のパルス出力をオフさせることを特徴とする電力変換器。 - パルス電圧を出力している前記単位変換器の直流電圧源電圧の合計Vonの代わりに、制御対象相または全相の直流電圧源電圧の平均値と、前記制御対象相でパルス電圧を出力している前記単位変換器の個数の積を用いることを特徴とする請求項6記載の電力変換器。
- 次に出力が変化する単位変換器の直流電圧源電圧値Vxの代わりに、制御対象相または全相の直流電圧源電圧の平均値を用いることを特徴とする請求項6記載の電力変換器。
- 前記制御装置は、前記電圧指令値V*の基本波周期を4分割し、分割した1/4周期毎に前記電圧指令値V*の正負と増加または減少方向を対応させ、前記電圧指令値V*の位相と前記4分割した基本波周期を比較することにより、前記電圧指令値V*の正負と増加・減少方向を判断することを特徴とする請求項1乃至8のいずれか1項記載の電力変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014034109A JP6282486B2 (ja) | 2014-02-25 | 2014-02-25 | 電力変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014034109A JP6282486B2 (ja) | 2014-02-25 | 2014-02-25 | 電力変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015159687A JP2015159687A (ja) | 2015-09-03 |
JP6282486B2 true JP6282486B2 (ja) | 2018-02-21 |
Family
ID=54183276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014034109A Active JP6282486B2 (ja) | 2014-02-25 | 2014-02-25 | 電力変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6282486B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105119508B (zh) * | 2015-09-18 | 2017-09-22 | 山东建筑大学 | 全桥与半桥子模块混联的模块化多电平换流器及启动方法 |
JP6490562B2 (ja) * | 2015-10-29 | 2019-03-27 | 株式会社東芝 | 電力変換装置およびその制御方法 |
WO2017124107A1 (en) * | 2016-01-14 | 2017-07-20 | Jabil Circuit, Inc. | Low voltage, low frequency, multi level power converter |
CN106911257B (zh) * | 2017-02-28 | 2019-03-29 | 湖南大学 | 一种柔性直流输电系统中mmc换流阀控制频率优化方法 |
CN108414856B (zh) * | 2018-02-26 | 2020-07-28 | 南方电网科学研究院有限责任公司 | 模块化多电平换流器的子模块电容器的寿命评估方法及装置 |
CN108777492B (zh) * | 2018-06-26 | 2020-02-07 | 西安端怡科技有限公司 | 环流注入式混合式mmc半桥子模块电容电压平衡方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000287453A (ja) * | 1999-03-31 | 2000-10-13 | Mitsubishi Electric Corp | 多重電力変換装置 |
US6969967B2 (en) * | 2003-12-12 | 2005-11-29 | Ut-Battelle Llc | Multi-level dc bus inverter for providing sinusoidal and PWM electrical machine voltages |
EP2100367B1 (de) * | 2006-12-08 | 2011-09-07 | Siemens Aktiengesellschaft | Vorrichtung zum umrichten eines elektrischen stromes |
JP5957191B2 (ja) * | 2011-08-30 | 2016-07-27 | 一般財団法人電力中央研究所 | 変換器、変換器の制御方法および変換器の制御プログラム |
JP6091781B2 (ja) * | 2012-07-11 | 2017-03-08 | 株式会社東芝 | 半導体電力変換装置 |
-
2014
- 2014-02-25 JP JP2014034109A patent/JP6282486B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015159687A (ja) | 2015-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6282486B2 (ja) | 電力変換器 | |
Moosavi et al. | A voltage balancing strategy with extended operating region for cascaded H-bridge converters | |
US10079558B2 (en) | Switching scheme for static synchronous compensators using cascaded H-bridge converters | |
EP2491644B1 (en) | System and method for offsetting the input voltage unbalance in multilevel inverters or the like | |
EP3024132B1 (en) | System and method for unified common mode voltage injection | |
JP6139111B2 (ja) | 無効電力補償装置 | |
US10734884B2 (en) | Modular multilevel converter harmonic injection systems and methods | |
US10389269B2 (en) | Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus | |
US9979311B2 (en) | Matrix converter | |
KR101688649B1 (ko) | 중성점 전압의 불평형 제어에 의한 고효율 3 레벨 태양광 인버터 | |
WO2018033964A1 (ja) | 系統連系インバータ装置及びその運転方法 | |
JP6113556B2 (ja) | 無効電力補償装置 | |
JP2016174490A (ja) | 電力変換装置 | |
JP6253548B2 (ja) | 電力変換装置 | |
JP2016063687A (ja) | 電力変換装置 | |
JP4365171B2 (ja) | 電力変換装置及びそれを用いたパワーコンディショナ | |
Lee et al. | A carrier-based PWM method for neutral-point ripple reduction of a 3-level inverter | |
Cho et al. | A reliable suppression method of high frequency circulating current in parallel grid connected inverters | |
US10630200B2 (en) | Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus | |
JP6358508B2 (ja) | 不平衡補正装置、不平衡補正方法及びプログラム | |
Ryszard et al. | Four level diode-clamped back-to-back converter with active DC link voltage control | |
Behrouzian et al. | Individual capacitor voltage balancing in H-bridge cascaded multilevel STATCOM at zero current operating mode | |
JP6372642B2 (ja) | 無効電力制御装置、無効電力制御方法及びプログラム | |
JP2016063611A (ja) | 電力変換装置 | |
JP6851895B2 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171204 Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6282486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |