JP6851895B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP6851895B2
JP6851895B2 JP2017087659A JP2017087659A JP6851895B2 JP 6851895 B2 JP6851895 B2 JP 6851895B2 JP 2017087659 A JP2017087659 A JP 2017087659A JP 2017087659 A JP2017087659 A JP 2017087659A JP 6851895 B2 JP6851895 B2 JP 6851895B2
Authority
JP
Japan
Prior art keywords
voltage
command value
phase
capacitor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017087659A
Other languages
English (en)
Other versions
JP2018186661A (ja
Inventor
慧 関口
慧 関口
卓郎 新井
卓郎 新井
洋一 森島
洋一 森島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Infrastructure Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Infrastructure Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017087659A priority Critical patent/JP6851895B2/ja
Publication of JP2018186661A publication Critical patent/JP2018186661A/ja
Application granted granted Critical
Publication of JP6851895B2 publication Critical patent/JP6851895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明の実施形態は、電力変換装置に関する。
交流と直流との間で相互に電力の変換を行う電力変換装置は、種々の用途に利用されている。特に、コンデンサとスイッチング素子から成る単位変換器を複数直列に接続し、それぞれのスイッチング素子を制御することで、電力変換装置から出力する交流電力の電圧波形、および電流波形を、より正弦波に近づけるマルチレベル変換器(以下、MMCという)が注目されている。このようなMMCにおいては、マルチレベルの電圧を出力するために多数のコンデンサを必要とする場合がある。この場合、装置のサイズや重量、コストが増大してしまう。
特開2006−246676号公報
本発明が解決しようとする課題は、装置のサイズを増大させることなく、マルチレベルの電圧を出力することができる電力変換装置を提供することである。
実施形態の電力変換装置は、3レベル変換器と、電圧調整部と、制御部と、を持つ。実施形態の電力変換装置は、直流と三相交流を相互に変換する電力変換装置である。3レベル変換器は、二つの第1コンデンサによって分圧された直流電圧の正側電圧、中間電圧、および負側電圧を、スイッチング素子の制御により選択して三つの三相交流中間端子にそれぞれ出力する。電圧調整部は、前記三つの三相交流中間端子と三つの交流端子とのうち対応する端子の間にそれぞれ接続される電圧調整部であって、少なくとも一つの第2コンデンサを備え、前記第2コンデンサの電圧、前記第2コンデンサの電圧を反転させた電圧、または零電圧のうちいずれかをスイッチング素子の制御により出力する変換ユニットを少なくとも一つ有する。制御部は、出力側の三相交流の周波数と比較して高いスイッチング周波数で、デューティ比を周期的に変化させながら前記3レベル変換器のスイッチング素子を制御し、前記3レベル変換器におけるスイッチング周波数よりも高いスイッチング周波数で、デューティ比を周期的に変化させながら前記変換ユニットのスイッチング素子を制御する。
第1の実施形態の電力変換装置1の構成図。 第1の実施形態の変換セルCの構成図。 第1の実施形態の制御部7の構成図。 第1の実施形態のセル電圧指令値生成部71の構成図。 第1の実施形態の電力変換装置1の動作を示す第1図。 第1の実施形態の電力変換装置1の動作を示す第2図。 第1の実施形態の電力変換装置1の動作を示す第3図。 第1の実施形態の電力変換装置1の動作を示す第4図。 第2の実施形態のセル電圧指令値生成部71Aの構成図。 第2の実施形態の電力変換装置1の動作を示す第1図。 第2の実施形態の電力変換装置1の動作を示す第2図。 第2の実施形態の電力変換装置1の動作を示す第3図。 第2の実施形態の電力変換装置1の動作を示す第4図。 実施形態の変形例を説明するための図。
以下、実施形態の電力変換装置1を、図面を参照して説明する。
(第1の実施形態)
まず、第1の実施形態について説明する。
第1の実施形態の電力変換装置1は、例えば自然エネルギーによる発電システムや電気自動車の蓄電池等の直流電源と、三相の交流電源との間に接続され、交流と直流との変換を相互に行う電力変換装置である。つまり、電力変換装置1は、発電システム等により発電された直流電力を交流電力に変換し、交流電力系統に供給するなどの用途に用いられるものである。
図1は、第1の実施形態の電力変換装置1の構成図である。
図1に示すように、電力変換装置1は、直流端子2P、2Nと、3レベル変換器3と、電圧調整ユニット4と、制御部7と、リアクトルLr、Ls、Ltと、交流端子R、S、およびTと、を備える。なお、以下の説明、および図面では、R相についての構成要素、および構成要素に入出力される信号には「R」または「r」の符号、S相については、「S」または「s」の符号、T相については、「T」または「t」の符号を付す。
正側直流端子2P、および負側直流端子2Nは、直流電源と接続される接続端子である。
交流端子R、S、およびTとは、交流電源と接続される接続端子である。
直流端子2P、2Nと、交流端子R、S、およびTとの間には、3レベル変換器3、および電圧調整ユニット4が接続され、3レベル変換器3からの出力電圧に、電圧調整ユニット4からマルチレベルの電圧を加えることにより、3レベル変換器3からの出力電圧より正弦波に近い交流電圧が交流端子R、S、およびTから出力される。
3レベル変換器3は、直流端子2P、2Nと接続される。3レベル変換器3は、直流電圧の正側電圧、負側電圧、および中間電圧に相当する電圧(3レベルの電圧)を出力することにより、直流電力を交流電力に変換する。3レベル変換器3は、例えば中性点クランプ方式(NPC(Neutral-Point-Clamped)方式)と称される電力変換回路である。
図1に示すように、3レベル変換器3は、高電圧コンデンサ30P、30N(「第1コンデンサ」の一例)、およびスイッチ群31(スイッチ群31r、31s、31t)を備える。また、3レベル変換器3には、高電圧コンデンサ30P、30Nの電圧をそれぞれ検出する電圧検出器(不図示)が設けられる。
高電圧コンデンサ30P、30Nは、直流端子2P、2Nの間に直列接続され、直流端子2P、2N間の直流電圧を分圧する。図1の例では、高電圧コンデンサ30P、30Nにより分割された中性点NPがグランドG(基準電位)に固定される。
スイッチ群31のそれぞれは、中性点NPと接続され、3レベルの電圧が交流中間端子MR、MS、MTそれぞれから出力されるように制御部7により制御される。例えば、スイッチ群31rは、交流中間端子MRから、交流のR相に相当する3レベルの電圧が出力されるように制御部7により制御される。スイッチ群31sは、交流中間端子MSから、S相に相当する3レベルの電圧が出力されるように制御部7により制御される。スイッチ群31tは、交流中間端子MTから、T相に相当する3レベルの電圧が出力されるように制御部7により制御される。
また、スイッチ群31のそれぞれは、スイッチングレグ32P(スイッチングレグ32Pr、32Ps、32Pt)、および32N(スイッチングレグ32Nr、32Ns、32Nt)が直列接続されて構成される。
スイッチングレグ32Pは、高電圧コンデンサ30Pと並列に接続される。また、スイッチングレグ32Nは、高電圧コンデンサ30Nと並列に接続される。
また、スイッチングレグ32Prは、複数のスイッチング素子Sw(スイッチング素子Sw1r、Sw2r、Sw3r)を含む。それぞれのスイッチング素子Swは、外部(例えば制御部7)からオンオフ制御をすることができ、自己消弧能力をもつスイッチング素子であり、例えば、Nチャネル型MOSFET(N channel Metal-Oxide-Semiconductor Field-Effect Transistor)である。各スイッチング素子Swのそれぞれには、逆並列にダイオードがそれぞれ接続されている。このダイオードは、フリーホイーリングダイオードである。
スイッチングレグ32Prでは、スイッチング素子Sw1rのドレインと正側直流端子2Pとが接続される。スイッチング素子Sw1rのソースは、スイッチング素子Sw2rのドレインと接続される。スイッチング素子Sw2rのソースは、中性点NPと接続される。また、スイッチング素子Sw1rのソースは、スイッチング素子Sw3rのドレインと接続される。スイッチング素子Sw3rのソースは、交流中間端子MRと接続される。
スイッチングレグ32Nrは、複数のスイッチング素子Sw(スイッチング素子Sw4r、Sw5r、Sw6r)を含む。
スイッチングレグ32Nrでは、スイッチング素子Sw4rのドレインと交流中間端子MRとが接続される。スイッチング素子Sw4rのソースは、スイッチング素子Sw5rのソースと接続される。スイッチング素子Sw5rのドレインは、中性点NPと接続される。また、スイッチング素子Sw4rのソースは、スイッチング素子Sw6rのドレインと接続される。スイッチング素子Sw6rのソースは、負側直流端子2Nと接続される。なお、スイッチングレグ32Ps、32Ptはスイッチングレグ32Prと、スイッチングレグ32Ns、32Ntはスイッチングレグ32Nrと、それぞれ同様の構成であるため、説明を省略する。
電圧調整ユニット4は、三つの電圧調整部40(電圧調整部40s、40r、40t)を備える。三つの電圧調整部40は、三つの三相交流の交流中間端子MR、MS、およびMTと、三つの交流端子R、S、およびTとのうち対応する端子との間にそれぞれ接続されている。つまり、電圧調整部40rは、交流中間端子MRに接続されるとともに、交流端子RにリアクトルLrを介して接続される。また、電圧調整部40sは、交流中間端子MSに接続されるとともに、交流端子SにリアクトルLsを介して接続される。また、電圧調整部40tは、交流中間端子MTに接続されるとともに、交流端子TにリアクトルLtを介して接続される。
三つの電圧調整部40は、交流中間端子MR、MS、およびMTそれぞれの電圧と、交流端子R、S、およびTそれぞれの電圧との差分電圧を出力するように制御部7により制御される。つまり、電圧調整部40rは、交流中間端子MRの電圧と交流端子Rの電圧と差分電圧を出力するように制御部7により制御される。また、電圧調整部40sは、交流中間端子MSの電圧と交流端子Sの電圧と差分電圧を出力するように制御部7により制御される。また、電圧調整部40tは、交流中間端子MTの電圧と交流端子Tの電圧と差分電圧を出力するように制御部7により制御される。
電圧調整部40は、変換セルCをN個(Nは任意の自然数)直列に接続して構成される。電圧調整部40は、個々の変換セルCに蓄電された電圧Vcell、その電圧を反転させた電圧(−Vcell)、および零電圧のうちのいずれかを、制御部7からの制御により出力する。電圧調整部40は、例えば、電圧調整部40を構成する変換セルCのうち一部の変換セルCに電圧Vcellを出力させ、残りの変換セルCから零電圧を出力させるように制御部7により制御される。これにより、各電圧調整部40は、(−N)×VcellからN×Vcellまでの範囲を、電圧Vcell刻みで変更可能なマルチレベル電圧を出力する。なお、変換セルCについては、後述する図2を用いて詳しく説明する。
リアクトルL(リアクトルLr、Ls、Lt)は、三相交流の各相を流れる電流リプルを抑制する。なお、ここではリアクトルLによる電圧降下は無視できるものとする。つまり、電圧調整ユニット4の交流系統側の出力端子PR、PS、PTのそれぞれの電圧と、対応する交流端子R、S、およびTそれぞれの電圧は同値であるものとする。
制御部7は、3レベル変換器3から出力させる電圧を制御する。
制御部7は、外部装置から与えられ、或いは自ら決定した電圧指令値に基づいて、高電圧コンデンサ30Pの電圧Vnpc1、高電圧コンデンサ30Nの電圧を反転させた電圧(−Vnpc2)、及び零電圧のうちのいずれかを、3レベル変換器3から出力させる電圧として選択する。制御部7は、選択した電圧指令値が3レベル変換器3から出力されるように、3レベル変換器3のスイッチング素子Swを制御する。
スイッチ群31rに着目して説明すると、制御部7は、スイッチング素子Sw1rおよびSw3rをオン状態にすることで、電圧Vnpc1を3レベル変換器3から出力させる。また、制御部7は、スイッチング素子Sw4rおよびSw6rをオン状態にすることで、電圧Vnpc2を反転させた電圧(−Vnpc2)を3レベル変換器3から出力させる。また、制御部7は、Sw2rおよびSw3r、またはSw4rおよびSw5rをオン状態にすることで、零電圧を3レベル変換器3から出力させる。例えば、制御部7は、スイッチング素子Sw3rを常時オン状態とし、電圧Vnpc1を出力させる場合にスイッチング素子Sw1rをオン状態にし、零電圧を3レベル変換器3から出力させる場合にスイッチング素子Sw2rをオン状態にする。また、制御部7は、スイッチング素子Sw4rを常時オン状態とし、電圧(−Vnpc2)を3レベル変換器3から出力させる場合にスイッチング素子Sw6rをオン状態にし、零電圧を出力させる場合にスイッチング素子Sw5rをオン状態にしてもよい。
スイッチング素子Sw制御部7は、ゲート信号をスイッチング素子Swのゲートに出力することによりスイッチング素子Swをオン状態、またはオフ状態に制御する。制御部7は、例えば、スイッチング素子Swをオン状態に制御する場合、ゲート信号を1とし、スイッチング素子Swをオフ状態に制御する場合、ゲート信号を0(ゼロ)にする。
また、制御部7は、電圧調整ユニット4に出力させる電圧を制御する。制御部7は、電圧指令値に相当する電圧が3および電圧調整ユニット4から出力されるように、電圧調整ユニット4を制御する。制御部7が電圧調整ユニット4を制御する方法については、後で詳しく説明する。
図2は、第1の実施形態の変換セルCの構成図である。図2に示す通り、変換セルCは、低電圧コンデンサ50と、スイッチング素子41U、41X、42U、および42Xと、接続端子43U、43Xとを備える。また、変換セルCには、低電圧コンデンサ50の電圧を検出する電圧検出器(不図示)が設けられる。
変換セルCでは、直列に接続されたスイッチング素子41Uおよび41Xが、低電圧コンデンサ50(「第2コンデンサ」の一例)と並列に接続される。また、変換セルCでは、直列に接続されたスイッチング素子42Uおよび42Xが、低電圧コンデンサ50と並列に接続される。スイッチング素子41U、41X、42U、および42Xは、MOSETなどの自己消弧能力をもつスイッチング素子である。また、スイッチング素子41U、41X、42U、および42Xのそれぞれには、逆並列にダイオードがそれぞれ接続されている。このダイオードは、フリーホイーリングダイオードである。
また、変換セルCでは、スイッチング素子41Uのドレインと低電圧コンデンサ50の正側とが接続される。スイッチング素子41Uのソースは、スイッチング素子41Xのドレインと接続し、このスイッチング素子41Uのソースとスイッチング素子41Xのドレインとの接続部分が、負側の接続端子43Xと接続される。スイッチング素子41Xのソースは、低電圧コンデンサ50の負側と接続される。
また、変換セルCでは、スイッチング素子42Uのドレインと低電圧コンデンサ50の正側とが接続される。スイッチング素子42Uのソースは、スイッチング素子42Xのドレインと接続し、このスイッチング素子42Uのソースとスイッチング素子42Xのドレインとの接続部分が、正側の接続端子43Uと接続される。スイッチング素子42Xのソースは、低電圧コンデンサ50の負側と接続される。
また、変換セルCの正側の接続端子43Uは、自身の変換セルCの正側に直列に接続された別の変換セルCの負側の接続端子43Xと接続される。また、負側の接続端子43Xは、負側に直列に接続された別の変換セルCの正側の接続端子43Uと接続される。なお、自身の変換セルCの正側に接続される変換セルCが存在しない場合、正側の接続端子43Uは、リアクトルLを介して交流端子(交流端子R、S、およびTのうちの対応する交流端子)と接続される。また、自身の変換セルCの負側に接続される変換セルCが存在しない場合には、負側の接続端子43Xは交流中間端子(交流中間端子MR、MS、およびMTのうちの対応する交流中間端子)と接続される。
図1に戻り、制御部7は、変換セルCのスイッチング素子41U、41X、42U、および42Xをそれぞれ制御し、接続端子43U、43X間に低電圧コンデンサ50の電圧Vcellr1、その電圧を反転させた電圧(−Vcellr1)、または零電圧を発生させる。制御部7は、スイッチング素子42Uおよび41Xをオン状態にすることで、電圧Vcellr1を変換セルCに出力させる。また、制御部7は、スイッチング素子41Uおよび42Xをオン状態にすることで、反転させた電圧(−Vcellr1)を変換セルCに出力させる。また、制御部7は、スイッチング素子41Uおよび42Uと、スイッチング素子41Xおよび42Xとのうち一方をオン状態、他方をオフ状態にすることで、零電圧を変換セルCに出力させる。
図3は、第1の実施形態の制御部7の構成図である。図3に示すように、制御部7は、例えば、3レベル変換器ゲート信号生成部70と、セル電圧指令値生成部71と、セルゲート信号生成部72とを備える。
3レベル変換器ゲート信号生成部70は、3レベル変換器3に出力するゲート信号を生成する。3レベル変換器ゲート信号生成部70には、交流端子Rの電圧指令値Vr*、交流端子Sの電圧指令値Vs*、交流端子Tの電圧指令値Vt*、高電圧コンデンサ30Pの電圧Vnpc1、および高電圧コンデンサ30Nの電圧Vnpc2をそれぞれ示す信号が入力される。
交流端子R、S、およびTそれぞれの電圧指令値Vr*、Vs*、Vt*は、例えば、制御部7にある図示しない交流電圧指令値算出部により、交流端子R、S、およびTそれぞれを流れる交流電流Ir、Is、Itの検出値に基づいて算出される。電圧指令値Vr*、Vs*、Vt*のそれぞれは、例えば、高電圧コンデンサ30Pの電圧Vnpc1から、高電圧コンデンサ30Nの電圧Vnpc2を反転させた電圧(−Vnpc2)までの間の値である。
3レベル変換器ゲート信号生成部70は、例えばパルス幅を変調するPWM(Pulse Width Modulation)制御の原理に従ってゲート信号を生成する。以下、三相交流のR相の場合を例に説明する。三相交流の他の相(S相、およびT相)のゲート信号を生成する方法については、R相の場合と同様の方法であるため、その説明を省略する。
3レベル変換器ゲート信号生成部70は、式(1)に示されるゲート変調用参照値Mrを算出する。ここで、Vnpcは、高電圧コンデンサ30P、および30Nの平均電圧を示す。
Mr=(Vr*)/Vnpc …(1)
ここで、平均電圧Vnpcは、式(2)に示される。ここで、Vnpc1は高電圧コンデンサ30Pの電圧、Vnpc2は高電圧コンデンサ30Nの電圧、Vr*は交流端子Rの電圧指令値、をそれぞれ示す。
Vnpc=(Vnpc1+Vnpc2)/2 …(2)
また、3レベル変換器ゲート信号生成部70は、単位振幅を持ち、かつ同じ周期の二つの三角波キャリア信号Cru、Crxを生成する。例えば、一方の三角波キャリア信号Cruの振幅は、上限が1、下限が0(ゼロ)である。他方の三角波キャリア信号Crxの振幅は、例えば上限が0(ゼロ)、下限が−1、である。3レベル変換器ゲート信号生成部70は、二つの三角波キャリア信号Cru、Crxのそれぞれの位相が、互いに一致する(例えば、上限および下限に達するタイミングが一致する)ように三角波キャリア信号Cru、Crxのそれぞれを生成する。
3レベル変換器ゲート信号生成部70は、ゲート変調用参照値Mrと、二つの三角波キャリア信号CruおよびCrxとをそれぞれ比較する。そして、3レベル変換器ゲート信号生成部70は、ゲート変調信号Mrの値が三角波キャリア信号Cruの値以上である場合、3レベル変換器3から、高電圧コンデンサ30Pの電圧Vnpc1を出力させるためのゲート信号を生成する。具体的には、3レベル変換器ゲート信号生成部70は、スイッチング素子Sw1rおよびSw3rをオン状態にするゲート信号を生成する。
3レベル変換器ゲート信号生成部70は、ゲート変調用参照値Mrの値が三角波キャリア信号Cruの値未満、かつ三角波キャリア信号Crxの値以上である場合、3レベル変換器3から、零電圧を出力させるためのゲート信号を生成する。具体的には、3レベル変換器ゲート信号生成部70は、スイッチング素子Sw2rおよびSw3r、またはスイッチング素子Sw4rおよびSw5rをオン状態にするゲート信号を生成する。
3レベル変換器ゲート信号生成部70は、ゲート変調用参照値Mrの値が三角波キャリア信号Cruの値未満である場合、3レベル変換器3から、電圧(−Vnpc2)を出力させるためのゲート信号を生成する。具体的には、3レベル変換器ゲート信号生成部70は、スイッチング素子Sw4r、Sw6rをオン状態にするゲート信号を生成する。
セル電圧指令値生成部71は、電圧調整部40rに出力させる電圧の指令値Vfbr*、電圧調整部40sに出力させる電圧の指令値Vfbs*、および電圧調整部40tに出力させる電圧の指令値Vfbt*、をそれぞれ生成する。
セル電圧指令値生成部71には、交流端子Rの電圧指令値Vr*、交流端子Sの電圧指令値Vs*、交流端子Tの電圧指令値Vt*、3レベル変換器ゲート信号生成部70が生成したゲート信号、高電圧コンデンサ30Pの電圧Vnpc1、および高電圧コンデンサ30Nの電圧Vnpc2をそれぞれ示す信号が入力される。セル電圧指令値生成部71が、電圧指令値Vfbr*、Vfbs*、Vfbt*を生成する方法については、後述する図4を用いて詳しく説明する。
セルゲート信号生成部72は、電圧指令値Vfbr*、Vfbs*、Vfbt*に基づいて、各相の電圧調整部40の変換セルCのスイッチング素子41U、41X、42U、および42Xをそれぞれ制御するゲート信号を生成する。
セルゲート信号生成部72には、セル電圧指令値生成部71が生成した電圧指令値、各相の電圧調整部40の変換セルCそれぞれの電圧Vcell(電圧Vcellr1、Vcellr2、・・・VcellrN、Vcells1、Vcells2、・・・VcellsN、Vcellt1、Vcellt2、・・・VcelltN)をそれぞれ示す信号が入力される。
セルゲート信号生成部72は、例えばPWMの原理に従ってゲート信号を算出する。以下、三相交流のR相の場合を例に説明する。三相交流の他の相(S相、およびT相)のゲート信号を生成する方法については、R相の場合と同様の方法であるため、その説明を省略する。また、以下では、電圧調整部40rに二つの変換セルC1r、C2rが直列に接続されている場合を例に説明する。
セルゲート信号生成部72は、式(3)に示されるゲート変調用参照値Mcrを生成する。ここで、Vcrは低電圧コンデンサ50の平均電圧、Vfbr*は電圧調整部40rの電圧指令値、をそれぞれ示す。
Mcr=(Vfbr*/2)/Vcr …(3)
ここで、平均コンデンサ電圧Vcrは、式(4)に示される。変換セルC1r、C2rそれぞれの低電圧コンデンサ50の電圧の算術平均値である。ここで、Vcellr1は変換セルC1rの低電圧コンデンサ50の電圧、Vcellr2は変換セルC2rの低電圧コンデンサ50の電圧、をそれぞれ示す。
Vcr=(Vcellr1+Vcellr2)/2 …(4)
また、セルゲート信号生成部72は、例えば3レベル変換器ゲート信号生成部70が算出するものと同様な三角波キャリア信号を算出する。セルゲート信号生成部72は、変調用参照値Mcrと三角波キャリア信号とを比較し、その大小関係からゲート信号を算出する。セルゲート信号生成部72は、変換セルC2rのゲート信号を算出する際、変換セルC1rで用いた三角波キャリア信号から三角波キャリア信号の位相をシフトさせた三角波キャリア信号を用いる。これにより、変換セルC1r、C2rそれぞれのスイッチング素子の制御を互いに異なるタイミングで行うことができ、一回のスイッチング制御で生じる電圧の変動幅を抑制することができる。
図4は、第1の実施形態のセル電圧指令値生成部71の構成図である。図4に示す通り、セル電圧指令値生成部71は、交流中間電圧算出部710(交流中間電圧算出部710r、交流中間電圧算出部710s、交流中間電圧算出部710t)と、セル電圧指令値算出部711(セル電圧指令値算出部711r、セル電圧指令値算出部711s、セル電圧指令値算出部711t)とを備える。以下、セル電圧指令値生成部71の構成要素が電圧指令値を算出する方法について、三相交流のR相の場合を例に説明する。三相交流の他の相(S相、およびT相)の電圧指令値を算出する方法については、R相の場合と同様である部分については、その説明を省略し、R相の場合と異なる部分についてのみ説明する。
交流中間電圧算出部710は、交流中間端子MR、MS、およびMTの電圧を算出する。
交流中間電圧算出部710rは、式(5)に示すように、交流中間端子MRの電圧Vmr#を算出する。ここで、Gnpc(Sw1r)はスイッチング素子Sw1rのゲート信号、Vnpc1は高電圧コンデンサ30Pの電圧、Gnpc(Sw6r)はスイッチング素子Sw6rのゲート信号、Vnpc2は高電圧コンデンサ30Nの電圧、をそれぞれ示す。
Vmr#=Gnpc(Sw1r)×Vnpc1−Gnpc(Sw6r)×Vnpc2…(5)
ここで、ゲート信号は、スイッチング素子Swをオン状態とするにする場合に1、オフ状態とするにする場合に0(ゼロ)となる信号である。スイッチング素子Sw1rがオン状態の場合に電圧Vnpc1が、スイッチング素子Sw6rがオン状態の場合に電圧(−Vnpc2)が、スイッチング素子Sw1r、Sw6rがともにオフ状態の場合に零電圧が、それぞれ出力されることから、式(5)を導出することができる。
図4に示す通り、交流中間電圧算出部710rは、乗算器a、b、および加算器cを備える。
交流中間電圧算出部710rには、3レベル変換器ゲート信号生成部70が生成した3レベル変換器3のスイッチング素子Sw1rに出力するゲート信号Gnpc(Sw1r)、スイッチング素子Sw6rに出力するゲート信号Gnpc(Sw6r)、3レベル変換器3の高電圧コンデンサ30Pの電圧Vnpc1、高電圧コンデンサ30Nの電圧Vnpc2、を示す信号がそれぞれ入力される。
乗算器aは、ゲート信号Gnpc(Sw1r)と、高電圧コンデンサ30Pの電圧Vnpc1とを乗算し、乗算した結果を加算器cに出力する。乗算器bは、ゲート信号Gnpc(Sw6r)と、高電圧コンデンサ30Nの電圧Vnpc2とを乗算し、乗算した結果を加算器cに出力する。加算器cは、乗算器aからの乗算結果と、乗算器bからの乗算結果を反転させた値とを加算し、加算した結果をセル電圧指令値算出部711に出力する。
乗算器a、b、および加算器cにより処理された内容は、式(5)に示される内容となる。つまり、乗算器a、b、および加算器cにより算出された結果が交流中間端子MRの電圧Vmr#となる。
セル電圧指令値算出部711rは、式(6)に示すように、電圧調整部40rに出力させる電圧の電圧指令値Vfbr*を算出する。ここで、Ver*は交流端子Rの電圧指令値Vr*から零相成分を除いた電圧、Vemr#は交流中間端子MRの電圧Vmr#から零相成分を除いた電圧、Vr*は交流端子Rの電圧指令値、Vmr#は交流中間端子MRの電圧、Vs*は交流端子Sの電圧指令値、Vms#は交流中間端子MSの電圧、Vt*は交流端子Tの電圧指令値、Vmt#は交流中間端子MTの電圧、をそれぞれ示す。ここで、零相成分とは、三相交流の各相(R相、S相、およびT相)の電圧(または電圧指令値)をそれぞれ算術平均した成分である。
Vfbr*=Ver*−Vemr#
=1/3×{2×(Vr*−Vmr#)
−(Vs*−Vms#)−(Vt*−Vmt#)}…(6)
ここで、交流端子Rの電圧指令値Vr*から零相成分を除いた電圧Ver*は、式(7)で示される。ここで、Vr*は交流端子Rの電圧指令値、Vs*は交流端子Sの電圧指令値、Vt*は交流端子Tの電圧指令値、をそれぞれ示す。
Ver*=Vr*−1/3×(Vr*+Vs*+Vt*)…(7)
また、交流中間端子MRの電圧Vmr#から零相成分を除いた電圧Vemr#は、式(8)で示される。ここで、Vmr#は交流中間端子MRの電圧、Vms#は交流中間端子MSの電圧、Vmt#は交流中間端子MTの電圧、をそれぞれ示す。
Vemr#=Vmr#−1/3×(Vmr#+Vms#+Vmt#)…(8)
式(6)に示すように、電圧調整部40rの電圧指令値Vfbr*は、交流端子Rの電圧指令値Vr*から零相成分を除いた電圧Ver*と、交流中間端子MRの電圧Vmr#から零相成分を除いた電圧Vemr#との差分により算出される。つまり、電圧調整部40rから出力される電圧には、零相成分が含まれない。
一般に、3レベル変換器3のPWMによる出力電圧には、零相成分が含まれているが、第1の実施形態においては、セル電圧指令値算出部711rは、電圧調整部40rが出力し、調整する電圧に、零相成分が含まれないように、電圧指令値Vfbr*を算出する。つまり、交流端子R、S、Tには3レベル変換器の零相電圧がそのまま出力されるが、電圧調整部40rは零相成分をも調整する場合と比較して、出力する電圧の出力範囲を小さくすることができる。
しかしながら、R相の電圧調整部40rから出力される電圧から零相成分を除いただけでは、他のS相、T相から出力される電圧とのバランスを保つことができない。このため、第1の実施形態においては、S相、およびT相の電圧調整部40s、40tから出力される電圧についても、零相成分を除いた電圧を出力させる。これにより、三相交流の線間電圧は所望の値に保たれる。つまり、電圧調整部40rから出力させる電圧の電圧指令値Vfbr*と、電圧調整部40sから出力させる電圧の電圧指令値Vfbs*と、の差分(Vfbr*−Vfbs*)は、交流端子R、S間の線間電圧(Vr−Vs)と、交流中間端子MR、MS間の線間電圧(Vmr−Vms)と、の差分に一致する。
図4に示す通り、セル電圧指令値算出部711rは、加算器d、増幅器e、g、および加算器fを備える。
セル電圧指令値算出部711rには、交流中間電圧算出部710rが算出した交流中間端子MRの電圧Vmr#、交流端子Rの電圧指令値Vr*、セル電圧指令値算出部711sから出力される差分値Vsd、およびセル電圧指令値算出部711tから出力される差分値Vtd、をそれぞれ示す値が入力される。ここで、差分値Vsdは交流端子Sから出力させる電圧の電圧指令値Vs*と、交流中間端子MSから出力される電圧Vms#との差分(Vs*−Vms#)、差分値Vtdは交流端子Tから出力させる電圧の電圧指令値Vt*と、交流中間端子MTから出力される電圧Vmt#との差分(Vt*−Vmt#)、をそれぞれ示す。
加算器dは、電圧Vmr#を反転させた値と、電圧指令値Vr*と、を加算する。加算器dは、加算した結果(差分値)を増幅器eに出力するとともに、セル電圧指令値算出部711s、およびセル電圧指令値算出部711tに出力する。
増幅器eは、加算器dからの加算結果を2倍する。増幅器eは、増幅した結果を加算器fに出力する。
加算器fは、増幅器eからの増幅結果と、セル電圧指令値算出部711sからの差分値Vsdを反転させた値と、セル電圧指令値算出部711tからの差分値Vtdを反転させた値と、を加算する。加算器fは、加算した結果を増幅器gに出力する。
増幅器gは、加算器fからの加算結果を1/3倍する。増幅器gは、増幅した結果をセルゲート信号生成部72に出力する。
加算器d、増幅器e、g、および加算器fにより処理された内容は、式(6)に示される内容となる。つまり、加算器d、増幅器e、g、および加算器fにより算出された結果が電圧調整部40rから出力させる電圧の電圧指令値Vfbr*となる。
また、セル電圧指令値算出部711sでは、加算器fは、増幅器eからの増幅結果と、セル電圧指令値算出部711rからの差分値Vrdを反転させた値と、セル電圧指令値算出部711tからの差分値Vtdを反転させた値と、を加算する。加算器fは、加算した結果を増幅器gに出力する。ここで、差分値Vrdは交流端子Rから出力させる電圧の電圧指令値Vr*と、交流中間端子MRから出力される電圧Vmr#との差分(Vr*−Vmr#)を示す。
また、セル電圧指令値算出部711tでは、加算器fは、増幅器eからの増幅結果と、セル電圧指令値算出部711rからの差分値Vrdを反転させた値と、セル電圧指令値算出部711sからの差分値Vsdを反転させた値と、を加算する。
このように、セル電圧指令値算出部711r、711s、711tは、それぞれの相の電圧調整部40r、40s、40tに出力させる電圧に主に3レベル変換器3の出力電圧の零相成分が含まれないように電圧指令値を算出する。このため、各相の電圧調整部40から出力させる電圧の幅を、零相成分が含まる場合と比較して小さくすることができる。また、零相成分は、それぞれの相において共通した値である。つまり、各相から除いた零相成分の値は、各相とも同じである。このため、それぞれの相の線間電圧は、所望の値に保たれる。従って、従来と同じ線間電圧を保ちながら各相の電圧調整部40の電圧出力範囲を抑制することができる。電圧調整部40の電圧出力範囲を抑制することができることから、変換セルCの個数を減らすことができる。
上述した第1の実施形態の動作について、図5、6を用いて説明する。
図5は、第1の実施形態の電力変換装置1の動作を示す第1図である。
図6は、第1の実施形態の電力変換装置1の動作を示す第2図である。
図5、6の横軸は時間、縦軸は電圧をそれぞれ示す。
図5は、セル電圧指令値生成部71が算出した交流中間端子MRの電圧Vmr#、交流端子Rの電圧指令値Vr*、および電圧調整部40rへの電圧指令値Vfbr*、のそれぞれにおける時間変化を示す。
図5に示すように、電圧Vmr#は、交流端子Rの電圧指令値Vr*に対応する、高電圧コンデンサ30Pの電圧Vnpc1、零電圧、および高圧コンデンサ30Nの電圧を反転した−Vnpc2のいずれかに相当する3レベルの電圧となる。
一方、電圧指令値Vfbr*は、交流端子Rの電圧指令値Vr*と交流中間端子MRの電圧Vmr#との差分に相当する差分電圧(Vr*−Vmr#)から零相成分を除いた波形となる。
ここで、制御部7は、出力側の三相交流の周波数foと比較して、高いスイッチング周波数fcnpで、デューティ比を周期的に変化させながら3レベル変換器のスイッチング素子Swを制御し、3レベル変換器3におけるスイッチング周波数fcnpよりも高いスイッチング周波数fcで、デューティ比を周期的に変化させながら変換セルCのスイッチング素子41U等を制御する。
具体的には、図5に示すように、制御部7は、出力側の三相交流である交流端子Rから出力させる電圧の電圧指令値Vr*の周波数foに対応する周期x(=1/fo)よりも短い周期y(=1/fnpc)で3レベル変換器から出力させる電圧Vmr#を変化させ、さらに、周期yよりも短い周期zで電圧指令値Vfbr*を変化させる。PWMによってVfbr*を出力するために、変換セルCのスイッチング周期(1/fc)はzよりも短くする。
図6は、交流端子Rの電圧に相当する値(電圧相当値)Er*、交流端子Sの電圧相当値Es*、およびこれらの電圧相当値の差分(Er*−Es*)、それぞれにおける時間変化を示す。ここで、交流端子Rの電圧相当値Er*は、交流中間端子MRの電圧Vmr#と電圧調整部40rの電圧指令値Vfbr*との加算した値に相当する。
図6に示すように、電圧相当値Er*は、図5に示す零相電圧を含む電圧算出値Vmr#と零相電圧を含まない電圧指令値Vfbr*とを加算した値で、結果的に3レベル変換器3の出力電圧の零相成分を含む波形となる。交流端子Sの電圧相当値Es*においても、3レベル変換器3の出力電圧の零相成分を含む波形となる。
一方、交流端子Rの電圧相当値Er*と、交流端子Sの電圧相当値Es*の差分(Er*−Es*)は、図5の交流端子Rの電圧指令値Vr*の周波数に相当する、滑らかな正弦波に近い波形となる。これは、制御部7において、R相とS相との間の線間電圧がR相とS相とのそれぞれの電圧指令値の差分(Vr*−Vs*)と一致するように、電圧調整部40r、40s、および40tへの電圧指令値Vfbr*、Vfbrs*、およびVfbt*をそれぞれ制御するためである。
ここで、電圧調整部40がR相とS相の合計で出力することができる電圧の最大値Vcmaxを、式(9)に示す。ここで、Nは電圧調整部40の直列接続させた変換セルCの相ごとの個数、Vcは変換セルCの低電圧コンデンサ50の定格電圧、をそれぞれ示す。
Vcmax=2N×Vc …(9)
また、電圧調整部40に必要な電圧を出力させ、かつ過変調を起こさせないために、電圧調整部40がR相とS相の合計で出力可能な電圧は、交流中間端子MR、MSの電圧の差分(Vmr−Vms)と、交流端子R、Sの線間電圧(Vr−Vs)との差分Dの最大値Dmaxの値以上である必要がある。つまり、式(10)を満たす必要がある。
Vcmax>Dmax
但し、D=(Vmr−Vms)−(Vr−Vs) …(10)
ここで、3レベル変換器3から高電圧コンデンサ30P、および30Nの電圧Vnpc、零電圧、および−Vnpcの3レベルの電圧が出力されることから差分Dの最大値Dmaxは、電圧Vnpcとなる。従って、式(11)を満たす必要がある。
2N×Vcell>Vnpc …(11)
つまり、相ごとに必要なフルブリッジセルの直列接続条件は、N×Vcell>Vnpc/2となる。
従って、各相の電圧調整部40は、3レベル変換器3の高電圧コンデンサ30の電圧Vnpcの1/2倍の電圧まで出力可能であればよい。図5に示すように、電圧調整部40に出力させる電圧の電圧指令値Vfbr*は、正側、負側ともに3レベル変換器3のコンデンサの電圧Vnpcに相当するVmr#のピーク値の1/2倍の値以下になっている。
さらに上述した第1の実施形態の動作について、図7、8を用いて説明する。
図7は、第1の実施形態の電力変換装置1の動作を示す第3図である。
図8は、第1の実施形態の電力変換装置1の動作を示す第4図である。
図7、8の横軸は位相、縦軸は電圧をそれぞれ示す。
図7では、交流端子R、Sの電圧の差分Vr−Vs、および交流端子R、Sの電圧指令値の差分Vr*−Vs*、それぞれの時間変化を示す。
図7に示すように、差分Vr−Vsは、三相交流の周波数foを持つ正弦波に、当該正弦波の周波数foより高い周波数成分が重畳されたマルチレベルの疑似正弦波となる。一方、電圧指令値の差分Vr*−Vs*は、三相交流の周波数foをもつ滑らかな正弦波となる。電圧の差分Vr−Vsと電圧指令値の差分Vr*−Vs*とは、互いに基本波(fo)成分が一致する。
図8では、3レベル変換器3のスイッチング周波数fnpcを高めた場合と、高めない場合とにおける、電圧調整部40rの変換セルC1rの低電圧コンデンサ50の電圧Vcellr1の時間変化を、それぞれ示す。
図8に示すように、低電圧コンデンサ50の電圧の直流成分は、スイッチング周波数fnpcを高めた場合と、高めない場合とにおいて、等しい値となる。一方、低電圧コンデンサ50の電圧Vcellr1の変動幅は、スイッチング周波数fnpcを高めた場合に比べ、スイッチング周波数fnpcを高めない場合の方が大きくなる。
ここで、低電圧コンデンサ50の電圧の変動幅と、スイッチング周波数fnpcの関連性を説明する。低電圧コンデンサ50の電圧の変動幅は、電圧調整部40に流入する瞬時有効電力Wを積分した値に比例する。瞬時有効電力Wは、式(12)で示される。ここで、Vfbrは電圧調整部40rに入力される電圧、Irは電圧調整部40rに入力される電流をそれぞれ示す。
W=Vfbr×Ir …(12)
一般に、正弦波を積分した場合、積分した波形の振幅は、その正弦波の周波数に反比例する。つまり、交流成分におけるm次(mは任意の自然数)の周波数成分は、積分されることより、振幅が1/mとなる。このため、瞬時有効電力Wの周波数成分が高周波であるほど、瞬時有効電力Wを積分した結果の変動幅を小さくすることができる。従って、低電圧コンデンサ50の電圧の変動幅を小さくするためには、電圧調整部40rに入力される電圧Vfbr、および電圧調整部40rに入力される電流Irに含まれる周波数成分を高くすればよい。ここで、電圧調整部40rに入力される電流Irは交流電源電流である。このため、交流電源が系統連系用であれば、電流Irの周波数は50Hzまたは60Hzである。
一方、電圧調整部40rに入力される電圧Vfbrは、交流端子Rの電圧Vrと、交流中間端子MRの電圧Vmrとの差分である。このため、図5に示すような、(50Hzまたは60Hz成分を主成分としない)3レベル変換器3のスイッチング周波数fnpcの整数倍を主成分にする信号となる。従って、スイッチング周波数fnpcが高いほど、電圧調整部40rに入力される電圧Vfbrの主成分の周波数が高くなり、電圧調整部40rに流入する瞬時有効電力Wに含まれる交流成分の周波数が高くなる。このため、電圧調整部40rに流入する瞬時有効電力Wを積分した値の変動幅が小さくなり、低電圧コンデンサ50の電圧の変動幅を抑制することができる。
以上説明したように、第1の実施形態の電力変換装置1は、直流と三相交流を相互に変換する電力変換装置であって、高電圧コンデンサ30P、30Nによって分圧された高電圧コンデンサ30Pの電圧Vnpc1、零電圧、高電圧コンデンサ30Nの電圧Vnpc2を反転させた電圧(−Vnpc2)を、スイッチング素子Swの制御により選択して交流中間端子MR、MS、およびMTにそれぞれ出力する3レベル変換器3と、電圧調整部40r、40s、40tであって、少なくとも一つの低電圧コンデンサ50を備え、低電圧コンデンサ50の電圧Vcell、電圧Vcellを反転させた電圧(−Vcell)または零電圧のうちいずれかをスイッチング素子41U、41X、42U、および42Xの制御により出力する変換セルCを少なくとも一つ有する電圧調整部40r、40s、40tと、三相交流の周波数foの周波数と比較して高いスイッチング周波数fnpcで、デューティ比を周期的に変化させながら3レベル変換器3のスイッチング素子Swを制御し、3レベル変換器3におけるスイッチング周波数fnpcよりも高いスイッチング周波数fcで、デューティ比を周期的に変化させながら変換セルCのスイッチング素子41U、41X、42U、および42Xを制御する制御部7を備える。
これにより、第1の実施形態の電力変換装置1では、装置のサイズを増大させることなく、マルチレベルの電圧を出力することができる。従来の同様な構成の電力変換装置では、単に3レベルの信号を、三相交流の周波数foと同じ周期(ワンパルス)で切り替えて3レベル変換器から出力していた。このため、電圧調整ユニット4に含まれる低電圧コンデンサ50の電圧の変動幅が大きくなり、低電圧コンデンサ50の静電容量を比較的大きくする必要があった。これに対し、第1の実施形態の電力変換装置1によれば、3レベル変換器3のスイッチング素子Swのスイッチング周波数fnpcを、三相交流の周波数foより高め、かつ、変換セルCのスイッチング素子41U等のスイッチング周波数fcをスイッチング周波数fnpcより高めることで、低電圧コンデンサ50の電圧の変動幅を小さくできる。一般に、電圧の変動幅が大きいほど、コンデンサの寿命は短くなる。また、電圧の変動幅は、コンデンサの静電容量に反比例する。このため、一定の電圧の変動幅を低電圧コンデンサ50に許容する電圧幅として設計する場合、スイッチング周波数fnpcを高くするほど、低電圧コンデンサ50の静電容量を小さく設計することができる。つまり、低電圧コンデンサ50を小型化することができるので、装置サイズの増大を効果的に抑制することができる。
また、第1の実施形態の電力変換装置1では、電圧指令値Vfbr*には、交流中間端子MRの電圧Vmr#が含まれ、電圧指令値Vfbr*を算出する処理を行う間隔は、電圧Vmr#が変化する間隔よりも短い間隔で行う必要があることに対応し、スイッチング周波数fcをスイッチング周波数fnpcより高めている。このため、電圧指令値Vfbr*を算出する処理の途中で電圧Vmr#が変化してしまうことがなく、正しい電圧指令値Vfbr*を算出し、対応する電圧を出力することができる。従って、第1の実施形態の電力変換装置1は、上述した効果を奏する他、正しい電圧指令値Vfbr*を算出し、対応する電圧を出力することができる。
一方、第1の実施形態の電力変換装置1では、スイッチング周波数fnpc、およびfcを高めることから、スイッチングに伴う電力損失が増加する可能性がある。しかし、近年SiC(シリコンカーバイド)などを適用した、高速スイッチングを実現する新しい素子の実用化も進んでいることから、スイッチングに伴う電力損失自体が低下する傾向にあるため、スイッチングに伴う電力損失は支配的な課題ではなくなっている。
さらに、第1の実施形態の電力変換装置1では、電力変換装置1から出力される電圧がマルチレベルであることから、発生する電磁ノイズが小さくなる。このため、主にリアクトルやコンデンサで構成され、電磁ノイズを除去することを目的の一つにするEMIフィルタを、従来と比較して小型化することが可能である。
また、第1の実施形態の電力変換装置1では、制御部7は、交流中間端子MR、MS、およびMTそれぞれの電圧Vmr、Vms、Vmtと、交流端子R、S、およびTそれぞれの電圧Vr、Vs、Vtとの差分に相当する電圧となるように電圧調整部40r、40s、40tから出力させる電圧指令値Vfbr*、Vfbs*、Vfbt*を生成するセル電圧指令値生成部71を備え、セル電圧指令値生成部71は、3レベル変換器3のスイッチング素子Swを制御するゲート信号Gnpc(Sw)と、高電圧コンデンサ30P、30Nの電圧検出値に基づいて、前記三相交流中間端子それぞれの電圧Vmr#、Vms#、Vmt#を算出する。したがって、交流中間電圧算出部710rが電圧Vmr#を算出することにより、電圧Vmr#を検出する電圧検出器を設ける必要はない。
また、第1の実施形態の電力変換装置1においては、さらに装置を小型化することができる。電圧指令値Vfbr*、Vfbs*、Vfbt*のそれぞれを算出する際に、零相成分を除くように算出することで、零相成分を除かない場合と比較して電圧調整部40が出力する電圧の範囲を小さくすることにより、電圧調整ユニット4の段数を比較的少なくすることができるためである。
より詳細には、第1の実施形態の電力変換装置1においては、セル電圧指令値生成部71は、電圧指令値Vr*、Vs*、Vt*と、算出した電圧Vmr#、Vms#、Vmt#と、交流端子の電圧指令値の零相成分(1/3×(Vr*+Vs*+Vt*))、および交流中間端子の零相成分(1/3×(Vmr#+Vms#+Vmt#))とに基づいて、電圧調整部40r、40s、40tから出力させる電圧指令値Vfbr*、Vfbs*、Vfbt*、を算出する。こうすることで、電圧調整部40は、零電圧から3レベル変換器3が出力するコンデンサの電圧Vnpcと同等の電圧までを正負に出力する必要が無く、電圧Vnpcの1/2倍までの電圧に相当する電圧を正負に出力することで十分である。また、各相に同じ値をもつ零相成分を加減算するため、線間電圧変化させることがない。つまり、上述した効果を奏する他、3相の線間電圧を保つことができる。
従って、第1の実施形態の電力変換装置1においては、電圧調整部40が備える変換セルCの個数を削減することができる。つまり、装置を小型化することができる。これは、3相交流変換器の零相電圧を利用することで可能となり、単相変換器では実現できない。
(第2の実施形態)
第2の実施形態について説明する。以下の説明において、第1の実施形態と同じ構成には同じ符号を付し、その説明を省略する。第1の実施形態の電力変換装置1においては、各相の電圧調整部40r、40s、40tから、零相成分を除いた値に対応する電圧を出力させる制御を行ったが、第2の実施形態においては、各相の電圧調整部40r、40s、40tから、零相成分を除かない値に対応する電圧を出力させる。
図9は、第2の実施形態のセル電圧指令値生成部71Aの構成図である。セル電圧指令値生成部71Aは、セル電圧指令値算出部711A(セル電圧指令値算出部711A−1、セル電圧指令値算出部711A−2、セル電圧指令値算出部711A−3)を備える。セル電圧指令値算出部711Aは、3つの交流中間電圧算出部710の後段に接続され、3つの電圧調整部40の電圧指令値を算出する。つまり、セル電圧指令値算出部711A−1は、交流中間電圧算出部710rの後段、セル電圧指令値算出部711A−2は、交流中間電圧算出部710sの後段、セル電圧指令値算出部711A−3は、交流中間電圧算出部710tの後段に接続され、それぞれ電圧調整部40r、40s、40tの電圧指令値を算出する。
セル電圧指令値算出部711Aは、電圧調整部40rから出力させる電圧の電圧指令値Vfbr*を算出する。以下、セル電圧指令値算出部711Aが交流中間端子の電圧を算出する方法について、三相交流のR相の場合を例に説明する。三相交流の他の相(S相、およびT相)については、R相の場合と同様であるため、その説明を省略する。
セル電圧指令値算出部711A−1は、交流中間端子MRの電圧Vmrと交流端子Rの電圧Vrとの差分電圧に相当する電圧を、電圧調整部40rから出力させる電圧の電圧指令値Vfbr*として算出する。セル電圧指令値算出部711A−1は、例えば、式(13)に示すように電圧指令値Vfbr*を算出する。
Vfbr*=Vr*−Vmr# …(13)
式(13)に示すように、第2の実施形態では、セル電圧指令値算出部711A−1は、電圧指令値Vfbr*から零相成分を除かない。つまり、セル電圧指令値算出部711A−1は、R相の電圧調整部40rに、3レベル変換器3が出力する電圧Vmr#に含まれる零相成分を除かない電圧を出力させる。
一方、電圧調整部40は、セル電圧指令値算出部711A−1が算出する電圧指令値に基づいて、零相成分を除かない分、第1の実施形態よりも範囲が広い電圧を出力させる。電圧調整部40は、第1の実施形態よりも範囲が広い電圧を出力させるために、電圧調整部40が備える直列接続する変換セルCの個数を増加させる必要がある。
上述した第2の実施形態の動作について、図10、11を用いて説明する。
図10は、第2の実施形態の電力変換装置1の動作を示す第1図である。
図11は、第2の実施形態の電力変換装置1の動作を示す第2図である。
図10、11の横軸は時間、縦軸は電圧をそれぞれ示す。
図10は、セル電圧指令値生成部71Aが算出した交流中間端子MRの電圧Vmr#、交流端子Rの電圧指令値Vr*、および電圧調整部40rへの電圧指令値Vfbr*、のそれぞれにおける時間変化を示す。
図10に示すように、電圧Vmr#は、図5と同様に、交流端子Rの電圧指令値Vr*に対応する、高電圧コンデンサ30Pの電圧Vnpc1、零電圧、および高圧コンデンサ30Nの電圧を反転した−Vnpc2のいずれかに相当する3レベルの電圧となる。
また、電圧指令値Vfbr*は、交流端子Rの電圧指令値Vr*と交流中間端子MRの電圧Vmr#との差分電圧(Vr*−Vmr#)を示す波形となる。電圧指令値Vfbr*は、交流中間端子MRの電圧Vmr#の零相成分相当を含んでいる。
図11は、交流端子Rの電圧に相当する値(電圧相当値)Er*、交流端子Sの電圧相当値Es*、およびこれらの電圧相当値の差分(Er*−Es*)、それぞれにおける時間変化を示す。ここで、交流端子Rの電圧相当値Er*は、交流中間端子MRの電圧Vmr#と電圧調整部40rの電圧指令値Vfbr*との加算した値に相当する。
図11に示すように、電圧相当値Er*は、図10に示す零相成分を含む電圧算出値Vmr#と、その零相成分を打ち消す逆極性の零相成分を含む電圧指令値Vfbr*とを加算した値で、結果的に3レベル変換器3の出力電圧の零相成分を含まない、滑らかな正弦波に近い波形となる。交流端子Sの電圧相当値Es*においても、3レベル変換器3の出力電圧の零相成分を含まない、滑らかな正弦波に近い波形となる。これは、制御部7において、各相の電圧が各相の電圧指令値Vr*、Vs*、Vt*と一致するように、電圧調整部40r、40s、および40tへの電圧指令値Vfbr*、Vfbrs*、およびVfbt*をそれぞれ制御するためである。
一方、交流端子Rの電圧相当値Er*と、交流端子Sの電圧相当値Es*の差分(Er*−Es*)は、図6と同様に交流端子Rの電圧指令値Vr*の周波数に相当する、滑らかな正弦波に近い波形となる。
ここで、R相の電圧調整部40が出力することができる電圧の最大値Vcmaxを、式(14)に示す。ここで、Nは電圧調整部40の直列接続させた変換セルCの相ごとの個数、Vcは変換セルCの低電圧コンデンサ50の定格電圧、をそれぞれ示す。
Vcmax=N×Vc …(14)
また、電圧調整部40に必要な電圧を出力させ、かつ過変調を起こさせないために、R相の電圧調整部40の出力可能な電圧は、交流中間端子MRの電圧Vmrと、交流端子Rの電圧Vrとの差分Dの最大値Dmaxの値以上である必要がある。つまり、式(15)を満たす必要がある。
Vcmax>Dmax
但し、Dmaxは、差分D(=Vmr‐Vr)の最大値 …(15)
ここで、3レベル変換器3から高電圧コンデンサ30P、および30Nの電圧Vnpc、零電圧、および−Vnpcの3レベルの電圧が出力されることから差分Dの最大値Dmaxは、電圧Vnpcとなる。従って、式(16)を満たす必要がある。
N×Vc>Vnpc …(16)
つまり、相ごとに必要なフルブリッジセルの直列接続条件は、N×Vc>Vnpcとなる。従って、各相の電圧調整部40は、3レベル変換器3の高電圧コンデンサ30の電圧Vnpcの1倍の電圧まで出力可能であればよい。図10に示すように、電圧調整部40に出力させる電圧の電圧指令値Vfbr*は、正側、負側ともに3レベル変換器3のコンデンサの電圧Vnpcに相当するVmr#のピーク値の1倍の値以下となる。
さらに上述した第2の実施形態の動作について、図12、13を用いて説明する。
図12は、第2の実施形態の電力変換装置1の動作を示す第3図である。
図13は、第2の実施形態の電力変換装置1の動作を示す第4図である。
図12、13の横軸は位相、縦軸は電圧をそれぞれ示す。
図12では、交流端子R、Sの電圧の差分Vr−Vs、および交流端子R、Sの電圧指令値の差分Vr*−Vs*、それぞれの時間変化を示す。
図12に示すように、差分Vr−Vsは、三相交流の周波数foをもつ正弦波に、当該正弦波の周波数foより高い周波数成分が重畳されたマルチレベルの疑似正弦波となる。また、図7と比較して、図12に示す差分Vr−Vsは、直列接続させる変換セルCの個数を増加させているため、出力できるマルチレベル電圧のレベル数が増加し、より滑らかな波形となっている。また、電圧指令値の差分Vr*−Vs*は、図7と同様に三相交流の周波数foに相当する滑らかな正弦波となる。
図13では、3レベル変換器3のスイッチング周波数fnpcを高めた場合と、高めない場合とにおける、電圧調整部40rの変換セルC1rの低電圧コンデンサ50の電圧Vcellr1の時間変化を、それぞれ示す。
図13に示すように、低電圧コンデンサ50の電圧Vcellr1の直流成分は、図8と同様にスイッチング周波数fnpcを高めた場合と、高めない場合とにおいて、等しい値となる。また、図8と同様に低電圧コンデンサ50の電圧Vcellr1の電圧の変動幅は、スイッチング周波数fnpcを高めた場合に比べ、スイッチング周波数fnpcを高めない場合の方が大きいと言える。第2の実施形態においても、第1の実施形態と同様に、スイッチング周波数fnpcを高めるほど、低電圧コンデンサ50の電圧の変動幅を抑制することができる。
以上説明したように、第2の実施形態の電力変換装置1においては、電圧調整部40は、零電圧から高電圧コンデンサ30P、30Nの電圧の定格値(例えば、Vnpc)に相当する電圧までの範囲にある電圧を正負に出力する。このため、第2の実施形態の電力変換装置1では、直列接続させる変換セルCの個数が高電圧コンデンサ30P、30Nの電圧の定格値までの範囲を出力可能とする数になる。このため、上述した効果を奏する他、同一の変換セルCを用いた場合、第1の実施形態よりも変換セルCの個数を増加させ、正弦波に近い、電圧レベル数の多い波形を交流端子R、S、およびTそれぞれから出力させることができる。
また、第2の実施形態の電力変換装置1においては、セル電圧指令値生成部71Aは、交流端子R、S、およびTそれぞれの電圧指令値Vr*、Vs*、Vt*と、交流中間端子MR、MS、およびMTそれぞれの電圧の算出値Vmr#、Vms#、Vmt#とに基づいて、3つの電圧調整部40r、40s、40tから出力させる電圧指令値Vfbr*、Vfbs*、Vfbt*を算出する。このため、第2の実施形態の電力変換装置1では、セル電圧指令値生成部71Aは、零相成分を算出する処理を行う必要がないため、R相のセル電圧指令値算出部711A−1に他の相の交流中間端子の電圧の算出値(例えば、Vms#、およびVmt#)を入力させる必要がなく、処理を単純化できる。従って、第2の実施形態の電力変換装置1においては、上述した効果を奏する他、電圧指令値Vfbr*、Vfbs*、Vfbt*を算出する処理を単純化することができる。
(実施形態の変形例)
実施形態の変形例について説明する。上述した少なくとも一つの実施形態において、電力変換装置1から所望の電圧を安定して出力させるためには、高電圧コンデンサ30P、30N、および低電圧コンデンサ50それぞれの電圧の直流成分を一定に維持することが好ましい。本変形例においては、制御部7は、これらのコンデンサの電圧の直流成分が一定に維持されるように制御を行う。
コンデンサの電圧を一定に維持する制御は、既に広く知られた制御手法を適用させることが可能である。例えば、高電圧コンデンサ30P、30Nの電圧を一定に維持する制御は、電圧をフィードバックさせる制御によって、交流電源、および直流電源から流入する有効電力を調整すればよい。さらに、3レベル変換器3の零相電圧を調整することで二つの高電圧コンデンサ30P、30Nの電圧を一定に維持するように制御することができる。
また、低電圧コンデンサ50の電圧を一定に維持する制御には、例えば電圧フィードバック制御によって、変換セルCから出力させる電圧を調整し、低電圧コンデンサ50に流入する有効電力を調整する手法が適用できる。
図14は、低電圧コンデンサ50の電圧を制御する処理を説明するための図である。電圧調整部40rの変換セルC1rを例として説明する。
図14に示す通り、セルゲート信号生成部72は、例えば、加算器h、PI制御部、乗算器i、加算器j、乗算器k、除算器l、およびPWM制御部を備える。
セルゲート信号生成部72には、セル電圧指令値算出部711(711A)が算出した電圧指令値Vfbr*、低電圧コンデンサ50の電圧指令値Vc*、変換セルC1rの低電圧コンデンサ50の電圧検出値Vcellr1、交流端子Rを流れる交流電流Irの極性(たとえば+1、または‐1であり、Irの絶対値を含めて単にIrとしてもよい)、および電圧調整部40rの低電圧コンデンサ50の電圧平均値Vcrが、それぞれ入力される。
加算器hは、電圧指令値Vc*と、電圧検出値Vcellr1を反転させた値と、を加算する。加算器hは、加算した結果(差分)をPI制御部に出力する。
PI制御部は、加算器hからの加算結果に基づいて、PI制御(P制御のみでもよい)を行い、変換セルC1rから出力させる電圧を変化させる変化量を算出し、乗算器iに出力する。
乗算器iは、PI制御からの制御量と、交流電流Irの極性とを乗算する。乗算器iは、乗算した結果を加算器jに出力する。ここで、交流電流Irの極性は変換セルC1rの正側端子43Uから負側端子43Xに流れる向きを正とする。
乗算器kは、セル電圧指令値算出部711(711A)が算出した電圧指令値Vfbr*を1/N倍(Nは相ごとの変換セルCの直列数)し、1セルあたりの電圧指令値に換算する。
加算器jは、乗算器iからの乗算結果と、1セルあたりの電圧指令値Vfbr*/Nとを加算する。除算器lは、加算器jの加算結果を電圧調整部40rの低電圧コンデンサ50の電圧平均値Vcrで割ることで、ゲート変調用参照値を生成する。PWM制御部は、除算器lからの除算結果をパルス幅に変換し、ゲート信号を生成する。
ここで、低電圧コンデンサ電圧Vcellr1が指令値Vcell*よりも小さいとき、加算器hの出力とPI制御の出力は正となる。さらに、交流電流Irが正のとき、乗算器iの出力は正となり、変換セルC1rは相当する正の電圧を、他のセルと共通なVfbr*/Nに加算して出力する。加算された正の電圧と正の極性の電流Irは、その積に相当する正の有効電力を形成し、低電圧コンデンサ電圧Vcellr1を充電する。
一方、交流電流Irが負のとき、乗算器iの出力は負となり、変換セルC1rは負の電圧を、他のセルと共通なVfbr*/Nに加算して出力する。加算された負の電圧と負の極性の電流Irは同様にその積に相当する正の有効電力を形成し、低電圧コンデンサ電圧Vcellr1を充電する。
低電圧コンデンサ電圧Vcellr1が指令値Vcell*よりも大きいときは同様に低電圧コンデンサ電圧Vcellr1を放電するように変換セルC1rの出力電圧が調整される。
このように、変換セルCの出力電圧は、個々の低電圧コンデンサ50の電圧に応じて、その低電圧コンデンサ50の電圧を指令値に近づけ、一定に保つように調整される。
以上説明したように、本変形例の電力変換装置1においては、電圧調整部40rは、直列に接続させた二つ以上の変換セルC1r、C2r、…を備え、制御部7は、電圧調整部40のスイッチング素子41U等をスイッチング制御するゲート信号を生成するセルゲート信号生成部72を備え、セルゲート信号生成部72は、交流電流Irの極性と、電圧調整部40rに含まれる低電圧コンデンサ50の電圧検出値に基づいて、変換セルC1r、C2r、…の出力電圧を個別に調整する。調整する出力電圧の極性は、交流電流Irの極性と、低電圧コンデンサ50の電圧指令値とその検出値との差分とに基づいて、その差分をなくすように低電圧コンデンサ50を充放電する極性に判定される。
これにより、本変形例の電力変換装置1においては、上述した効果を奏する他、低電圧コンデンサ50の電圧を一定に維持することにより、電力変換装置1から所望の電圧を安定して出力させることができる。セル電圧指令値生成部71Aは、低電圧コンデンサ50の電圧が指令値Vcell*よりも小さい場合、コンデンサを充電し、指令値Vcell*よりも大きい場合、コンデンサを放電させるためである。
以上説明した少なくともひとつの実施形態によれば、直流と三相交流を相互に変換する電力変換装置であって、高電圧コンデンサ30P、30Nによって分圧された高電圧コンデンサ30Pの電圧Vnpc1、零電圧、高電圧コンデンサ30Nの電圧Vnpc2を反転させた電圧(−Vnpc2)を、スイッチング素子Swの制御により選択して交流中間端子MR、MS、およびMTにそれぞれ出力する3レベル変換器3と、電圧調整部40r、40s、40tであって、少なくとも一つの低電圧コンデンサ50を備え、低電圧コンデンサ50の電圧Vcell、低電圧コンデンサ50の電圧Vcellを反転させた電圧(−Vcell)または零電圧のうちいずれかをスイッチング素子41U、41X、42U、および42Xの制御により出力する変換セルCを少なくとも一つ有する電圧調整部40r、40s、40tと、三相交流の周波数foと比較して高いスイッチング周波数fnpcで、デューティ比を周期的に変化させながら3レベル変換器3のスイッチング素子Swを制御し、3レベル変換器3におけるスイッチング周波数fnpcよりも高いスイッチング周波数fcで、デューティ比を周期的に変化させながら変換セルCのスイッチング素子41U、41X、42U、および42Xを制御する制御部7を備える。
これにより、実施形態の電力変換装置1では、制御部7は、3レベル変換器3のスイッチング素子Swのスイッチング周波数fnpcを、三相交流の周波数foより高めることができ、かつ、変換セルCのスイッチング素子41U等のスイッチング周波数fcをスイッチング周波数fnpcより高めることができる。
なお、実施形態の電力変換装置1では、適用させる交流電源と直流電源の電圧階級によって、電圧調整部40に含める直列接続させた変換セルCの個数を任意に変更することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…電力変換装置、2P、2N…直流端子、3…3レベル変換器、4…電圧調整ユニット、7…制御部、30P、30N…高電圧コンデンサ、31t、31s、31r…スイッチ群、32P、32N…スイッチングレグ、40…電圧調整部、50…低電圧コンデンサ、71…セル電圧指令値生成部、C…変換セル、MR、MS、およびMT…交流中間端子、R、S、およびT…交流端子、Lr、Ls、Lt…リアクトル。

Claims (8)

  1. 直流と三相交流を相互に変換する電力変換装置であって、
    二つの第1コンデンサによって分圧された直流電圧の正側電圧、中間電圧、および負側電圧を、スイッチング素子の制御により選択して三つの三相交流中間端子にそれぞれ出力する3レベル変換器と、
    前記三つの三相交流中間端子と三つの交流端子とのうち対応する端子の間にそれぞれ接続される電圧調整部であって、少なくとも一つの第2コンデンサを備え、前記第2コンデンサの電圧、前記第2コンデンサの電圧を反転させた電圧、または零電圧のうちいずれかをスイッチング素子の制御により出力する変換ユニットを少なくとも一つ有する電圧調整部と、
    出力側の三相交流の周波数と比較して高いスイッチング周波数で、デューティ比を周期的に変化させながら前記3レベル変換器のスイッチング素子を制御し、前記3レベル変換器におけるスイッチング周波数よりも高いスイッチング周波数で、デューティ比を周期的に変化させながら前記変換ユニットのスイッチング素子を制御する制御部と、
    を備える電力変換装置。
  2. 前記制御部は、
    前記三つの三相交流中間端子それぞれの電圧と、前記三つの交流端子それぞれの電圧との差分に相当する電圧となるように前記三つの電圧調整部から出力させる電圧指令値を生成する電圧指令値生成部を備え、
    前記電圧指令値生成部は、前記3レベル変換器のスイッチング素子を制御するゲート信号と、前記直流電圧を分圧する二つの第1コンデンサの電圧検出値に基づいて、前記三つの三相交流中間端子それぞれの電圧を算出する、
    請求項1に記載の電力変換装置。
  3. 前記電圧調整部は、零電圧から前記第1コンデンサの電圧の定格値の1/2に相当する電圧までの範囲にある電圧を正負に出力する、
    請求項2に記載の電力変換装置。
  4. 前記電圧指令値生成部は、前記三つの交流端子それぞれの電圧指令値と、前記三つの三相交流中間端子それぞれの電圧の算出値と、前記三つの三相交流中間端子の電圧の零相成分とに基づいて、前記三つの電圧調整部から出力させる電圧指令値を、零電圧から前記第1コンデンサの電圧の定格値の1/2に相当する電圧までを絶対値とした範囲で算出する、
    請求項3に記載の電力変換装置。
  5. 前記電圧調整部は、零電圧から前記第1コンデンサの電圧の定格値に相当する電圧までの範囲にある電圧を正負に出力する、
    請求項2に記載の電力変換装置。
  6. 前記電圧指令値生成部は、前記三つの交流端子それぞれの電圧指令値と、前記三つの交流中間端子それぞれの電圧の算出値とに基づいて、前記三つの電圧調整部から出力させる電圧指令値を、零電圧から前記第1コンデンサの電圧の定格値に相当する電圧までを絶対値とした範囲で算出する、
    請求項5に記載の電力変換装置。
  7. 前記電圧調整部は、少なくとも一つの前記第2コンデンサを備え、
    前記制御部は、前記電圧調整部のスイッチング素子をスイッチング制御するゲート信号を生成するゲート信号生成部を備え、
    前記ゲート信号生成部は、
    前記三相交流それぞれの交流電流の極性と、前記第2コンデンサの電圧指令値とその検出値との差分とに基づいて、前記差分をなくすように、前記第2コンデンサを充電または放電させる前記変換ユニットの出力電圧極性を判定し、
    判定した前記出力電圧極性に基づいて、前記変換ユニットに出力させる電圧の電圧指令値を調整する、
    請求項3から請求項6のいずれか一項に記載の電力変換装置。
  8. 前記ゲート信号生成部は、前記電圧指令値生成部が生成した電圧指令値に基づいて、前記電圧指令値と予め設定された三角波信号とを比較することにより、前記変換ユニットのスイッチング素子をスイッチング制御するゲート信号を生成する、
    請求項7に記載の電力変換装置。
JP2017087659A 2017-04-26 2017-04-26 電力変換装置 Active JP6851895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017087659A JP6851895B2 (ja) 2017-04-26 2017-04-26 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017087659A JP6851895B2 (ja) 2017-04-26 2017-04-26 電力変換装置

Publications (2)

Publication Number Publication Date
JP2018186661A JP2018186661A (ja) 2018-11-22
JP6851895B2 true JP6851895B2 (ja) 2021-03-31

Family

ID=64355263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017087659A Active JP6851895B2 (ja) 2017-04-26 2017-04-26 電力変換装置

Country Status (1)

Country Link
JP (1) JP6851895B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4824360B2 (ja) * 2005-07-29 2011-11-30 三菱電機株式会社 電力変換装置
JP5097828B2 (ja) * 2008-11-18 2012-12-12 三菱電機株式会社 電力変換装置
JP5645209B2 (ja) * 2011-10-14 2014-12-24 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
JP2018186661A (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
US10622914B2 (en) Multi-stage DC-AC inverter
JP6509352B2 (ja) 電力変換装置
US10079558B2 (en) Switching scheme for static synchronous compensators using cascaded H-bridge converters
US7872887B2 (en) DC-AC inverter powering a single phase commercial power system
US9960709B2 (en) Power conversion device
US8649196B2 (en) Power converting apparatus with an output voltage that is the sum of voltages generated by individual inverters
US9048754B2 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
JP6522140B2 (ja) 電力変換装置
JP6522141B2 (ja) 電力変換装置
US9812992B2 (en) Power conversion system
JP6178433B2 (ja) 電力変換装置
JP6282486B2 (ja) 電力変換器
Kurdkandi et al. A new seven-level transformer-less grid-tied inverter with leakage current limitation and voltage boosting feature
Cortes et al. Predictive control of a grid-connected cascaded H-bridge multilevel converter
JP6851895B2 (ja) 電力変換装置
JP4365171B2 (ja) 電力変換装置及びそれを用いたパワーコンディショナ
JP7371545B2 (ja) 電力変換装置およびその制御方法
KR102391590B1 (ko) 전력 변환 장치
EP2923439B1 (en) Electric power converter with a voltage controller and a current controller
JP4292367B2 (ja) 電力変換装置
JP2011010511A (ja) 電力変換装置
Noori et al. A Multilevel Converter Based on Cascaded Flying Cells with High Modularity and Single DC-link per Phase
Ramlan et al. Interconnection and damping assignment passivity-based controller for cascaded H-bridge multilevel inverter
JP4449286B2 (ja) 電力変換装置
JP2020078210A (ja) 電力変換装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170913

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210310

R150 Certificate of patent or registration of utility model

Ref document number: 6851895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150