JP4449286B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP4449286B2 JP4449286B2 JP2002278658A JP2002278658A JP4449286B2 JP 4449286 B2 JP4449286 B2 JP 4449286B2 JP 2002278658 A JP2002278658 A JP 2002278658A JP 2002278658 A JP2002278658 A JP 2002278658A JP 4449286 B2 JP4449286 B2 JP 4449286B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- voltage
- switches
- limiter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、交流入力電圧を複数の形態で電圧変換することができる単相又は多相の電力変換装置に関する。
【０００２】
【従来の技術】
ＡＣ−ＤＣ−ＡＣ変換可能な電力変換装置をハーフブリッジ型ＡＣ−ＤＣコンバータとハーフブリッジ型ＤＣ−ＡＣインバータとの組み合せによって構成することは公知である。
また、ＡＣ−ＤＣ−ＡＣ変換装置の効率を向上させるために、ハーフブリッジ型ＡＣ−ＤＣコンバータのスイッチとハーフブリッジ型ＤＣ−ＡＣインバータのスイッチの全てを高い繰返し周波数でオン・オフ制御しないで、ＡＣ−ＤＣ−ＡＣ変換装置に含まれているスイッチの一部のみを高い繰返し周波数でオン・オフし、残りのスイッチを整流器として動作させるために交流電源電圧の周期でオン・オフする方式が本件出願人に係る特開平８−１２６３５２号公報、特開２００１−２５８２７０号公報で提案されている。
上記公報で提案されているＡＣ−ＤＣ−ＡＣ変換装置は、入力段の第１及び第２のスイッチと、中間段の第３及び第４のスイッチと、出力段の第５及び第６のスイッチとを含み、入力電圧と出力電圧とがほぼ同一になるようにコンバータ及びインバータのスイッチを制御する第１のモードと、入力電圧よりも出力電圧を下げるようにスイッチを制御する第２のモードと、入力電圧よりも出力電圧を上げるようにスイッチを制御する第３のモードとを取ることができる。ＡＣ−ＤＣ−ＡＣ変換装置が複数のモードで動作できるように構成されていると、同一の交流入力電圧に基づいて複数の異なるレベルの交流出力電圧を得ること、又は異なる複数の交流入力電圧に基づいて同一レベルの交流出力電圧を得ることができる。
【０００３】
【発明が解決しようとする課題】
ところで、上記特開２００１−２５８２７０号の変換装置の第１、第２及び第３のモ−ドを得るための制御回路は、図１３（Ａ）に示す交流又は交流成分を有する信号から成る第１の指令値Ｖｒｃ及び第２の指令値Ｖｒｉの差に対して図１３（Ｆ）に示す方形波電圧Ｖｓ´を加算する手段を有する。もし、第１及び第２の指令値Ｖｒｃ、Ｖｒｉが交流入力電圧の基本波と同一の周波数を有する正弦波であり且つ第１及び第２の指令値が正確に発生すれば、特開２００１−２５８２７０号の変換装置は、理想的に動作する。しかし、図１５（Ａ）に示すように例えば第１の指令値Ｖｒｃが高調波成分即ち歪み成分を含むと、第１の指令値Ｖｒｃの実効値と第２の指令値Ｖｒｉの実効値が同一であっても、両者の差の信号△Ｖｒ＝Ｖｒｃ−Ｖｒｉは零にならず、高調波を含む信号を発生する。このため、理想的には高周波でのオン・オフ動作が禁止されるべき入力段の第１及び第２のスイッチと、出力段の第５及び第６のスイッチとのいずれか一方が高周波でオン・オフ動作する期間が発生する。
また、変換装置の交流出力電圧が目標値から許容範囲内で変化した場合にも、第１及び第２のスイッチ又は第５又は第６のスイッチの高周波オン・オフ動作が生じる。
上述のような高周波のオン・オフ動作によって第１及び第２のスイッチ又は第５第６のスイッチの電力損失が生じ、効率の低下を招く。
【０００４】
そこで、本発明の目的は、第１及び第２のスイッチ又は第５及び第６のスイッチの高周波オン・オフ動作に基づくスイッチング損失を低減し、且つこの低減を簡単な回路で達成できる電力変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を、実施形態を示す図面の符号を参照して説明する。但し、本願の各請求項及びここにおける参照符号は本発明の理解を助けるためのものであって、本発明を限定するものではない。
本願請求項の発明は、交流電源（３）から供給された第１の周期を有する正弦波交流入力電圧（Ｖｉｎ）を異なるレベルの交流出力電圧（Ｖ０）に変換する機能を有し、前記交流出力電圧（Ｖ０）を負荷（１１）に供給する電力変換装置であって、
前記交流電源（３）の一端を接続するための交流入力端子（４）と、
前記負荷（１１）の一端を接続するための交流出力端子（６）と、
前記交流電源（３）の他端及び前記負荷（１１）の他端を接続するための共通端子（５）と、
制御可能な第１及び第２のスイッチ（Ｑ１，Ｑ２）が直列に接続された第１の直列回路と、
制御可能な第３及び第４のスイッチ（Ｑ３，Ｑ４）が直列に接続された回路であり且つ前記第１の直列回路に対して並列に接続された第２の直列回路と、
制御可能な第５及び第６のスイッチ（Ｑ５，Ｑ６）が直列に接続された回路であり且つ前記第１及び第２の直列回路に対して並列に接続された第３の直列回路と、
前記第１、第２及び第３の直列回路に対して並列に接続されたコンデンサ（Ｃ）と、
インダクタンス手段と
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ４Ｑ５，Ｑ６）を制御するための制御手段（２）と
から成り、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）が前記交流入力端子（４）に接続され、
前記第３及び第４のスイッチ（Ｑ３，Ｑ４）の相互接続点（９）が前記共通端子（５）に接続され、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）が前記交流出力端子（６）に接続され、
前記インダクタンス手段は、前記交流入力端子（４）と前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）との間に接続された第１のインダクタ（Ｌ１）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記交流出力端子（６）との間に接続された第２のインダクタ（Ｌ２）と前記第３及び第４のスイッチ（Ｑ３、Ｑ４）の相互接続点（９）と前記共通端子（５）との間に接続された第３のインダクタ（Ｌ３）とからなる３つのインダクタから任意に選択された少なくとも２つから成り、
前記制御手段（２）は、
前記交流入力端子（４）又は前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）と前記交流出力端子（６）又は前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｏ又はＶｉｎｖ）とをほぼ等しくする第１のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）を前記第１の周期よりも短い第２の周期でオン・オフ制御する第１の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも低くする第２のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）を前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第２の周期でオン・オフ制御する第２の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも高くする第３のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第３及び第４のスイッチ（Ｑ３，Ｑ４）とを前記第２の周期でオン・オフ制御し、且つ前記第５及び第６のスイッチ（Ｑ５，Ｑ６）を前記第１の周期でオン・オフ制御する第３の機能とからなるの３つの機能の内の少なくとも２つの機能を得るために、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｃｏｎｖ）を所望値にするための第１の指令値Ｖｒｃを前記交流入力電圧（Ｖｉｎ）に同期して発生する第１の指令値発生手段（４４）と、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｉｎｖ）を所望値にするための第２の指令値Ｖｒｉを前記交流入力電圧（Ｖｉｎ）に同期して発生する第２の指令値発生手段（４５）と、
前記第１の周期を有して最大バイアス電圧値＋Ｖｓと最小バイアス電圧値−Ｖｓとが交互に配置された方形波電圧又は近似方形波電圧から成るバイアス電圧Ｖｓを発生するバイアス電圧発生器（４６）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記
バイアス電圧発生器（４６）とに接続され、
Ｖｒｃ−Ｖｒｉ＋Ｖｓを最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限した値から成る第１の値（Ｖｒ１）と、
Ｖｒｉ−Ｖｒｃ＋Ｖｓを示す第２の値（Ｖｒ３）と、
Ｖｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限した値から成る第３の値（Ｖｒ２）と
を出力する演算手段（４７，４８，４９）と、
前記演算手段（４７，４８，４９）と前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）とに接続され、前記演算手段（４７，４８，４９）から得られた前記第１、第２及び第３の値（Ｖｒ１，Ｖｒ３，Ｖｒ２）に基づいて前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）をオン・オフ制御するための第１、第２、第３、第４、第５及び第６の制御信号（ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，ＶＱ６）を形成する制御信号形成手段（５２，５３，５４，５５，５６，５７，５８又は５２，５３，５４，５５、５６’、５７’、５８’）と
から成り、
前記最大バイアス電圧値＋Ｖｓは前記最大リミッタ値＋ＶＬよりも所定値だけ高く設定され、前記最小バイアス電圧値−Ｖｓの絶対値は前記最小リミッタ値−ＶＬの絶対値よりも所定値だけ高く設定され、
かつ、前記バイアス電圧値＋Ｖｓと前記第１の指令値Ｖｒｃとの間及び前記バイアス電圧値−Ｖｓと前記第２の指令値Ｖｒｉとの間は不感帯として機能し、
前記最大リミッタ値＋ＶＬは前記第１、第２、第５及び第６のスイッチを前記第２の周期でオン・オフする領域から前記第１の周期でオフ制御する領域への転換レベルに相当し、前記最小リミッタ値−ＶＬは前記第１、第２、第５及び第６のスイッチを前記第２の周期でオン・オフ制御する領域から前記第１の周期でオン制御する領域への転換レベルに相当していることを特徴とする電力変換装置に係わるものである。
【０００６】
なお、請求項２に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記第１の周期よりも短い第２の周期で発生する比較波発生器（５２）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第１のスイッチ（Ｑ１）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第１の制御信号（ＶＱ１）を形成し、この第１の制御信号（ＶＱ１）を前記第１のスイッチ（Ｑ１）に供給するための第１のコンパレータ（５３）と、
前記第１のコンパレータ（５３）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の制御信号（ＶＱ１）と逆位相の第２の制御信号（ＶＱ２）を形成し、この第２の制御信号（ＶＱ２）を前記第２のスイッチ（Ｑ２）に供給する第１のＮＯＴ回路（５６）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第３のスイッチ（Ｑ３）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第３の制御信号（ＶＱ３）を形成し、この第３の制御信号（ＶＱ３）を前記第３のスイッチ（Ｑ３）に供給するための第２のコンパレータ（５４）と、
前記第２のコンパレータ（５４）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の制御信号（ＶＱ３）と逆位相の第４の制御信号（ＶＱ４）を形成し、この第４の制御信号（ＶＱ４）を前記第４のスイッチ（Ｑ４）に供給する第２のＮＯＴ回路（５７）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第５のスイッチ（Ｑ５）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第５の制御信号（ＶＱ５）を形成し、この第５の制御信号（ＶＱ５）を前記第５のスイッチ（Ｑ５）に供給するための第３のコンパレータ（５５）と、
前記第３のコンパレータ（５５）と前記第６のスイッチ（Ｑ６）とに接続され、前記第５の制御信号（ＶＱ５）と逆位相の第６の制御信号（ＶＱ６）を形成し、この第６の制御信号（ＶＱ６）を前記第６のスイッチ（Ｑ６）に供給する第３のＮＯＴ回路（５８）とから成ることが望ましい。
また、請求項３に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記第２の周期で発生する比較波発生器（５２）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第１のスイッチ（Ｑ１）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第１の制御信号（ＶＱ１）を形成し、この第１の制御信号（ＶＱ１）を前記第１のスイッチ（Ｑ１）に供給するための第１のコンパレータ（５３）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第２の制御信号（ＶＱ２）を形成し、この第２の制御信号（ＶＱ２）を前記第２のスイッチ（Ｑ２）に供給する第２のコンパレータ（５６´）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第３のスイッチ（Ｑ３）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第３の制御信号（ＶＱ３）を形成し、この第３の制御信号（ＶＱ３）を前記第３のスイッチ（Ｑ３）に供給するための第３のコンパレータ（５４）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第４の制御信号（ＶＱ４）を形成し、この第４の制御信号（ＶＱ４）を前記第４のスイッチ（Ｑ４）に供給する第４のコンパレータ（５７´）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第５のスイッチ（Ｑ５）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第５の制御信号（ＶＱ５）を形成し、この第５の制御信号（ＶＱ５）を前記第５のスイッチ（Ｑ５）に供給するための第５のコンパレータ（５５）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第６のスイッチ（Ｑ６）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第６の制御信号（ＶＱ６）を形成し、この第６の制御信号（ＶＱ６）を前記第６のスイッチ（Ｑ６）に供給する第６のコンパレ−タ（５８´）とから成ることが望ましい。
また、請求項４に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１の値（Ｖｒ１）を出力する第１の演算回路（４７）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖｓを演算して、前記第２の値（Ｖｒ３）を出力する第２の演算回路（４８）と、
前記第２の指令値発生手段（４５）と前記第２の演算回路（４８）とに接続され、Ｖｒ３−Ｖｒｉを演算して前記第３の値（Ｖｒ２）を出力する第３の演算回路（４９）と、
前記第１の演算回路（４７）に接続され，前記第１の演算回路（４７）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第２の演算回路（４８）に接続され，前記第２の演算回路（４８）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）とを有していることが望ましい。
また、請求項５に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、前記第２の指令値Ｖｒｉから前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖｒｃを演算する第１の演算回路（４７ａ）と、
前記第１の演算回路（４７ａ）と前記バイアス電圧発生器（４６）とに接続され、
もし、△Ｖ＞０の時は、
前記第１の値としてＶｒ１＝Ｖｓ−△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、
もし、△Ｖ＝０の時は、
前記第１の値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、
もし、△Ｖ＜０の時は、
前記第１の値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓ＋△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力する第２の演算回路（４８ａ）と、
前記第１の指令値発生手段（４４）と前記第２の演算回路（４８ａ）とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３の演算回路（４９ａ）とから成ることが望ましい。
また、請求項６に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１の演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
Ｖｒｉ−Ｖｒｃを演算する第２の演算回路（４８ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
第１の演算回路（４７ｂ）から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記第１の演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する第１の加算器（７１）と、
前記第２の演算回路（４８ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る第２の値（Ｖｒ３）を出力する第１の加算器（７３）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第１の加算器（７２）と、
前記第１の加算器（７１）に接続され，前記第１の加算器（７１）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第２の加算器（７３）に接続され，前記第２の加算器（７３）の出力を、
前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）と、
前記減算器（７２）に接続され，前記減算器（７２）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３のリミッタ（７４）とを有していることが望ましい。
また、請求項７に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記演算回路（４７ｂ）とに接続され、前記演算回路（４７ｂ）から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する加算器（７１）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−（Ｖｒｃ−Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力する第１の減算器（７３´）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第２の減算器（７２）と、
前記加算器（７１）に接続され，前記加算器（７１）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第１の減算器（７３´）に接続され，前記第１の減算器（７３’）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）と、
前記第２の減算器（７２）に接続され，前記第２の減算器（７２）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３のリミッタ（７４）と
を有していることが望ましい。
また、請求項８に示すように、前記第１の指令値発生手段は、
前記交流入力端子（４）と前記共通端子（５）との間の交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信号を出力する入力電圧検出回路（４１）と、
前記コンデンサ（Ｃ）の直流電圧を検出して直流電圧検出信号を出力する直流電圧検出回路（４２）と、
前記交流入力端子（４）を流れる電流を検出し、前記電流に比例した電圧値を有する電流検出信号を出力する電流検出器（２３）と、
基準直流電圧を発生する基準直流電圧源（５９）と、
前記基準直流電圧源（５９）と前記直流電圧検出回路（４２）とに接続され、前記基準直流電圧と前記直流電圧検出信号との差を示す信号を出力する第１の減算器（６０）と、
前記入力電圧検出回路（４１）と前記第１の減算器（６０）とに接続され、前記交流入力電圧検出信号に前記第１の減算器（６０）の出力を乗算する乗算器（６２）と、
前記乗算器（６２）と前記電流検出器（２３）とに接続され、前記乗算器（６２）の出力から前記電流検出信号を減算して前記第１の指令値（Ｖｒｃ）を出力する第２の減算器（６３）と、
から成ることが望ましい。
また、請求項９に示すように、前記第２の指令値発生手段は、
基準出力電圧指令値を発生する基準出力電圧指令値発生器（６６）と、
前記交流出力端子（６）と前記共通端子（５）との間の出力電圧（Ｖ０）を検出し、出力電圧検出信号を出力する出力電圧検出回路（４３）と、
前記基準出力電圧指令値発生器（６６）と前記出力電圧検出回路（４３）とに接続され、
前記基準出力電圧指令値と前記出力電圧検出信号との差に相当する信号を前記第２の指令値（Ｖｒｉ）として出力する第３の減算器（６７）と
から成ることが望ましい。
また、請求項１０に示すように、前記基準出力電圧指令値発生器（６６）は、レベルの異なる複数の基準出力電圧指令値を選択的に発生することができるものであることが望ましい。
【０００７】
【発明の効果】
各請求項の発明によれば、次の効果が得られる。
（１） 最大バイアス電圧値＋Ｖｓと最大リミッタ値−ＶＬとの間及び最小バイアス電圧値−Ｖｓと最小リミッタ値−ＶＬとの間が不感帯として機能し、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの相互間の差△Ｖｒが、上記不感帯の範囲に収まっている時には、第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波のオン・オフ即ち第２の周期でのオン・オフが禁止される。このため、高周波スイッチングの回数が少なくなり、スイッチング損失による効率低下が少なくなる。なお、不感帯の範囲では、電力変換装置の出力電圧の制御が不能になるが、この制御不能な範囲を出力電圧の変化の許容範囲内にすることによって、所望の電力変換を阻害しない。
（２） 第１及び第２の指令値Ｖｒｃ、Ｖｒｉが実効値が同一であっても一方に高調波成分が含まれていると、両者の差△Ｖｒが零とならず，従来方式では第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波スイッチ動作が生じたが、本発明では、差△Ｖｒが不感帯の範囲内であれば、高周波スイッチング動作が生じない。
従って、不要な高周波スイッチングを抑制して効率を高めることができる。
（３） バイアス電圧Ｖｓの最大及び最小バイアス電圧値の絶対値のレベルを高めるという簡単な構成によって所望の不感帯を得ることができ、回路構成の複雑化を抑えることができる。
（４） 従来装置と同様に、複数のスイッチの内の一部を、高周波で
オン・オフ動作させないで、交流入力電圧と同一の低い周波数でオン・オフするので、スイッチング回数が低減し、スイッチング損失が少なくなる。また、交流入力電圧Ｖｉｎと同一の周期のバイアス電圧を使用してスイッチの高周波のオン・オフ動作を選択的に禁止しているので、スイッチの高周波のオン・オフ動作の禁止を簡単な回路で容易に達成することができる。また、交流入力電圧の変化に拘らず一定の交流出力電圧を容易に得ること、又は同一の交流入力電圧に基づいて複数の異なるレベルの交流出力電圧を得ることができる。
【０００８】
【実施形態】
次に、図面を参照して本発明の実施形態を説明する。
【０００９】
【第１の実施形態】
図１は本発明の第１の実施形態に従う複数の電圧変換形態をとり得るスイッチング方式のＡＣ−ＤＣ−ＡＣ装置即ち電力変換装置を示す。この電力変換装置は、力率改善機能を有する電圧調整装置と呼ぶこともできるものであって、大別して変換回路１とこの制御回路２とから成る。
【００１０】
変換回路１は、例えば５０Ｈｚの比較的低い第１の周波数、換言すれば比較的に長い第１の周期を有する正弦波交流電圧を供給するための商用交流電源３の一端に接続された交流入力端子４、交流電源３の他端に接続された入力側共通端子５と、第１、第２、第３、第４、第５及び第６のスイッチＱ１ 、Ｑ２ 、Ｑ３ 、Ｑ４ 、Ｑ５ 、Ｑ６ と、有極の電解コンデンサからなる直流リンク（ｌｉｎｋ）コンデンサ又は直流コンデンサとも呼ぶことができる平滑コンデンサＣと、入力段のリアクトル即ちインダクタＬ１ 、出力段のフィルタ用リアクトル即ちインダクタＬ２ と、入力段フィルタ用コンデンサＣ１ と、出力段フィルタ用コンデンサＣ２ と、交流出力端子６、出力側共通端子７とから成る。なお、入力側共通端子５と出力側共通端子７は互いに共通に接続されている。
【００１１】
第１〜第６のスイッチＱ１ 〜Ｑ６ はソースをバルク（サブストレート）に接続した構造の絶縁ゲート型電界効果トランジスタであって、第１、第２、第３、第４、第５及び第６のＦＥＴスイッチＳ１ 、Ｓ２ 、Ｓ３ 、Ｓ４ 、Ｓ５ 、Ｓ６ とこれに逆並列に接続された第１、第２、第３、第４、第５及び第６のダイオードＤ１ 、Ｄ２ 、Ｄ３ 、Ｄ４ 、Ｄ５ 、Ｄ６ とを有する。なお、ダイオードＤ１ 〜Ｄ６ をスイッチＱ１ 〜Ｑ６ に内蔵させないで個別部品とすることができる。また、ＦＥＴスイッチＳ１ 〜Ｓ６ をバイポーラトランジスタ、ＩＧＢＴ（絶縁・ゲート・バイポーラ・トランジスタ）等の半導体スイッチとすることができる。
【００１２】
第１及び第２のスイッチＱ１ 、Ｑ２ の直列接続から成る第１の直列回路と、第３及び第４のスイッチＱ３ 、Ｑ４ の直列接続から成る第２の直列回路と、第５及び第６のスイッチＱ５ 、Ｑ６ の直列接続から成る第３の直列回路と、直流コンデンサＣとは、互いに並列に接続されている。
【００１３】
第１の直列回路を構成している第１及び第２のスイッチＱ１ 、Ｑ２ の相互接続点８は第１のインダクタＬ１ を介して交流入力端子４に接続されている。第２の直列回路を構成している第３及び第４のスイッチＱ３ 、Ｑ４ の相互接続点９は共通端子５に接続されている。第３の直列回路を構成している第５及び第６のスイッチＱ５ 、Ｑ６ の相互接続点１０は出力段の第２のインダクタＬ２ を介して交流出力端子６に接続されている。負荷１１の一端は交流出力端子６に接続され、負荷１１の他端は共通端子７に接続されている。
【００１４】
第１のフィルタ用コンデンサＣ１ は入力電流の高周波成分を除去するために交流入力端子４と共通端子５間に接続されている。第２のフィルタ用コンデンサＣ２ は出力電圧の高周波成分を除去するために交流出力端子６と共通端子７間に接続されている。
なお、入力側の第１のインダクタＬ１は出力端子６に交流電源端子３の電圧Ｖｉｎよりも高い出力電圧Ｖ０を得るため、及び交流入力端子４における力率改善及び電流の波形改善を行うために必要なものである。図１では、交流入力端子４と第１及び第２のスイッチＱ１、Ｑ２の相互接続点８との間に第１のインダクタＬ１が接続されている。しかし、交流電源３と第３及び第４のスイッチＱ３、Ｑ４の相互接続点９との間の電流通路の中の任意の場所に１つ又は複数のインダクタを接続すると、第１のインダクタＬ１と同一の効果を得ることができる。例えば、インダクタＬ１の代りに、破線で示したインダクタＬ３を第３及び第４のスイッチＱ３、Ｑ４の相互接続点９と共通端子５との間に接続することができる。
また、本発明に従うインダクタンス手段は、第１、第２及び第３のインダクタＬ１、Ｌ２、Ｌ３から選択された２つ又は全部で構成することができる。
【００１５】
制御回路２によって第１〜第６のスイッチＱ１ 〜Ｑ６ を制御するために、制御回路２と第１〜第６のスイッチＱ１ 〜Ｑ６ のゲート（制御端子）との間がライン１２、１３、１４、１５、１６、１７で接続されている。なお、周知のようにスイッチＱ１〜Ｑ６の制御はゲート・ソース間に制御信号を供給して行われる。しかし、図１では図示を簡単化するために各スイッチＱ１〜Ｑ６の駆動回路の詳細は省略されている。
制御回路２によってスイッチＱ１ 〜Ｑ６ の制御信号を形成するために、交流入力端子４及び共通端子５がライン１８、１９によって、また交流出力端子６がライン２０によって、また平滑コンデンサＣの両端がライン２１、２２によって、また交流入力端子４ に流れる電流を検出する電流検出器２３がライン２４によって制御回路２にそれぞれ接続されている。
【００１６】
図１の制御回路２の詳細を図２によって説明する前に、図１の変換回路１の動作を説明する。変換回路１は、前述した特開平８−１２６３５２号公報と同様に第１、第２及び第３のモードから選択された１つのモ−ドで動作する。
第１のモードは、電源３の電圧即ち交流入力電圧Ｖｉｎ（例えば１００Ｖ）とほぼ同一の出力電圧Ｖ０ が交流出力端子６と共通端子７との間に得られる時に発生し、電圧非変換モードと呼ぶことができるものである。
第２のモードは、交流入力電圧Ｖｉｎ（１００Ｖ）よりも低い出力電圧Ｖ０ が交流出力端子６と共通端子７との間に得られる時に発生し、降圧モードと呼ぶことができるものである。
第３のモードは、交流入力電圧Ｖｉｎよりも高い出力電圧Ｖ０ が交流出力端子６と共通端子７との間に得られる時に発生し、昇圧モードと呼ぶことができるものである。
なお、本実施形態では、後述から明らかなように、図２の示す第１の指令値Ｖｒｃと第２の指令値Ｖｒｉとの大小関係によって、第１、第２及び第３のモ−ドが決定されている。
第１の指令値Ｖｒｃは、図１の交流入力端子４と共通端子５との間の電圧Ｖｉｎ又は第１及び第２のスイッチＱ１、Ｑ２の相互接続点８と共通端子５との間の第１の電圧Ｖｃｏｎｖと比例関係を有する。第２の指令値Ｖｒｉは、図１の交流出力端子６と共通端子５又は７との間の電圧Ｖｏ又は第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の第２の電圧Ｖｉｎｖと比例関係を有する。従って、第１の電圧Ｖｃｏｎｖと第２の電圧Ｖｉｎｖとがほぼ等しい時を第１のモ−ド、第２の電圧Ｖｉｎｖが第１の電圧Ｖｃｏｎｖよりも低い時を第２のモ−ド、第２の電圧Ｖｉｎｖが第１の電圧Ｖｃｏｎｖよりも高い時を第３のモ−ドと呼ぶこともできる。
いずれのモードにおいても、第１及び第２のスイッチＱ１ 、Ｑ２ から成る入力段スイッチ回路と第５及び第６のスイッチＱ５ 、Ｑ６から成る出力段スイッチ回路のいずれか一方又は両方の高周波（例えば２０ｋＨｚ）のオン・オフが禁止される。このため入力段スイッチ回路及び／又は出力段スイッチ回路の損失低減効果が生じる。
【００１７】
【非変換モード】
交流入力電圧Ｖｉｎと同一又はほぼ同一の出力電圧Ｖ０ を得る時に生じる非変換モード即ち第１のモードの場合には、第１〜第６のスイッチＱ１ 〜Ｑ６ に図３（Ｂ）〜（Ｇ）の第１〜第６の制御信号ＶＱ１〜ＶＱ６が供給される。即ち、第１及び第５のスイッチＱ１ 、Ｑ５ は電源３の５０Ｈｚの正弦波電圧と同一の周波数の５０Ｈｚ方形波パルスによって１８０度間隔で断続的にオンになり、第２及び第６のスイッチＱ２ 、Ｑ６ は第１及び第５のスイッチＱ１ 、Ｑ５ と反対に動作する。また、力率改善及び入力電流の波形改善のために第３及び第４のスイッチＱ３ 、Ｑ４ は図３（Ａ）の交流入力電圧Ｖｉｎの第１の周波数の２倍よりも高い第２の周波数（例えば２０ｋＨｚ）でオン・オフ制御される。換言すれば、交流入力電圧Ｖｉｎの第１の周期の１／２よりも短い第２の周期で、第３及び第４のスイッチＱ３、Ｑ４がオン・オフ制御される。
図３に示すように各スイッチＱ１ 〜Ｑ６ を制御すると、交流入力電圧Ｖｉｎが正の半波の期間（ｔ０ 〜ｔ１ ）では、交流電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第５のスイッチＱ５ 、第２のインダクタＬ２ 、及び負荷１１の経路で正方向電流が流れる。また、交流入力電圧Ｖｉｎが負の半波の期間（ｔ１ 〜ｔ２ ）では、交流電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、第２のスイッチＱ２ 、及び第１のインダクタＬ１ の経路で負方向電流が流れる。この非変換モードの場合、第１、第２、第５及び第６のスイッチＱ１ 、Ｑ２ 、Ｑ５ 、Ｑ６ は高周波（例えば２０ｋＨｚ）でオン・オフされないので、単位時間当りのスイッチング回数が少なくなり、スイッチング損失による効率低下が少なくなる。
本発明に従う実施形態では、バイアス電圧発生器４６のバイアス電圧Ｖｓの最大及び最小バイアス電圧値＋Ｖｓ、−Ｖｓの絶対値が第１及び第２のリミッタ５０、５１の最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりも高く設定され、この結果として不感帯が生じている。従って出力電圧Ｖｏの許容変動範囲例えばＶｏ１〜Ｖｏ２の範囲において出力電圧の制御が実行されない。即ち、出力電圧Ｖｏが許容出力電圧範囲Ｖｏ１〜Ｖｏ２に収まっている時には、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６が高周波即ち第２の周波数でオン・オフ動作しない。このため、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６の高周波スイッチングの回数が従来装置に比べて少なくなる。
第３及び第４のスイッチＱ３、Ｑ４のオン・オフによる力率改善及び波形改善は次のように行われる。交流入力電圧Ｖｉｎの正の半波の期間であって、且つ第３のスイッチＱ３がオンの期間には、電源３、第１のインダクタＬ１、第１のスイッチＱ１、及び第３のスイッチＱ３の経路に電流が流れる。第３のスイッチＱ３のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。交流入力電圧Ｖｉｎの負の半波期間であり、且つ第４のスイッチＱ４がオンの期間には、電源３、第４のスイッチＱ４、第２のスイッチＱ２、及び第１のインダクタＬ１の経路に電流が流れる。第４のスイッチＱ４のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。この結果、交流入力電流が近似正弦波になる。
【００１８】
【降圧モード】
電源電圧即ち交流入力電圧Ｖｉｎよりも低い出力電圧Ｖ０が得られる時に生じる降圧モード即ち第２のモードの場合には、第１〜第６の主スイッチＱ１ 〜Ｑ６ に図４（Ｂ）〜（Ｇ）に示す第１〜第６の制御信号ＶＱ１〜ＶＱ６が供給される。即ち、第１及び第２のスイッチＱ１ 、Ｑ２ は図４（Ａ）の交流入力電圧Ｖｉｎと同一の低周波（５０Ｈｚ）即ち第１の周波数、換言すれば比較的長い第１の周期でオン・オフし、第３〜第６のスイッチＱ３ 〜Ｑ６ は高周波（例えば２０ｋＨｚ）即ち第２の周波数、換言すれば第１の周期よりも短い第２の周期のＰＷＭ（パルス幅変調）パルスでオン・オフする。図４の交流入力電圧Ｖｉｎの正の半波の期間ｔ０ 〜ｔ１ であり且つ第１及び第５のスイッチＱ１、Ｑ５ がオンの期間には、交流電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第５のスイッチＱ５ 、第２のインダクタＬ２ 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、入力交流電圧Ｖｉｎにほぼ等しくなる。また、入力交流電圧Ｖｉｎの正の半波の期間ｔ０ 〜ｔ１ であり且つ第１及び第６のスイッチＱ１ 、Ｑ６ がオンの期間には、交流電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、コンデンサＣ、第６のスイッチＱ６ 、第２のインダクタＬ２ 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧ＶｉｎからコンデンサＣの電圧Ｖｃを減算した値にほぼ等しくなる。
【００１９】
降圧モードにおける交流入力電圧Ｖｉｎの負の半波の期間ｔ１ 〜ｔ２ であり且つ第２及び第６のスイッチＱ２，Ｑ６ がオンの期間には、交流電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、第２のスイッチＱ２ 及び第１のインダクタＬ１ の経路で負方向の電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値は交流入力電圧Ｖｉｎにほぼ等しくなる。また、交流入力電圧Ｖｉｎの負の半波の期間ｔ１ 〜ｔ２ であり且つ第２及び第５のスイッチＱ２，Ｑ５ のオンの期間には、交流電源３、負荷１１、第２のインダクタＬ２ 、第５のスイッチＱ５ 、コンデンサＣ、第２のスイッチＱ２ 及び第１のインダクタＬ１ の経路で負方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値はＶｉｎ−Ｖｃにほぼ等しくなる。
上述から明らかなように、降圧モード時には、第５及び第６のスイッチＱ５ 、Ｑ６ の高周波でのオン・オフ動作によって、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧Ｖｉｎとほぼ同一になる期間と、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧ＶｉｎからコンデンサＣの電圧Ｖｃを差し引いた値になる期間とが交互に生じる。この結果、交流入力電圧Ｖｉｎよりも低い出力電圧Ｖ０ が得られる。
【００２０】
降圧モード時の第３及び第４のスイッチＱ３，Ｑ４のオン・オフによっても、非変換モード時と同様に、力率改善及び電流の波形改善即ち高周波成分の除去の動作が生じる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようにコンデンサＣの電圧Ｖｃの制御も達成される。降圧モードにおいてコンデンサＣは第１、第２、第５及び第６のスイッチＱ１ Ｑ２ 、Ｑ５ 、Ｑ６ を通る回路で充電される。このため、もしコンデンサＣの電圧Ｖｃ を制御しないと、この電圧Ｖｃ は徐々に高くなる。そこで、第３及び第４のスイッチＱ３ 、Ｑ４ を高い周波数（例えば２０ｋＨｚ）でオン・オフしてコンデンサＣの電荷を放出し、この電圧Ｖｃ を制御する。コンデンサＣの放電回路は次のようにして形成される。まず、交流入力電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第４のスイッチＱ４ のオンの期間には、コンデンサＣ、第１のスイッチＱ１ 、第１のインダクタＬ１ 、電源３及び第４のスイッチＱ４ から成る閉回路でコンデンサＣの放電電流が流れる。この時、第１のインダクタＬ１ にエネルギーが蓄積される。次に、入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第３のスイッチＱ３ のオン期間には、第１のインダクタＬ１ 、電源３、第３のスイッチＱ３ 、第１のスイッチＱ１ から成る閉回路で第１のインダクタＬ１ のエネルギーの放出が行われ、第１のインダクタＬ１ のエネルギーは電源３に帰還される。第３及び第４のスイッチＱ３ 、Ｑ４ が図４（Ｄ）（Ｆ）に示すように交流入力電圧Ｖｉｎよりも十分に高い周波数でＰＷＭパルスで断続され、このＰＷＭパルスの幅の制御によってコンデンサＣの放電期間が制御され、コンデンサＣの電圧Ｖｃ はほぼ一定値に保たれる。なお、交流入力電圧Ｖｉｎが負の期間ｔ１ 〜ｔ２ であり且つ第３のスイッチＱ３ がオンの期間には、コンデンサＣ、第３のスイッチＱ３ ，電源３、第１のインダクタＬ１ 及び第２のスイッチＱ２ から成る閉回路でコンデンサＣの電荷が放出される。また、交流入力電圧Ｖｉｎが負の期間ｔ１ 〜ｔ２ であり且つ第４のスイッチＱ４ のオン期間には、第１のインダクタＬ１ 、第２のスイッチＱ２ 、第４のスイッチＱ４ 及び電源３から成る閉回路で第１のインダクタＬ１ のエネルギーが放出される。
【００２１】
【昇圧モード】
交流入力電圧Ｖｉｎよりも高い出力電圧Ｖ０ が得られる時に生じる昇圧モード即ち第３のモードの場合には、図５（Ｂ）〜（Ｇ）に示す制御信号ＶＱ１〜ＶＱ６で第１〜第６のスイッチＱ１ 〜Ｑ６ がオン・オフ制御される。即ち、第１〜第４のスイッチＱ１ 〜Ｑ４ は高周波即ち第２の周波数でオン・オフされ、第５及び第６のスイッチＱ５ 、Ｑ６ は電源周波数（５０Ｈｚ）即ち第１の周波数でオン・オフされる。図６の入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第１及び第５のスイッチＱ１ 、Ｑ５のオン期間には、電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第５のスイッチＱ５ 、第２のインダクタＬ２ 、負荷１１から成る経路で第１の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、交流入力電圧Ｖｉｎとほぼ同一になる。昇圧モードにおいて、交流入力電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第２及び第５のスイッチＱ２ 、Ｑ５のオン期間には、電源３、第１のインダクタＬ１ 、第２のスイッチＱ２ 、コンデンサＣ、第５のスイッチＱ５ 、第２のインダクタＬ２ 及び負荷１１から成る経路で第１の方向の電流が流れる。この時には、交流入力電圧ＶｉｎにコンデンサＣの電圧Ｖｃ が加算された値の出力電圧Ｖ０が得られる。
【００２２】
昇圧モードにおいて、入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第２及び第６のスイッチＱ２ 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、第２のスイッチＱ２ 及び第１のインダクタＬ１ から成る経路で第２の方向の電流が流れる。この時は入力交流電圧Ｖｉｎに第１のインダクタＬ１ の電圧が加算されて出力電圧Ｖ０ となる。また、入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第１及び第６のスイッチＱ１ 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、コンデンサＣ、第１のスイッチＱ１ 及び第１のインダクタＬ１ から成る経路で第２の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧Ｖｉｎとほぼ同一になる。
【００２３】
この昇圧モ−ドにおいても、第３及び第４のスイッチＱ３、Ｑ４のオン・オフによって非変換モード時と同様に力率の改善及び波形改善が行われる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようなコンデンサＣの電圧Ｖｃ制御も達成される。昇圧モードにおいてコンデンサＣの放電が生じ、この電圧が低下する。そこで、第３及び第４のスイッチＱ３ 、Ｑ４ を第５及び第６のスイッチＱ５ 、Ｑ６ よりも高い周波数（例えば２０ｋＨｚ）で断続することによってコンデンサＣの電圧Ｖｃ をほぼ一定に制御する。この詳しい動作を次に述べる。入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第４のスイッチＱ４ のオン期間には、電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、コンデンサＣ、第４のスイッチＱ４ から成る閉回路でコンデンサＣを充電する。この時、第１のインダクタＬ１ の蓄積エネルギーの放出があるので、コンデンサＣは、電源３の電圧Ｖｉｎと第１のインダクタＬ１ の電圧との和で充電される。即ち、出力電圧Ｖ０ よりも高い電圧でコンデンサＣが充電される。入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第３のスイッチＱ３ のオン期間には、電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第３のスイッチＱ３ の経路に電流が流れ、第１のインダクタＬ１ にエネルギーが蓄積される。
入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第３のスイッチＱ３ がオンの期間には、電源３、第３のスイッチＱ３ 、コンデンサＣ、第２のスイッチＱ２ 及び第１のインダクタＬ１ から成る経路に電流が流れ、電源３の電圧Ｖｉｎと第１のインダクタＬ１ の電圧の和でコンデンサＣが充電される。
入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第４のスイッチＱ４ のオンの期間には、電源３、第４のスイッチＱ４ 、第２のスイッチＱ２ 及び第１のインダクタＬ１ から成る経路に電流が流れ、第１のインダクタＬ１ にエネルギーが蓄積される。
【００２４】
上述から明らかなように、第１及び第２のスイッチＱ１，Ｑ２は主として昇圧のために使用されている。第３及び第４のスイッチＱ３，Ｑ４は、主として力率改善及び波形改善のために使用されている。第５及び第６のスイッチＱ５，Ｑ６は主として降圧のために使用されている。
【００２５】
次に、制御回路２の詳細を図２によって説明する。制御回路２は、入力電圧検出回路４１、直流電圧検出回路４２、出力電圧検出回路４３、第１の指令値発生手段４４、第２の指令値発生手段４５、バイアス電圧発生器４６、第１、第２及び第３の演算回路４７、４８、４９、第１及び第２のリミッタ５０、５１、比較波発生手段又はキャリア波発生手段としての三角波発生器５２、第１、第２及び第３のコンパレータ５３、５４、５５、第１、第２及び第３のＮＯＴ回路５６、５７、５８を有する。
【００２６】
入力電圧検出回路４１は、ライン１８、１９によって交流入力端子４と共通端子５とに接続されており、電源３の電圧Ｖｉｎを検出し、基準正弦波を発生する。直流電圧検出回路４２はライン２１、２２によって直流リンクコンデンサＣの両端に接続され、直流リンクコンデンサＣの電圧Ｖｃ を示す検出信号を出力する。出力電圧検出回路４３はライン２０、１９によって交流出力端子６と共通端子７に接続され、出力電圧Ｖ０ を示す検出信号を出力する。各検出回路４１、４２、４３は、電源電圧Ｖｉｎ、コンデンサ電圧Ｖｃ 、出力電圧Ｖ０ の実際の値よりも低い電圧を出力するが、理解を容易にするためにここでは実際の電圧と同一の値が出力されるものとする。
【００２７】
第１の指令値発生手段４４は、入力段電圧指令値発生手段又はコンバータ電圧指令値発生手段とも呼ぶことができるものであり、直流基準電圧源５９と、２つの減算器６０、６３と、２つの比例積分（ＰＩ）回路６１、６４と、乗算器６２とから成る。減算器６０は基準電圧源５９の基準電圧と直流電圧検出回路４２の検出出力の差を示す誤差信号を出力する。この誤差信号は比例積分回路６１を介して乗算器６２に入力し、入力電圧検出回路４１から得られた交流信号、例えば５０Ｈｚの基準正弦波（例えば実効値１００Ｖの正弦波）に乗算される。乗算器６２の出力は直流リンクコンデンサＣの電圧Ｖｃ を一定に保つための入力電流指令値である。減算器６３は乗算器６２の出力（入力電流指令値）と電流検出器２３に接続されたライン２４の検出値（検出電流値）との差を示す信号を出力する。減算器６３の出力は比例積分回路６４を介して出力される。比例積分回路６４の出力は第１の指令値Ｖｒｃとなる。第１の指令値Ｖｒｃは、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８と第３及び第４のスイッチＱ３、Ｑ４の相互接続点９との間の基本波の電圧Ｖｃｏｎｖを所望値にするための指令値である。ここで、基本波とは電源電圧Ｖｉｎと同一の周波数の信号である。なお、この第１の指令値Ｖｒｃは電源電圧Ｖｉｎに同期した正弦波又は正弦波に近似した波形であり、直流リンクコンデンサＣの電圧を所定値に制御するための情報と入力の力率を改善するための情報とを含む。この第１の指令値Ｖｒｃは、理想的には電源電圧Ｖｉｎの基本波と同一周波数の正弦波であるが、入力電圧Ｖｉｎの歪み（高調波成分）、乗算器６２、減算器６３、及び比例積分回路６４等の処理に伴う歪み（高周波成分）を含むことがある。
【００２８】
第２の指令値発生手段４５は、出力段電圧指令値発生手段又はインバータ電圧指令値発生手段とも呼ぶことができるものであって、基準出力電圧指令値発生器６６と、減算器６７と、比例積分微分（ＰＩＤ）回路６８とから成る。
この具体例では、交流入力電圧Ｖｉｎが一定の状態において交流出力電圧Ｖｏを変えることができるように第２の指令値発生手段４５が構成されている。このために、基準出力電圧指令値発生器６６は可変構成であって、第１、第２及び第３のモードに応じて異なる値の基準出力電圧指令値を発生させることができる。基準出力電圧指令値発生器６６は、非変換モード時には入出力電圧が等しいこと即ちＶｏ＝Ｖｉｎであることを示す第１の基準出力電圧指令値Ｖｏ１を発生し、降圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖｉｎよりもａボルト低いこと即ちＶｏ＝Ｖｉｎ−ａを示す第２の基準出力電圧指令値Ｖｏ２を発生し、昇圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖｉｎよりもｂボルト高いこと即ちＶｏ＝Ｖｉｎ＋ｂを示す第３の基準出力電圧指令値Ｖｏ３を発生する。基準出力電圧指令値発生器６６は入力電圧検出回路４１に接続されており、交流入力電圧Ｖｉｎに同期して第１の周波数を有する正弦波又は正弦波に近似した波形を有する出力を形成する。なお、非変換モードと降圧モードと昇圧モードとの全てが要求されず、３つのモ−ドの内の任意の２つのモードのみが要求される場合には、３つのモードから選択された２つのモードのための２つの基準出力電圧指令値を出力するように基準出力電圧指令値発生器６６を構成する。
減算器６７は基準電圧指令値発生器６６の出力と出力電圧検出回路４３の出力との差を示す信号を出力する。この減算器６７の出力は比例積分微分（ＰＩＤ）回路６８を介して出力され、第２の指令値Ｖｒｉとなる。第２の指令値Ｖｒｉは第３及び第４のスイッチＱ３，Ｑ４の相互接続点９と第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０との間の基本波の電圧Ｖｉｎｖを所望値にするための指令値であり、交流入力電圧Ｖｉｎに同期した第１の周波数を有する正弦波又は正弦波に近似した波形から成る。
第２の指令値発生手段４５から発生する第２の指令値Ｖｒｉは、交流入力電圧Ｖｉｎが一定の場合には、非変換モード時に第１の指令値Ｖｒｃに等しい値、降圧モード時に第１の指令値Ｖｒｃよりも低い値、昇圧モード時に第１の指令値Ｖｒｃよりも高い値になる。交流出力電圧Ｖｏを常に一定に保つ時には、基準電圧指令値発生器６６の出力が一定に保たれる。即ち、交流入力電圧Ｖｉｎが例えば１００Ｖの場合と例えば２００Ｖの場合とのいずれであっても、一定の交流出力電圧Ｖｏ（例えば１００Ｖ）を得る時には、基準電圧指令値発生器６６の出力が一定に保たれる。このように基準電圧指令値発生器６６の出力が一定あっても、交流入力電圧Ｖｉｎが変化すると、入力電圧検出回路４１の出力が変化し、第１の指令値発生手段４４から得られる第１の指令値Ｖｒｃが変化し、交流出力電圧Ｖｏを一定に保つ制御が生じる。
なお、出力電圧指令値発生器６６の出力を変えるか否かは、使用者によって選択される。交流出力電圧Ｖｏまたは交流入力電圧Ｖｉｎの変化に基づく第１〜第６のスイッチＱ１〜Ｑ６の制御モードの切り換えは後述する演算手段によって自動的に行われる。
【００２９】
本実施形態の制御回路２は、降圧モード、昇圧モ−ド、及び非変換モ−ドを選択的に設定するための方バイアス電圧発生器４６と第１、第２及び第３の演算回路４７、４８、４９とを有する。
【００３０】
バイアス電圧発生器４６は、増幅器６９とリミッタ７０とから成る。増幅器６９は入力電圧検出回路４１から得られる図６（Ａ）の５０Ｈｚの基準正弦波Ｖｆ をピークが２００Ｖよりも十分に高い電圧に増幅するものである。リミッタ７０は、本発明に従って三角波発生器５２の出力三角波の最大値に等しいか又はほぼ等しい図２の第１及び第２のリミッタ５０、５１の最大リミッタ値＋ＶＬよりも所定値Ｖａ（例えば２Ｖ）高い最大バイアス電圧値＋Ｖｓ（例えば＋２０２Ｖ）と三角波の最小値に等しい又はほぼ等しい第１及び第２のリミッタ５０、５１の最小リミッタ値−ＶＬよりも所定値Ｖｂ（例えばＶａと同一の２Ｖ）だけ低い最小バイアス電圧値−Ｖｓ（例えば−２０２Ｖ）との間に増幅器出力６９を制限し、図６（Ｂ）に示す＋Ｖｓ 即ち高レベルと−Ｖｓ 即ち低レベルとを交互に有する方形波状バイアス電圧Ｖｓ を電源電圧Ｖｉｎと同一の周波数、同一周期で発生する。
図６（Ｂ）に示すバイアス電圧発生器４６から発生するバイアス電圧Ｖｓの−Ｖｓから＋Ｖｓ及びこの逆の転換区間は、完全に垂直にならずに微小の傾きを有しているが、三角波電圧Ｖｔの第２の周期よりも短いので、この傾きを無視できる。従って、図６（Ｂ）のバイアス電圧Ｖｓを、方形波電圧又は近似方形波電圧と呼ぶことができ、バイアス電圧発生器４６を方形波発生器と呼ぶこともできる。なお、後述する図７〜図９では、図示を省略化するためバイアス電圧Ｖｓが理想的な方形波で示されている。
【００３１】
第１の演算回路４７は、コンバータ電圧指令値発生手段即ち第１の指令値発生手段４４、インバータ電圧指令値発生手段即ち第２の指令値発生手段４５、及びバイアス電圧波発生器４６に接続されており、Ｖｒｃ＋Ｖｓ −Ｖｒｉの演算を実行する。即ち、第１の演算回路４７は加算器と減算器とを含み、コンバータ電圧指令値即ち第１の指令値Ｖｒｃに方形波バイアス電圧Ｖｓ を加算した値からインバータ電圧指令値即ち第２の指令値Ｖｒｉを減算する。なお、加算と減算の順序を逆にしてＶｒｃ−Ｖｒｉ＋Ｖｓ とすることもできる。
【００３２】
第２の演算回路４８はコンバータ電圧指令値発生手段即ち第１の指令値発生手段４４とインバータ電圧指令値発生手段即ち第２の指令値４５とバイアス電圧発生器４６とに接続されており、Ｖｒｉ＋Ｖｓ −Ｖｒｃの演算を実行する。即ち、第２の演算回路４８は加算器と減算器とを含み、インバータ電圧指令値即ち第２の指令値Ｖｒｉに方形波バイアス電圧Ｖｓ を加算した値からコンバータ電圧指令値即ち第１の指令値Ｖｒｃを減算する。なお、加算と減算の順序を逆にしてＶｒｉ−Ｖｒｃ＋Ｖｓ とすることもできる。
【００３３】
第１のリミッタ５０は、第１の演算回路４７の出力を三角波発生器５２から第２の周波数、第２の周期で出力される三角波電圧Ｖｔの最大値と同一又はこの近傍の値を有する最大リミッタ値＋ＶＬと三角波電圧Ｖｔの最小値と同一又はこの近傍の値を有する最小リミッタ値−ＶＬとの間に制限して第１のスイッチ制御指令値Ｖｒ１を出力する。この具体例では最大リミッタ値＋ＶＬが＋Ｖｓ−Ｖａ＝２００Ｖ、最小リミッタ値−ＶＬが−Ｖｓ＋（Ｖａ）＝−２００Ｖである。なお、第１のスイッチ制御指令値Ｖｒ１は入力段スイツチＱ１、Ｑ２に基づいて発生させるべき電圧を指令する第１の値と呼ぶこともできる。
第１の値Ｖｒ１の最大値及び最小値は、第１及び第２のモード時に図７（Ａ）及び図８（Ａ）に示すように最大リミッタ値＋ＶＬ及び最小リミッタ値−ＶＬと同じ値となり、第３のモードの時に図９（Ａ）に示すように最大リミッタ値＋ＶＬ最小リミッタ値−ＶＬとの間の値となる。
【００３４】
第２のリミッタ５１は第２の演算回路４８の出力を第１のリミッタ５０と同一又は実質的に同一の最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限して第２のスイッチ制御指令値Ｖｒ３を出力する。なお、この第２のスイッチ制御指令値Ｖｒ３を、出力段スイッチＱ５、Ｑ６に基づいて発生させるべき電圧を指令する第２の値と呼ぶこともできる。
第２の値としてのＶｒ３の最大値及び最小値は、第１及び第３のモードの時に図７（Ｃ）及び図９（Ｃ）に示すように最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬと同一になり、第２のモ−ド時に図８（Ｃ）に示すように最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間の値となる。
【００３５】
第３の演算回路４９はインバータ電圧指令値発生手段４５と第２のリミッタ５１とに接続され、Ｖｒ３−Ｖｒｉの演算を実行する。即ち、第３の演算回路４９は減算器であって、第２のスイッチ制御指令値Ｖｒ３からインバータ電圧指令値Ｖｒｉを減算して指令値Ｖｒ２を発生する。この指令値Ｖｒ２は、請求項で第３の値と呼ばれているものであって、コンデンサＣの電圧の指令値、又は力率改善指令値と呼ぶこともできる。コンデンサＣの電圧Ｖｃの１／２の電位を基準にして、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８の基本波の電圧をＶ１，第３及び第４のスイッチＱ３，Ｑ４の相互接続点９の基本波の電圧をＶ２、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０の基本波の電圧をＶ３とした時に、このＶ１，Ｖ２，Ｖ３とスイッチ制御指令値Ｖｒ１，Ｖｒ２，Ｖｒ３との関係は、
Ｖ１＝（Ｖｃ／２）Ｖｒ１，
Ｖ２＝（Ｖｃ／２）Ｖｒ２，
Ｖ３＝（Ｖｃ／２）Ｖｒ３，
Ｖｉｎｖ＝Ｖ３−Ｖ２，
Ｖｃｏｎｖ＝Ｖ１−Ｖ２となる。
Ｖｒ２は、第１、第２及び第３のモードのいずれにおいても図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように＋ＶＬと−ＶＬとの間の値になる。
【００３６】
第１、第２及び第３の演算回路４７，４８，４９と第１及び第２のリミッタ５０，５１とから成る演算手段から得られる出力Ｖｒ１，Ｖｒ２，Ｖｒ３に基づいて、第１〜第６のスイッチＱ１〜Ｑ６の第１〜第６の制御信号ＶＱ１〜ＶＱ６を形成する制御信号形成手段として、三角波発生器５２と第１、第２及び第３のコンパレータ５３，５４，５５と第１、第２及び第３のＮＯＴ回路５６、５７、５８とが設けられている。
比較波発生器又はキャリア波発生器としての三角波発生器５２は電源３の電圧Ｖｉｎの第１の周波数（５０Ｈｚ）の２倍よりも高い第２の周波数（例えば２０ｋＨｚ）の三角波電圧Ｖｔを図７〜図９に示すように発生する。三角波電圧Ｖｔの最大値は第１及び第２のリミッタ５０，５１の最大リミッタ値＋ＶＬと同一又はこれよりも少し低い値に設定される。三角波電圧Ｖｔの最小値は、第１及び第２のリミッタ５０，５１の最小リミッタ値−ＶＬと同一又はこれよりも少し高く設定される。図２では１つの三角波発生器５２が第１、第２及び第３のコンパレータ５３、５４、５５に接続されているが、第１、第２及び第３のコンパレータ５３、５４、５５のための専用の３つの三角波発生器を設けることもできる。また、三角波発生器５２を周知の鋸波発生回路にすることができる。
【００３７】
第１のコンパレータ５３は第１のリミッタ５０と三角波発生器５２とに接続され、図７（Ａ）、図８（Ａ）及び図９（Ａ）に示すように第１の値Ｖｒ１と三角波電圧Ｖｔ とを比較して図３（Ｂ）、図４（Ｂ）及び図５（Ｂ）に示す第１のスイッチＱ１ のオン・オフ制御信号ＶＱ１をライン１２に出力する。
【００３８】
第２のコンパレータ５４は第３の演算回路４９と三角波発生器５２とに接続され、図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように第２の値Ｖｒ２と三角波電圧Ｖｔ とを比較して図３（Ｄ）、図４（Ｄ）及び図５（Ｄ）に示す第３のスイッチＱ３ のオン・オフ制御信号ＶＱ３をライン１４に出力する。
【００３９】
第３のコンパレータ５５は第２のリミッタ５１と三角波発生器５２とに接続され、図７（Ｃ）、図８（Ｃ）及び図９（Ｃ）に示すように第２の値Ｖｒ３と三角波電圧Ｖｔ とを比較して図３（Ｆ）、図４（Ｆ）及び図５（Ｆ）に示す第５のスイッチＱ５ のオン・オフ制御信号ＶＱ５をライン１６に出力する。
【００４０】
第１の逆相信号形成手段としてのＮＯＴ回路５６は第１のコンパレータ５３に接続され、第１のスイッチＱ１ のオン・オフ制御信号ＶＱ１の逆相信号から成る図３（Ｃ）、図４（Ｃ）及び図５（Ｃ）に示す第２のスイッチＱ２ のオン・オフ制御信号ＶＱ２をライン１３に出力する。
【００４１】
第２の逆相信号形成手段としてのＮＯＴ回路５７は、第２のコンパレータ５４に接続され、第３のスイッチＱ３ のオン・オフ制御信号ＶＱ３の逆相信号から成る図３（Ｅ）、図４（Ｅ）及び図５（Ｅ）に示す第４のスイッチＱ４ のオン・オフ制御信号ＶＱ４をライン１５に出力する。
【００４２】
第３の逆相信号形成手段としてのＮＯＴ回路は、第３のコンパレータ５５に接続され、第５のスイッチＱ５ のオン・オフ制御信号ＶＱ５の逆相信号から成る図３（Ｇ）、図４（Ｇ）及び図５（Ｇ）に示す第６のスイッチＱ６ のオン・オフ制御信号ＶＱ６を出力する。
なお、第１、第２及び第３のコンパレータ５３、５４、５５に第１、第２及び第３のＮＯＴ回路５６、５７、５８をそれぞれ内蔵させることができる。
【００４３】
【モード切換制御】
基準出力電圧指令値発生器６６の出力が常に一定の場合には、電源３の電圧Ｖｉｎの変化によって、非変換モ−ド（第１のモ−ド）、降圧モ−ド（第２のモ−ド）、及び昇圧モ−ド（第３のモ−ド）の自動切換えが実行される。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの大小関係によって自動的にモ−ドが決定される。但し、非変換モ−ドは、本発明に従う不感帯を有して設定される。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉが同一値の時のみでなく、両者の差が所定許容範囲内の時にも非変換モ−ドとなる。
また、この実施形態では、使用者が基準出力電圧指令値発生器６６の出力を切換えることによって出力電圧Ｖｏの切換え及びモード切換を行うことができる。以下、これを図１０〜図１２を参照して説明する。ここで、各モードの電源電圧Ｖｉｎを１００Ｖ、非変換モードの出力電圧Ｖｏ を１００Ｖ、降圧モードの出力電圧Ｖｏ を８０Ｖ、昇圧モードの出力電圧Ｖｏ を１２０Ｖとする。また、理解を容易にするために、コンバータ電圧指令値即ち第１の指令値Ｖｒｃは各モードにおいて１００Ｖとし、またインバータ電圧指令値即ち第２の指令値Ｖｒｉは非変換モードで１００Ｖ、降圧モードで８０Ｖ、昇圧モードで１２０Ｖとする。また、最大リミッタ値＋ＶＬを２００Ｖ、最小リミッタ値を−２００Ｖ、最大バイアス電圧値＋Ｖｓを２０２Ｖ、最小バイアス電圧値−Ｖｓを−２０２Ｖとする。
【００４４】
【非変換モード】
上記条件において、電源電圧Ｖｉｎの正の半波期間の非変換モードの第１の演算回路４７の出力Ｖｒｉ´は、Ｖｒｃ＋Ｖｓ −Ｖｒｉ＝１００＋２０２−１００＝２０２Ｖとなる。この値は第１のリミッタ５０の最大リミッタ値＋ＶＬ＝２００Ｖよりも２Ｖ高いので、第１のリミッタ５０で制限され、第１のリミッタ５０の出力から成る第１の値Ｖｒ１は２００Ｖとなる。このＶｒ１＝２００Ｖは図１０に示すように三角波電圧Ｖｔ の最大値２００Ｖに一致し、三角波電圧Ｖｔ を横切らない。この結果、電源電圧Ｖｉｎの正の半波の期間の第１のコンパレータ５３の出力は連続して高レベルになる。また、非変換モードにおける電源電圧Ｖｉｎの負の半波期間の第１のコンパレータ５３の出力は連続して低レベルになる。これにより、非変換モード時には図３（Ｂ）（Ｃ）に示すように第１及び第２のスイッチＱ１ 、Ｑ２ は５０Ｈｚの低周波でオン・オフ制御され、整流素子として動作する。
【００４５】
非変換モード時の電源電圧Ｖｉｎの正の半波期間の第２の演算回路４８の出力は、Ｖｒｉ＋Ｖｓ −Ｖｒｃ＝１００＋２０２−１００＝２０２Ｖとなる。この値は第２のリミッタ５１の最大リミッタ値＋ＶＬ（２００Ｖ）よりも高いので、第２のリミッタ５１で制限され第２のリミッタ５１の出力から成る第２の値Ｖｒ３も２００Ｖになる。また、電源電圧Ｖｉｎの負の半波期間のＶｒ３は−２００Ｖになる。この結果、第３のコンパレータ５５の出力は第１のコンパレータ５３の出力と同一になり、第５及び第６のスイッチＱ５ 、Ｑ６ は図３（Ｆ）（Ｇ）に示すように低周波（５０Ｈｚ）でオン・オフ制御され、整流素子として動作する。
【００４６】
非変換モード時の電源電圧Ｖｉｎの正の半波期間の第３の演算回路４９の出力Ｖｒ２はＶｒ３−Ｖｒｉ＝２００−１００＝１００Ｖとなる。また、電源電圧Ｖｉｎの負の半波の期間の第３の演算回路４９の出力Ｖｒ２は−１００Ｖになる。従って、図１０に示すように第２のコンパレータ５４において第３の値Ｖｒ２が三角波電圧Ｖｔ を横切り、図３（Ｄ）（Ｅ）に示すように第３及び第４のスイッチＱ３ 、Ｑ４ に例えば２０ｋＨｚの高周波のオン・オフ制御信号（ＰＷＭパルス）が供給される。
【００４７】
【降圧モード】
降圧モード時の電源電圧Ｖｉｎの正の半波期間の第１の演算回路４７の出力は、Ｖｒｃ＋Ｖｓ −Ｖｒｉ＝１００＋２０２−８０＝２２２Ｖとなる。これは第１のリミッタ５０で制限されるので、第１の値Ｖｒ１は２００Ｖとなり、図１１に示すように第１のコンパレータ５３において三角波電圧Ｖｔ を横切らない。このため、第１のコンパレータ５３の出力は高レベルになる。電源電圧Ｖｉｎの負の半波ではＶｒ１が−２００Ｖとなり、第１のコンパレータ５３の出力は低レベルになる。従って、降圧モード時には第１及び第２のスイッチＱ１ 、Ｑ２ が図４（Ｂ）（Ｃ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
降圧モード時の電源電圧Ｖｉｎの正の半波期間の第２の演算回路４８の出力は、Ｖｒｉ＋Ｖｓ −Ｖｒｃ＝８０＋２０２−１００＝１８２Ｖとなる。この値は第２のリミッタ５１で制限されないので、第２の値Ｖｒ３も１８２Ｖとなり、第３のコンパレータ５５において図１１に示すように三角波電圧Ｖｔ を横切る。電源電圧Ｖｉｎの負の半波期間にはＶｒ３が−１８２Ｖとなり、三角波電圧Ｖｔ を横切る。従って、降圧モード時には、第５及び第６のスイッチＱ５ 、Ｑ６ が図４（Ｆ）（Ｇ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
降圧モード時の正の半波期間の第３の演算回路４９の出力即ち第３の値Ｖｒ２はＶｒ３−Ｖｒｉ＝１８２−８０＝１０２Ｖになり、第２のコンパレータ５４において図１１に示すように三角波電圧Ｖｔ を横切る。また、負の半波期間にはＶｒ２が−１０２Ｖとなり、三角波電圧Ｖｔ を横切る。この結果、第３及び第４のスイッチＱ３ 、Ｑ４ には図４（Ｄ）（Ｅ）に示すように高周波のオン・オフ制御信号が供給される。
【００４８】
【昇圧モード】
昇圧モード時の電源電圧Ｖｉｎの正の半波期間の第１の演算回路４７の出力は、Ｖｒｃ＋Ｖｓ −Ｖｒｉ＝１００＋２０２−１２０＝１８２Ｖとなる。これは第１のリミッタ５０の制限を受けないので、第１の値Ｖｒ１も１８２Ｖとなり、第１のコンパレータ５３を図１２に示すように三角波電圧Ｖｔ を横切る。また、負の半波期間にはＶｒ１が−１８２Ｖとなり、三角波電圧Ｖｔ を横切る。この結果、第１及び第２のスイッチＱ１ 、Ｑ２ は図５（Ｂ）（Ｃ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
昇圧モードにおける第２の演算回路４８の出力はＶｒｉ＋Ｖｓ −Ｖｒｃ＝１２０＋２０２−１００＝２２２Ｖとなり、第２のリミッタ５１で２００Ｖに制限される。これにより、第３のコンパレータ５５の入力即ち第２の値Ｖｒ３は２００Ｖとなり、図１２に示すように三角波電圧Ｖｔ を横切らない。また負の半波期間にはＶｒ３が−２００Ｖとなり、三角波電圧Ｖｔ を横切らない。この結果、第５及び第６のスイッチＱ５ 、Ｑ６ は図５（Ｆ）（Ｇ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
昇圧モード時の正の半波期間における第３の演算回路４９の出力即ち第３の値Ｖｒ２はＶｒ３−Ｖｒｉ＝２００−１２０＝８０Ｖとなり、図１２に示すように三角波電圧Ｖｔ を横切る。また負の半波期間の第３の値Ｖｒ２は−８０Ｖとなり、三角波電圧Ｖｔ を横切る。この結果、第３及び第４のスイッチＱ３ 、Ｑ４ は図５（Ｄ）（Ｆ）に示すように高周波でオン・オフ制御される。
【００４９】
図１０〜図１２に示す非変換モ−ド、降圧モ−ド、昇圧モ−ドの動作は、基準出力電圧指令発生器６６の出力を固定し、電源電圧Ｖｉｎを変えた時に生じる第１及び第２の指令値Ｖｒｃ、Ｖｒｉの大小関係によっても同様に生じる。即ち、Ｖｒｃ＝Ｖｒｉ、及びＶｒｃ−Ｖｒｉの値が不感帯Ｖａの範囲に入っている時には、図１０の非変換モ−ドと同様に動作する。
また、Ｖｒｃ−Ｖｒｉ＞Ｖａの時には、図１１の降圧モ−ドと同様に動作する。
また、Ｖｒｉ−Ｖｒｃ＞Ｖａの時には図１２の昇圧モ−ドと同様に動作する。
【００５０】
図１３、図１４及び図１５は、最大及び最小バイアス電圧値＋Ｖｓ、−Ｖｓの絶対値を第１及び第２のリミッタ５０、５１の最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりもＶａだけ高めることによって生じる不感帯の効果を説明するものである。
【００５１】
図１３は従来の最大、最小バイアス電圧値＋Ｖｓ、−Ｖｓの絶対値と最大及び最小リミッタ値＋ＶＬ、−ＶＬとを一致させた場合の動作を示す。
＋Ｖｓ＝−ＶＬ及び−Ｖｓ＝−ＶＬの設定状態において、図１３（Ａ）に示すように、第１及び第２の指令値Ｖｒｃ、Ｖｒｉとの差△Ｖｒが零よりも大きい時には、第１の演算回路４７の出力Ｖｒｉ´は、△Ｖｒ＋Ｖｓ´＝△Ｖｒ＋ＶＬとなり、第１のリミッタ５０の出力Ｖｒ１は図１３（Ｃ）に示すように最大及び最小リミッタ値＋ＶＬと−ＶＬとになる。なお、Ｖｓ´は図１３（Ｆ）に示すようにＶＬと同一値を有する。
第２の演算回路４８の出力Ｖｒ３´はＶｒｉ−Ｖｒｃ＋Ｖｓ´となり、この絶対値は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりも小さい。このため、出力Ｖｒ３´は第２のリミッタ５１で制限されず、第２のリミッタ５１の出力Ｖｒ３は図１３（Ｅ）に示すように入力Ｖｒ３´と同一値になる。図１３（Ｅ）に示すように、第２のリミッタ５１の出力Ｖｒ３の絶対値が最大及び最小リミッタ値よりも小さいと、図８（Ｃ）に示すようにＶｒ３が三角波電圧Ｖｔに交差し、第５及び第６のスイッチＱ５、Ｑ６の高周波オン・オフ動作が生じる。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの僅かな相違によっても第５及び第６のスイッチＱ５、Ｑ６の第２の周波数でのオン・オフ動作が生じる。
この様に第１及び第２の指令値Ｖｒｃ、Ｖｒｉの僅かな相違によっても第５及び第６のスイッチＱ５、Ｑ６の第２の周波数でのオン・オフ動作が生じると、出力電圧Ｖｏの定電圧性は高くなる。しかし、負荷によっては、出力電圧Ｖｏの所定範囲の動作を許すものがある。出力電圧Ｖｏが許容範囲にあるにも拘らず、第５及び第６のスイッチＱ５、Ｑ６又は第１及び第２のスイッチＱ１、Ｑ２が高周波即ち第２の周波数でオン・オフ動作すると、スイッチング損失のために効率が低下する。
【００５２】
図１４は図２の本発明の実施形態に従う動作を示す。図１４（Ａ）は
図１３（Ａ）と同様に第１及び第２の指令値Ｖｒｃ、Ｖｒｉが△Ｖｒだけ異なる状態を示す。図１４（Ｆ）に示す様に、最大及び最小バイアス電圧＋Ｖｓ、−Ｖｓの絶対地は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりもＶａだけ高い。このため、図１４（Ｂ）に示す第１の演算回路４７の出力Ｖｒｉは図１３（Ｂ）のそれよりも大きくなる。しかし、図１４（Ｃ）に示す第１のリミッタ５０で制限されて値Ｖｒ１は図１３（Ｃ）のそれと同一である。
第２の演算回路４８の出力Ｖｒ３´は、図１４（Ｆ）のバイアス電圧Ｖｓが図１３（Ｆ）のバイアス電圧Ｖｓ´よりもＶａだけ高くなった分だけ図１３（Ｄ）の値よりも上昇し、この絶対値は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりも大きくなる。図１４（Ｄ）の値Ｖｒ３´は第２のリミッタ５１で制限され、図１４（Ｅ）に示す値Ｖｒ３になる。この値Ｖｒ３は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値に等しいので、図７（Ｃ）と同様に三角波電圧Ｖｔを横切らない。このため、図１４の場合には、図７と同様に第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６の高周波即ち第２の周波数のオン・オフ動作が生じない。従って、これ等のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６のスイッチング損失が少なくなり、効率が向上する。
【００５３】
第１及び第２の指令値Ｖｒｃ、ＶｒｉがＶｒｉ＞Ｖｒｃであり、かつＶｒｉ−Ｖｒｃ＜Ｖａの時には、不感帯Ｖａの働きによって昇圧モ−ドが設定されず、第５及び第６のスイッチＱ５、Ｑ６と第１及び第２のスイッチＱ１、Ｑ２との高周波即ち第２の周波数でのオン・オフ動作が禁止され、図７と同様な非変換モ−ドとなり、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６のスイッチング損失が低減する。
【００５４】
図１５は第１の指令値Ｖｒｃに高調波が含まれている時の図２の各部の状態を図１４と同様に示す。図１５（Ａ）の第１の指令値Ｖｒｃの実効値と第２の指令値Ｖｒｉの実効値は同一であるが、波形が異なる。このために、両者の差△Ｖｒは高調波となる。この様に差△Ｖｒが高調波の場合であっても、不感帯Ｖａの範囲であれば、第１及び第２のリミッタ５０、５１の出力Ｖｒ１、Ｖｒ３は図１５（Ｃ）（Ｅ）に示す様に最大及び最小のリミット値＋ＶＬ、−ＶＬとなり、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６の高周波即ち第２の周波数でのオン・オフ動作が禁止される。
一方、従来のＶｓ´＝ＶＬの時には、図１３と同様に第５及び第６のスイッチＱ５、Ｑ６の高周波オン・オフ動作が生じ、スイッチング損失が大きくなる。
【００５５】
本実施形態は次の効果を有する。
（１） 最大バイアス電圧値＋Ｖｓと最大リミッタ値−ＶＬとの間及び最小バイアス電圧値−Ｖｓと最小リミッタ値−ＶＬとの間が不感帯として機能し、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの相互間の差△Ｖｒが、上記不感帯の範囲に収まっている時には、第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波即ち第２の周波数でのオン・オフが禁止される。このため、高周波スイッチングの回数が少なくなり、スイッチング損失による効率低下が少なくなる。なお、不感帯の範囲では、電力変換装置の出力電圧の制御が不能になるが、この制御不能な範囲を出力電圧の変化の許容範囲内にすることによって、所望の電力変換を阻害しない。
（２） 第１及び第２の指令値Ｖｒｃ、Ｖｒｉが実効値が同一であっても一方に高調波成分が含まれていると、両者の差△Ｖｒが零とならず，従来方式では第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波スイッチ動作が生じたが、本発明では、差△Ｖｒが不感帯の範囲内であれば、高周波即ち第２の周波数でのスイッチング動作が生じない。従って、不要な高周波スイッチングを抑制して効率を高めることができる。
（３） バイアス電圧Ｖｓの最大及び最小バイアス電圧値の絶対値のレベルを高めるという簡単な構成によって所望の不感帯を得ることができ、回路構成の複雑化を抑えることができる。
（４） 非変換モードには第１、第２、第５及び第６のスイッチＱ１，Ｑ２，Ｑ５，Ｑ６、また降圧モードには第１及び第２のスイッチＱ１ 、Ｑ２ 、また、昇圧モードにおいては第５及び第６のスイッチＱ５ 、Ｑ６ をそれぞれ５０Ｈｚの低周波でオン・オフ制御するので、単位時間当りのスイッチング回数及びスイッチング損失が少なくなり、電圧変換装置の効率を高めることができる。
（５） 第１、第２及び第３のモードのいずれにおいても、第３及び第４のスイッチＱ３、Ｑ４が高周波でオン．オフ制御されるので、力率改善及び交流入力電流の波形改善即ち高調波成分の低減を図ることができる。
（６） 基準出力電圧指令値発生器６６の出力を変えることによって第１、第２及び第３のモードの切換えが実行され、所望の交流出力電圧Ｖｏが得られる。従って、モード切換え回路の構成が簡単になり、電力変換装置のコストの低減、及び小型化が達成される。
（７） 基準出力電圧指令値発生器６６の出力を一定に保つことによって、入力交流電圧Ｖｉｎの変化に拘らず一定の交流出力電圧Ｖｏを得ることができる。また、入力交流電圧Ｖｉｎの変化に応じて第１〜第６のスイッチＱ１〜Ｑ６を第１、第２及び第３のモードから選択された最適なモードで制御することができる。
【００５６】
【第２の実施形態】
次に、図１６を参照して第２の実施形態の電圧変換装置を説明する。但し、図１６において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。また、第２の実施形態においても必要に応じて図１〜図１５を参照する。
第２の実施形態の電圧変換装置は、図１の制御回路２を図１６に示す制御回路２ａに変形し、この他は図１と同一に構成したものである。図１６の制御回路２ａは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１、第２及び第３の演算回路４７ａ，４８ａ，４９ａを設け、この他は図２と同一に形成したものである。
図１６の第１の演算回路４７ａは、第１及び第２の指令値発生手段４４，４５に接続され、次式の演算を行い、差信号△Ｖを出力する。
△Ｖ＝Ｖｒｉ−Ｖｒｃ
第２の演算回路４８ａは第１の演算回路４７ａとバイアス電圧発生器４６とに接続され、次の演算を行う。
もし△Ｖ＞０なら
Ｖｒ１＝Ｖｓ−△Ｖ
Ｖｒ３＝Ｖｓ
もし△Ｖ＝０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もし△Ｖ＜０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋△Ｖ
なお、上記の値Ｖｒ１、Ｖｒ３は図２の第１及び第２のリミッタ５０、５１と同様なもので制限されている。
第３の演算回路４９ａは第１の指令値発生手段４４と第２の演算回路４８ａとに接続され、次の演算を行う。
Ｖｒ２＝Ｖｒｃ−Ｖｒ１
図１６の第１、第２及び第３のモードで第２及び第３の演算回路４８ａ，４９ａから得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第２の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００５７】
【第３の実施形態】
次に、図１７を参照して第３の実施形態の電圧変換装置の制御回路２ｂを説明する。但し、図１７において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。図１７の制御回路２ｂは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１及び第２の演算回路４７ｂ，４８ｂと選択回路４９ｂとを設け、更に、２つの加算器７１、７３と１つの減算器７２と、第３のリミッタ７４を設け、この他は図２と同一に形成したものである。
図１７の第１の演算回路４７ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｃ−Ｖｒｉの減算を行い、差信号△Ｖ１を出力する。
第２の演算回路４８ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｉ−Ｖｒｃの減算を行い、差信号△Ｖ２を出力する。
選択回路４９ｂは、第１及び第２の指令値発生手段４４，４５と第１の演算回路４７ｂとに接続され、第１の演算回路４７ｂの出力△Ｖ１に基づいて次の演算を行う。
もし△Ｖ１＝０ならＶｒｃを選択する。
もし△Ｖ１＞０ならＶｒｃを選択する。
もし△Ｖ１＜０ならＶｒｉを選択する。
加算器７１は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、これらの出力を加算する。従って，図１７の第１の演算回路４７ｂと加算器７１との組み合せは図２の第１の演算回路４７と等価である。
減算器７２は、選択回路４９ｂとバイアス電圧発生器７６とに接続され、方形波電圧Ｖｓから選択回路４９ｂの出力を減算し、図２の第３の演算回路４９の出力と実質的に同じ信号を出力する。従って、図１７の選択回路４９ｂと減算器７２との組み合せは図２の第３の演算回路４９と等価である。
加算器７３は、第２の演算回路４８ｂとバイアス電圧発生器７６とに接続され、これらの出力を加算する。従って，図１７の第２の演算回路４８ｂと加算器７２との組み合せは図２の第２の演算回路４８と等価であり、Ｖｒｉ―Ｖｒｃ＋Ｖｓを出力する。
第３のリミッタ７４は減算器７２と第２のコンパレータ５４との間に接続され、減算器７２の出力を最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限する。
第１、第２及び第３のモードにおいて、図１７の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第３の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００５８】
【第４の実施形態】
次に、図１８を参照して第４の実施形態の電圧変換装置の制御回路２ｃを説明する。但し、図１８において図２及び図１７と実質的に同一の部分には、同一の符号を付してその説明を省略する。
図１８の制御回路２ｃは、図１７の制御回路２ｂの第２の演算回路４８ｂを省き、図１７の加算器７３を減算器７３´に変形し、この他は図１４と同一に形成したものである。図１８の減算器７３´は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、バイアス電圧Ｖｓから第１の演算回路４７ｂの出力を減算し、Ｖｓ―（Ｖｒｃ―Ｖｒｉ）＝Ｖｓ―Ｖｒｃ＋Ｖｒｉを出力する。従って，図１８の減算器７３´から図１７の加算器７３と同じ出力を得ることができる。
第１、第２及び第３のモードにおいて、図１８の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２及び図１４で同一符号で示すものと同一である。従って、第４の実施形態によっても、第１及び第３の実施形態と同一の効果を得ることができる。
【００５９】
【第５の実施形態】
図１９に示す第５の実施形態の制御回路２ｄは、図２の制御回路２の第１、第２及び第３のＮＯＴ回路５６，５７，５８の代りに、第４、第５及び第６のコンパレータ５６’、５７’、５８’を設け、この他は図２と同一に形成したものである。第４、第５及び第６のコンパレータ５６’、５７’、５８’
の負入力端子は、第１のリミッタ５０と、第３の演算回路４９と、第２のリミッタ５１とにそれぞれ接続され、Ｖｒ１，Ｖｒ２，Ｖｒ３の供給を受ける。第４、第５及び第６のコンパレータ５６’、５７’、５８’の正入力端子は三角波発生器５２に接続されている。第４、第５及び第５のコンパレータ５６’、５７’、５８’は、第１、第２及び第３のコンパレータ５３，５４，５５から出力される第１、第３及び第５の制御信号ＶＱ１，ＶＱ３，ＶＱ５に対して逆位相の第２、第４及び第６の制御信号ＶＱ２，ＶＱ４，ＶＱ６を形成してライン１３，１５，１７に送出する。この図１９の制御回路２ｄによっても図２の制御回路２と同一の効果を得ることができる。
なお、図１６，図１７及び図１８の第１、第２及び第３のＮＯＴ回路５６，５７，５８を図１９の第４、第５及び第６のコンパレータ５６’、５７’５８’と同様なものに置き換えることができる。
【００６０】
【変形例】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） 制御回路２、２ａ、２ｂを、第１のモード即ち非変換モードと第２のモード即ち降圧モードとの２つのみ、又は第１のモード即ち非変換モードと第３のモード即ち昇圧モードとの２つのみ、又は第２のモード即ち降圧モードと第３のモード即ち昇圧モードとの２つのみで動作させることができる。
（２） 制御回路２、２ａ、２ｂの多くの部分をディジタル回路で構成することことができる。
（３） 第１及び第２のスイッチＱ１ 、Ｑ２ のオン期間の相互間、第３及び第４のスイッチＱ３ 、Ｑ４ のオン期間の相互間、第５及び第６のスイッチＱ５ 、Ｑ６ のオン期間の相互間に周知のデッドタイム（休止期間）を設けて各スイッチのストレージによって対のスイッチが同時にオンになることを防止し、対の直流ライン間の短絡を防止してもよい。
（４） 第１、第２及び第３のインダクタＬ１，Ｌ２，Ｌ３の全て、又はＬ１とＬ３のみ、又はＬ２とＬ３のみを設けることができる。
（５） 図２において第３の演算回路４９に第２の指令値Ｖｒｉと第２のリミッタ５１の出力Ｖｒ３を入力させる代りに、点線で示すように、第１の指令値Ｖｒｃと第１のリミッタ５０の出力Ｖｒ１とを入力させ、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算し、コンパレ−タ５４に送ることができる。
（６） 変換回路１に対して同一回路構成のものを並列的に接続して多相の電圧変換装置を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の電圧変換装置を示す回路図である。
【図２】図１の制御回路を示す回路図である。
【図３】図１の電圧変換装置を非変換モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図４】図１の電圧変換装置を降圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図５】図１の電圧変換装置を昇圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図６】図２のバイアス電圧発生器の入力及び出力を示す波形図である。
【図７】非変換モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図８】降圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図９】昇圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図１０】非変換モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１１】降圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１２】昇圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１３】図２においてＶｓをこれよりも低いＶｓ´＝ＶＬにした時の各部の状態を示す波形図である。
【図１４】図２においてＶｓ＞ＶＬとした時の状態を図１３と同様に示す波形図である。
【図１５】第１の指令値Ｖｒｃが高調波成分を含む時の図２の各部の状態を図１４と同様に示す波形図である。
【図１６】第２の実施形態の制御回路を示す回路図である。
【図１７】第３の実施形態の制御回路を示す回路図である。
【図１８】第４の実施形態の制御回路を示す回路図である。
【図１９】第５の実施形態の制御回路を示す回路図である。
【符号の説明】
１ 変換回路
２，２ａ、２ｂ、２ｃ、２ｄ 制御回路
３ 電源
４４ 第１の指令値発生手段
４５ 第２の指令値発生手段
４６ バイアス電圧発生器
４７、４８、４９ 第１、第２及び第３の演算回路
５０、５１ 第１及び第２のリミッタ
５２ 三角波発生器
５３、５４、５５ 第１、第２及び第３のコンパレータ
５６、５７、５８ 第１、第２及び第３のＮＯＴ回路
Ｑ１ 〜Ｑ６ 第１〜第６のスイッチ
Ｃ コンデンサ
Ｌ１ 、Ｌ２ 第１及び第２のインダクタ
【発明の属する技術分野】
本発明は、交流入力電圧を複数の形態で電圧変換することができる単相又は多相の電力変換装置に関する。
【０００２】
【従来の技術】
ＡＣ−ＤＣ−ＡＣ変換可能な電力変換装置をハーフブリッジ型ＡＣ−ＤＣコンバータとハーフブリッジ型ＤＣ−ＡＣインバータとの組み合せによって構成することは公知である。
また、ＡＣ−ＤＣ−ＡＣ変換装置の効率を向上させるために、ハーフブリッジ型ＡＣ−ＤＣコンバータのスイッチとハーフブリッジ型ＤＣ−ＡＣインバータのスイッチの全てを高い繰返し周波数でオン・オフ制御しないで、ＡＣ−ＤＣ−ＡＣ変換装置に含まれているスイッチの一部のみを高い繰返し周波数でオン・オフし、残りのスイッチを整流器として動作させるために交流電源電圧の周期でオン・オフする方式が本件出願人に係る特開平８−１２６３５２号公報、特開２００１−２５８２７０号公報で提案されている。
上記公報で提案されているＡＣ−ＤＣ−ＡＣ変換装置は、入力段の第１及び第２のスイッチと、中間段の第３及び第４のスイッチと、出力段の第５及び第６のスイッチとを含み、入力電圧と出力電圧とがほぼ同一になるようにコンバータ及びインバータのスイッチを制御する第１のモードと、入力電圧よりも出力電圧を下げるようにスイッチを制御する第２のモードと、入力電圧よりも出力電圧を上げるようにスイッチを制御する第３のモードとを取ることができる。ＡＣ−ＤＣ−ＡＣ変換装置が複数のモードで動作できるように構成されていると、同一の交流入力電圧に基づいて複数の異なるレベルの交流出力電圧を得ること、又は異なる複数の交流入力電圧に基づいて同一レベルの交流出力電圧を得ることができる。
【０００３】
【発明が解決しようとする課題】
ところで、上記特開２００１−２５８２７０号の変換装置の第１、第２及び第３のモ−ドを得るための制御回路は、図１３（Ａ）に示す交流又は交流成分を有する信号から成る第１の指令値Ｖｒｃ及び第２の指令値Ｖｒｉの差に対して図１３（Ｆ）に示す方形波電圧Ｖｓ´を加算する手段を有する。もし、第１及び第２の指令値Ｖｒｃ、Ｖｒｉが交流入力電圧の基本波と同一の周波数を有する正弦波であり且つ第１及び第２の指令値が正確に発生すれば、特開２００１−２５８２７０号の変換装置は、理想的に動作する。しかし、図１５（Ａ）に示すように例えば第１の指令値Ｖｒｃが高調波成分即ち歪み成分を含むと、第１の指令値Ｖｒｃの実効値と第２の指令値Ｖｒｉの実効値が同一であっても、両者の差の信号△Ｖｒ＝Ｖｒｃ−Ｖｒｉは零にならず、高調波を含む信号を発生する。このため、理想的には高周波でのオン・オフ動作が禁止されるべき入力段の第１及び第２のスイッチと、出力段の第５及び第６のスイッチとのいずれか一方が高周波でオン・オフ動作する期間が発生する。
また、変換装置の交流出力電圧が目標値から許容範囲内で変化した場合にも、第１及び第２のスイッチ又は第５又は第６のスイッチの高周波オン・オフ動作が生じる。
上述のような高周波のオン・オフ動作によって第１及び第２のスイッチ又は第５第６のスイッチの電力損失が生じ、効率の低下を招く。
【０００４】
そこで、本発明の目的は、第１及び第２のスイッチ又は第５及び第６のスイッチの高周波オン・オフ動作に基づくスイッチング損失を低減し、且つこの低減を簡単な回路で達成できる電力変換装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を、実施形態を示す図面の符号を参照して説明する。但し、本願の各請求項及びここにおける参照符号は本発明の理解を助けるためのものであって、本発明を限定するものではない。
本願請求項の発明は、交流電源（３）から供給された第１の周期を有する正弦波交流入力電圧（Ｖｉｎ）を異なるレベルの交流出力電圧（Ｖ０）に変換する機能を有し、前記交流出力電圧（Ｖ０）を負荷（１１）に供給する電力変換装置であって、
前記交流電源（３）の一端を接続するための交流入力端子（４）と、
前記負荷（１１）の一端を接続するための交流出力端子（６）と、
前記交流電源（３）の他端及び前記負荷（１１）の他端を接続するための共通端子（５）と、
制御可能な第１及び第２のスイッチ（Ｑ１，Ｑ２）が直列に接続された第１の直列回路と、
制御可能な第３及び第４のスイッチ（Ｑ３，Ｑ４）が直列に接続された回路であり且つ前記第１の直列回路に対して並列に接続された第２の直列回路と、
制御可能な第５及び第６のスイッチ（Ｑ５，Ｑ６）が直列に接続された回路であり且つ前記第１及び第２の直列回路に対して並列に接続された第３の直列回路と、
前記第１、第２及び第３の直列回路に対して並列に接続されたコンデンサ（Ｃ）と、
インダクタンス手段と
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ４Ｑ５，Ｑ６）を制御するための制御手段（２）と
から成り、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）が前記交流入力端子（４）に接続され、
前記第３及び第４のスイッチ（Ｑ３，Ｑ４）の相互接続点（９）が前記共通端子（５）に接続され、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）が前記交流出力端子（６）に接続され、
前記インダクタンス手段は、前記交流入力端子（４）と前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）との間に接続された第１のインダクタ（Ｌ１）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記交流出力端子（６）との間に接続された第２のインダクタ（Ｌ２）と前記第３及び第４のスイッチ（Ｑ３、Ｑ４）の相互接続点（９）と前記共通端子（５）との間に接続された第３のインダクタ（Ｌ３）とからなる３つのインダクタから任意に選択された少なくとも２つから成り、
前記制御手段（２）は、
前記交流入力端子（４）又は前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）と前記交流出力端子（６）又は前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｏ又はＶｉｎｖ）とをほぼ等しくする第１のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）を前記第１の周期よりも短い第２の周期でオン・オフ制御する第１の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも低くする第２のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）を前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第２の周期でオン・オフ制御する第２の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも高くする第３のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第３及び第４のスイッチ（Ｑ３，Ｑ４）とを前記第２の周期でオン・オフ制御し、且つ前記第５及び第６のスイッチ（Ｑ５，Ｑ６）を前記第１の周期でオン・オフ制御する第３の機能とからなるの３つの機能の内の少なくとも２つの機能を得るために、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｃｏｎｖ）を所望値にするための第１の指令値Ｖｒｃを前記交流入力電圧（Ｖｉｎ）に同期して発生する第１の指令値発生手段（４４）と、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｉｎｖ）を所望値にするための第２の指令値Ｖｒｉを前記交流入力電圧（Ｖｉｎ）に同期して発生する第２の指令値発生手段（４５）と、
前記第１の周期を有して最大バイアス電圧値＋Ｖｓと最小バイアス電圧値−Ｖｓとが交互に配置された方形波電圧又は近似方形波電圧から成るバイアス電圧Ｖｓを発生するバイアス電圧発生器（４６）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記
バイアス電圧発生器（４６）とに接続され、
Ｖｒｃ−Ｖｒｉ＋Ｖｓを最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限した値から成る第１の値（Ｖｒ１）と、
Ｖｒｉ−Ｖｒｃ＋Ｖｓを示す第２の値（Ｖｒ３）と、
Ｖｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限した値から成る第３の値（Ｖｒ２）と
を出力する演算手段（４７，４８，４９）と、
前記演算手段（４７，４８，４９）と前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）とに接続され、前記演算手段（４７，４８，４９）から得られた前記第１、第２及び第３の値（Ｖｒ１，Ｖｒ３，Ｖｒ２）に基づいて前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）をオン・オフ制御するための第１、第２、第３、第４、第５及び第６の制御信号（ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，ＶＱ６）を形成する制御信号形成手段（５２，５３，５４，５５，５６，５７，５８又は５２，５３，５４，５５、５６’、５７’、５８’）と
から成り、
前記最大バイアス電圧値＋Ｖｓは前記最大リミッタ値＋ＶＬよりも所定値だけ高く設定され、前記最小バイアス電圧値−Ｖｓの絶対値は前記最小リミッタ値−ＶＬの絶対値よりも所定値だけ高く設定され、
かつ、前記バイアス電圧値＋Ｖｓと前記第１の指令値Ｖｒｃとの間及び前記バイアス電圧値−Ｖｓと前記第２の指令値Ｖｒｉとの間は不感帯として機能し、
前記最大リミッタ値＋ＶＬは前記第１、第２、第５及び第６のスイッチを前記第２の周期でオン・オフする領域から前記第１の周期でオフ制御する領域への転換レベルに相当し、前記最小リミッタ値−ＶＬは前記第１、第２、第５及び第６のスイッチを前記第２の周期でオン・オフ制御する領域から前記第１の周期でオン制御する領域への転換レベルに相当していることを特徴とする電力変換装置に係わるものである。
【０００６】
なお、請求項２に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記第１の周期よりも短い第２の周期で発生する比較波発生器（５２）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第１のスイッチ（Ｑ１）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第１の制御信号（ＶＱ１）を形成し、この第１の制御信号（ＶＱ１）を前記第１のスイッチ（Ｑ１）に供給するための第１のコンパレータ（５３）と、
前記第１のコンパレータ（５３）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の制御信号（ＶＱ１）と逆位相の第２の制御信号（ＶＱ２）を形成し、この第２の制御信号（ＶＱ２）を前記第２のスイッチ（Ｑ２）に供給する第１のＮＯＴ回路（５６）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第３のスイッチ（Ｑ３）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第３の制御信号（ＶＱ３）を形成し、この第３の制御信号（ＶＱ３）を前記第３のスイッチ（Ｑ３）に供給するための第２のコンパレータ（５４）と、
前記第２のコンパレータ（５４）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の制御信号（ＶＱ３）と逆位相の第４の制御信号（ＶＱ４）を形成し、この第４の制御信号（ＶＱ４）を前記第４のスイッチ（Ｑ４）に供給する第２のＮＯＴ回路（５７）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第５のスイッチ（Ｑ５）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第５の制御信号（ＶＱ５）を形成し、この第５の制御信号（ＶＱ５）を前記第５のスイッチ（Ｑ５）に供給するための第３のコンパレータ（５５）と、
前記第３のコンパレータ（５５）と前記第６のスイッチ（Ｑ６）とに接続され、前記第５の制御信号（ＶＱ５）と逆位相の第６の制御信号（ＶＱ６）を形成し、この第６の制御信号（ＶＱ６）を前記第６のスイッチ（Ｑ６）に供給する第３のＮＯＴ回路（５８）とから成ることが望ましい。
また、請求項３に示すように、前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記第２の周期で発生する比較波発生器（５２）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第１のスイッチ（Ｑ１）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第１の制御信号（ＶＱ１）を形成し、この第１の制御信号（ＶＱ１）を前記第１のスイッチ（Ｑ１）に供給するための第１のコンパレータ（５３）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第２の制御信号（ＶＱ２）を形成し、この第２の制御信号（ＶＱ２）を前記第２のスイッチ（Ｑ２）に供給する第２のコンパレータ（５６´）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第３のスイッチ（Ｑ３）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第３の制御信号（ＶＱ３）を形成し、この第３の制御信号（ＶＱ３）を前記第３のスイッチ（Ｑ３）に供給するための第３のコンパレータ（５４）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第４の制御信号（ＶＱ４）を形成し、この第４の制御信号（ＶＱ４）を前記第４のスイッチ（Ｑ４）に供給する第４のコンパレータ（５７´）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第５のスイッチ（Ｑ５）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第５の制御信号（ＶＱ５）を形成し、この第５の制御信号（ＶＱ５）を前記第５のスイッチ（Ｑ５）に供給するための第５のコンパレータ（５５）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第６のスイッチ（Ｑ６）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第６の制御信号（ＶＱ６）を形成し、この第６の制御信号（ＶＱ６）を前記第６のスイッチ（Ｑ６）に供給する第６のコンパレ−タ（５８´）とから成ることが望ましい。
また、請求項４に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１の値（Ｖｒ１）を出力する第１の演算回路（４７）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖｓを演算して、前記第２の値（Ｖｒ３）を出力する第２の演算回路（４８）と、
前記第２の指令値発生手段（４５）と前記第２の演算回路（４８）とに接続され、Ｖｒ３−Ｖｒｉを演算して前記第３の値（Ｖｒ２）を出力する第３の演算回路（４９）と、
前記第１の演算回路（４７）に接続され，前記第１の演算回路（４７）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第２の演算回路（４８）に接続され，前記第２の演算回路（４８）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）とを有していることが望ましい。
また、請求項５に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、前記第２の指令値Ｖｒｉから前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖｒｃを演算する第１の演算回路（４７ａ）と、
前記第１の演算回路（４７ａ）と前記バイアス電圧発生器（４６）とに接続され、
もし、△Ｖ＞０の時は、
前記第１の値としてＶｒ１＝Ｖｓ−△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、
もし、△Ｖ＝０の時は、
前記第１の値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、
もし、△Ｖ＜０の時は、
前記第１の値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓ＋△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力する第２の演算回路（４８ａ）と、
前記第１の指令値発生手段（４４）と前記第２の演算回路（４８ａ）とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３の演算回路（４９ａ）とから成ることが望ましい。
また、請求項６に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１の演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
Ｖｒｉ−Ｖｒｃを演算する第２の演算回路（４８ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
第１の演算回路（４７ｂ）から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記第１の演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する第１の加算器（７１）と、
前記第２の演算回路（４８ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る第２の値（Ｖｒ３）を出力する第１の加算器（７３）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第１の加算器（７２）と、
前記第１の加算器（７１）に接続され，前記第１の加算器（７１）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第２の加算器（７３）に接続され，前記第２の加算器（７３）の出力を、
前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）と、
前記減算器（７２）に接続され，前記減算器（７２）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３のリミッタ（７４）とを有していることが望ましい。
また、請求項７に示すように、前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記演算回路（４７ｂ）とに接続され、前記演算回路（４７ｂ）から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する加算器（７１）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−（Ｖｒｃ−Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力する第１の減算器（７３´）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第２の減算器（７２）と、
前記加算器（７１）に接続され，前記加算器（７１）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第１の減算器（７３´）に接続され，前記第１の減算器（７３’）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）と、
前記第２の減算器（７２）に接続され，前記第２の減算器（７２）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３のリミッタ（７４）と
を有していることが望ましい。
また、請求項８に示すように、前記第１の指令値発生手段は、
前記交流入力端子（４）と前記共通端子（５）との間の交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信号を出力する入力電圧検出回路（４１）と、
前記コンデンサ（Ｃ）の直流電圧を検出して直流電圧検出信号を出力する直流電圧検出回路（４２）と、
前記交流入力端子（４）を流れる電流を検出し、前記電流に比例した電圧値を有する電流検出信号を出力する電流検出器（２３）と、
基準直流電圧を発生する基準直流電圧源（５９）と、
前記基準直流電圧源（５９）と前記直流電圧検出回路（４２）とに接続され、前記基準直流電圧と前記直流電圧検出信号との差を示す信号を出力する第１の減算器（６０）と、
前記入力電圧検出回路（４１）と前記第１の減算器（６０）とに接続され、前記交流入力電圧検出信号に前記第１の減算器（６０）の出力を乗算する乗算器（６２）と、
前記乗算器（６２）と前記電流検出器（２３）とに接続され、前記乗算器（６２）の出力から前記電流検出信号を減算して前記第１の指令値（Ｖｒｃ）を出力する第２の減算器（６３）と、
から成ることが望ましい。
また、請求項９に示すように、前記第２の指令値発生手段は、
基準出力電圧指令値を発生する基準出力電圧指令値発生器（６６）と、
前記交流出力端子（６）と前記共通端子（５）との間の出力電圧（Ｖ０）を検出し、出力電圧検出信号を出力する出力電圧検出回路（４３）と、
前記基準出力電圧指令値発生器（６６）と前記出力電圧検出回路（４３）とに接続され、
前記基準出力電圧指令値と前記出力電圧検出信号との差に相当する信号を前記第２の指令値（Ｖｒｉ）として出力する第３の減算器（６７）と
から成ることが望ましい。
また、請求項１０に示すように、前記基準出力電圧指令値発生器（６６）は、レベルの異なる複数の基準出力電圧指令値を選択的に発生することができるものであることが望ましい。
【０００７】
【発明の効果】
各請求項の発明によれば、次の効果が得られる。
（１） 最大バイアス電圧値＋Ｖｓと最大リミッタ値−ＶＬとの間及び最小バイアス電圧値−Ｖｓと最小リミッタ値−ＶＬとの間が不感帯として機能し、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの相互間の差△Ｖｒが、上記不感帯の範囲に収まっている時には、第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波のオン・オフ即ち第２の周期でのオン・オフが禁止される。このため、高周波スイッチングの回数が少なくなり、スイッチング損失による効率低下が少なくなる。なお、不感帯の範囲では、電力変換装置の出力電圧の制御が不能になるが、この制御不能な範囲を出力電圧の変化の許容範囲内にすることによって、所望の電力変換を阻害しない。
（２） 第１及び第２の指令値Ｖｒｃ、Ｖｒｉが実効値が同一であっても一方に高調波成分が含まれていると、両者の差△Ｖｒが零とならず，従来方式では第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波スイッチ動作が生じたが、本発明では、差△Ｖｒが不感帯の範囲内であれば、高周波スイッチング動作が生じない。
従って、不要な高周波スイッチングを抑制して効率を高めることができる。
（３） バイアス電圧Ｖｓの最大及び最小バイアス電圧値の絶対値のレベルを高めるという簡単な構成によって所望の不感帯を得ることができ、回路構成の複雑化を抑えることができる。
（４） 従来装置と同様に、複数のスイッチの内の一部を、高周波で
オン・オフ動作させないで、交流入力電圧と同一の低い周波数でオン・オフするので、スイッチング回数が低減し、スイッチング損失が少なくなる。また、交流入力電圧Ｖｉｎと同一の周期のバイアス電圧を使用してスイッチの高周波のオン・オフ動作を選択的に禁止しているので、スイッチの高周波のオン・オフ動作の禁止を簡単な回路で容易に達成することができる。また、交流入力電圧の変化に拘らず一定の交流出力電圧を容易に得ること、又は同一の交流入力電圧に基づいて複数の異なるレベルの交流出力電圧を得ることができる。
【０００８】
【実施形態】
次に、図面を参照して本発明の実施形態を説明する。
【０００９】
【第１の実施形態】
図１は本発明の第１の実施形態に従う複数の電圧変換形態をとり得るスイッチング方式のＡＣ−ＤＣ−ＡＣ装置即ち電力変換装置を示す。この電力変換装置は、力率改善機能を有する電圧調整装置と呼ぶこともできるものであって、大別して変換回路１とこの制御回路２とから成る。
【００１０】
変換回路１は、例えば５０Ｈｚの比較的低い第１の周波数、換言すれば比較的に長い第１の周期を有する正弦波交流電圧を供給するための商用交流電源３の一端に接続された交流入力端子４、交流電源３の他端に接続された入力側共通端子５と、第１、第２、第３、第４、第５及び第６のスイッチＱ１ 、Ｑ２ 、Ｑ３ 、Ｑ４ 、Ｑ５ 、Ｑ６ と、有極の電解コンデンサからなる直流リンク（ｌｉｎｋ）コンデンサ又は直流コンデンサとも呼ぶことができる平滑コンデンサＣと、入力段のリアクトル即ちインダクタＬ１ 、出力段のフィルタ用リアクトル即ちインダクタＬ２ と、入力段フィルタ用コンデンサＣ１ と、出力段フィルタ用コンデンサＣ２ と、交流出力端子６、出力側共通端子７とから成る。なお、入力側共通端子５と出力側共通端子７は互いに共通に接続されている。
【００１１】
第１〜第６のスイッチＱ１ 〜Ｑ６ はソースをバルク（サブストレート）に接続した構造の絶縁ゲート型電界効果トランジスタであって、第１、第２、第３、第４、第５及び第６のＦＥＴスイッチＳ１ 、Ｓ２ 、Ｓ３ 、Ｓ４ 、Ｓ５ 、Ｓ６ とこれに逆並列に接続された第１、第２、第３、第４、第５及び第６のダイオードＤ１ 、Ｄ２ 、Ｄ３ 、Ｄ４ 、Ｄ５ 、Ｄ６ とを有する。なお、ダイオードＤ１ 〜Ｄ６ をスイッチＱ１ 〜Ｑ６ に内蔵させないで個別部品とすることができる。また、ＦＥＴスイッチＳ１ 〜Ｓ６ をバイポーラトランジスタ、ＩＧＢＴ（絶縁・ゲート・バイポーラ・トランジスタ）等の半導体スイッチとすることができる。
【００１２】
第１及び第２のスイッチＱ１ 、Ｑ２ の直列接続から成る第１の直列回路と、第３及び第４のスイッチＱ３ 、Ｑ４ の直列接続から成る第２の直列回路と、第５及び第６のスイッチＱ５ 、Ｑ６ の直列接続から成る第３の直列回路と、直流コンデンサＣとは、互いに並列に接続されている。
【００１３】
第１の直列回路を構成している第１及び第２のスイッチＱ１ 、Ｑ２ の相互接続点８は第１のインダクタＬ１ を介して交流入力端子４に接続されている。第２の直列回路を構成している第３及び第４のスイッチＱ３ 、Ｑ４ の相互接続点９は共通端子５に接続されている。第３の直列回路を構成している第５及び第６のスイッチＱ５ 、Ｑ６ の相互接続点１０は出力段の第２のインダクタＬ２ を介して交流出力端子６に接続されている。負荷１１の一端は交流出力端子６に接続され、負荷１１の他端は共通端子７に接続されている。
【００１４】
第１のフィルタ用コンデンサＣ１ は入力電流の高周波成分を除去するために交流入力端子４と共通端子５間に接続されている。第２のフィルタ用コンデンサＣ２ は出力電圧の高周波成分を除去するために交流出力端子６と共通端子７間に接続されている。
なお、入力側の第１のインダクタＬ１は出力端子６に交流電源端子３の電圧Ｖｉｎよりも高い出力電圧Ｖ０を得るため、及び交流入力端子４における力率改善及び電流の波形改善を行うために必要なものである。図１では、交流入力端子４と第１及び第２のスイッチＱ１、Ｑ２の相互接続点８との間に第１のインダクタＬ１が接続されている。しかし、交流電源３と第３及び第４のスイッチＱ３、Ｑ４の相互接続点９との間の電流通路の中の任意の場所に１つ又は複数のインダクタを接続すると、第１のインダクタＬ１と同一の効果を得ることができる。例えば、インダクタＬ１の代りに、破線で示したインダクタＬ３を第３及び第４のスイッチＱ３、Ｑ４の相互接続点９と共通端子５との間に接続することができる。
また、本発明に従うインダクタンス手段は、第１、第２及び第３のインダクタＬ１、Ｌ２、Ｌ３から選択された２つ又は全部で構成することができる。
【００１５】
制御回路２によって第１〜第６のスイッチＱ１ 〜Ｑ６ を制御するために、制御回路２と第１〜第６のスイッチＱ１ 〜Ｑ６ のゲート（制御端子）との間がライン１２、１３、１４、１５、１６、１７で接続されている。なお、周知のようにスイッチＱ１〜Ｑ６の制御はゲート・ソース間に制御信号を供給して行われる。しかし、図１では図示を簡単化するために各スイッチＱ１〜Ｑ６の駆動回路の詳細は省略されている。
制御回路２によってスイッチＱ１ 〜Ｑ６ の制御信号を形成するために、交流入力端子４及び共通端子５がライン１８、１９によって、また交流出力端子６がライン２０によって、また平滑コンデンサＣの両端がライン２１、２２によって、また交流入力端子４ に流れる電流を検出する電流検出器２３がライン２４によって制御回路２にそれぞれ接続されている。
【００１６】
図１の制御回路２の詳細を図２によって説明する前に、図１の変換回路１の動作を説明する。変換回路１は、前述した特開平８−１２６３５２号公報と同様に第１、第２及び第３のモードから選択された１つのモ−ドで動作する。
第１のモードは、電源３の電圧即ち交流入力電圧Ｖｉｎ（例えば１００Ｖ）とほぼ同一の出力電圧Ｖ０ が交流出力端子６と共通端子７との間に得られる時に発生し、電圧非変換モードと呼ぶことができるものである。
第２のモードは、交流入力電圧Ｖｉｎ（１００Ｖ）よりも低い出力電圧Ｖ０ が交流出力端子６と共通端子７との間に得られる時に発生し、降圧モードと呼ぶことができるものである。
第３のモードは、交流入力電圧Ｖｉｎよりも高い出力電圧Ｖ０ が交流出力端子６と共通端子７との間に得られる時に発生し、昇圧モードと呼ぶことができるものである。
なお、本実施形態では、後述から明らかなように、図２の示す第１の指令値Ｖｒｃと第２の指令値Ｖｒｉとの大小関係によって、第１、第２及び第３のモ−ドが決定されている。
第１の指令値Ｖｒｃは、図１の交流入力端子４と共通端子５との間の電圧Ｖｉｎ又は第１及び第２のスイッチＱ１、Ｑ２の相互接続点８と共通端子５との間の第１の電圧Ｖｃｏｎｖと比例関係を有する。第２の指令値Ｖｒｉは、図１の交流出力端子６と共通端子５又は７との間の電圧Ｖｏ又は第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の第２の電圧Ｖｉｎｖと比例関係を有する。従って、第１の電圧Ｖｃｏｎｖと第２の電圧Ｖｉｎｖとがほぼ等しい時を第１のモ−ド、第２の電圧Ｖｉｎｖが第１の電圧Ｖｃｏｎｖよりも低い時を第２のモ−ド、第２の電圧Ｖｉｎｖが第１の電圧Ｖｃｏｎｖよりも高い時を第３のモ−ドと呼ぶこともできる。
いずれのモードにおいても、第１及び第２のスイッチＱ１ 、Ｑ２ から成る入力段スイッチ回路と第５及び第６のスイッチＱ５ 、Ｑ６から成る出力段スイッチ回路のいずれか一方又は両方の高周波（例えば２０ｋＨｚ）のオン・オフが禁止される。このため入力段スイッチ回路及び／又は出力段スイッチ回路の損失低減効果が生じる。
【００１７】
【非変換モード】
交流入力電圧Ｖｉｎと同一又はほぼ同一の出力電圧Ｖ０ を得る時に生じる非変換モード即ち第１のモードの場合には、第１〜第６のスイッチＱ１ 〜Ｑ６ に図３（Ｂ）〜（Ｇ）の第１〜第６の制御信号ＶＱ１〜ＶＱ６が供給される。即ち、第１及び第５のスイッチＱ１ 、Ｑ５ は電源３の５０Ｈｚの正弦波電圧と同一の周波数の５０Ｈｚ方形波パルスによって１８０度間隔で断続的にオンになり、第２及び第６のスイッチＱ２ 、Ｑ６ は第１及び第５のスイッチＱ１ 、Ｑ５ と反対に動作する。また、力率改善及び入力電流の波形改善のために第３及び第４のスイッチＱ３ 、Ｑ４ は図３（Ａ）の交流入力電圧Ｖｉｎの第１の周波数の２倍よりも高い第２の周波数（例えば２０ｋＨｚ）でオン・オフ制御される。換言すれば、交流入力電圧Ｖｉｎの第１の周期の１／２よりも短い第２の周期で、第３及び第４のスイッチＱ３、Ｑ４がオン・オフ制御される。
図３に示すように各スイッチＱ１ 〜Ｑ６ を制御すると、交流入力電圧Ｖｉｎが正の半波の期間（ｔ０ 〜ｔ１ ）では、交流電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第５のスイッチＱ５ 、第２のインダクタＬ２ 、及び負荷１１の経路で正方向電流が流れる。また、交流入力電圧Ｖｉｎが負の半波の期間（ｔ１ 〜ｔ２ ）では、交流電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、第２のスイッチＱ２ 、及び第１のインダクタＬ１ の経路で負方向電流が流れる。この非変換モードの場合、第１、第２、第５及び第６のスイッチＱ１ 、Ｑ２ 、Ｑ５ 、Ｑ６ は高周波（例えば２０ｋＨｚ）でオン・オフされないので、単位時間当りのスイッチング回数が少なくなり、スイッチング損失による効率低下が少なくなる。
本発明に従う実施形態では、バイアス電圧発生器４６のバイアス電圧Ｖｓの最大及び最小バイアス電圧値＋Ｖｓ、−Ｖｓの絶対値が第１及び第２のリミッタ５０、５１の最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりも高く設定され、この結果として不感帯が生じている。従って出力電圧Ｖｏの許容変動範囲例えばＶｏ１〜Ｖｏ２の範囲において出力電圧の制御が実行されない。即ち、出力電圧Ｖｏが許容出力電圧範囲Ｖｏ１〜Ｖｏ２に収まっている時には、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６が高周波即ち第２の周波数でオン・オフ動作しない。このため、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６の高周波スイッチングの回数が従来装置に比べて少なくなる。
第３及び第４のスイッチＱ３、Ｑ４のオン・オフによる力率改善及び波形改善は次のように行われる。交流入力電圧Ｖｉｎの正の半波の期間であって、且つ第３のスイッチＱ３がオンの期間には、電源３、第１のインダクタＬ１、第１のスイッチＱ１、及び第３のスイッチＱ３の経路に電流が流れる。第３のスイッチＱ３のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。交流入力電圧Ｖｉｎの負の半波期間であり、且つ第４のスイッチＱ４がオンの期間には、電源３、第４のスイッチＱ４、第２のスイッチＱ２、及び第１のインダクタＬ１の経路に電流が流れる。第４のスイッチＱ４のオン・オフ時間の調整即ち制御によって、交流入力電流を操作即ち調整することが可能になり、力率改善及び波形改善即ち高調波成分の除去が可能になる。この結果、交流入力電流が近似正弦波になる。
【００１８】
【降圧モード】
電源電圧即ち交流入力電圧Ｖｉｎよりも低い出力電圧Ｖ０が得られる時に生じる降圧モード即ち第２のモードの場合には、第１〜第６の主スイッチＱ１ 〜Ｑ６ に図４（Ｂ）〜（Ｇ）に示す第１〜第６の制御信号ＶＱ１〜ＶＱ６が供給される。即ち、第１及び第２のスイッチＱ１ 、Ｑ２ は図４（Ａ）の交流入力電圧Ｖｉｎと同一の低周波（５０Ｈｚ）即ち第１の周波数、換言すれば比較的長い第１の周期でオン・オフし、第３〜第６のスイッチＱ３ 〜Ｑ６ は高周波（例えば２０ｋＨｚ）即ち第２の周波数、換言すれば第１の周期よりも短い第２の周期のＰＷＭ（パルス幅変調）パルスでオン・オフする。図４の交流入力電圧Ｖｉｎの正の半波の期間ｔ０ 〜ｔ１ であり且つ第１及び第５のスイッチＱ１、Ｑ５ がオンの期間には、交流電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第５のスイッチＱ５ 、第２のインダクタＬ２ 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、入力交流電圧Ｖｉｎにほぼ等しくなる。また、入力交流電圧Ｖｉｎの正の半波の期間ｔ０ 〜ｔ１ であり且つ第１及び第６のスイッチＱ１ 、Ｑ６ がオンの期間には、交流電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、コンデンサＣ、第６のスイッチＱ６ 、第２のインダクタＬ２ 及び負荷１１の経路で正方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧ＶｉｎからコンデンサＣの電圧Ｖｃを減算した値にほぼ等しくなる。
【００１９】
降圧モードにおける交流入力電圧Ｖｉｎの負の半波の期間ｔ１ 〜ｔ２ であり且つ第２及び第６のスイッチＱ２，Ｑ６ がオンの期間には、交流電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、第２のスイッチＱ２ 及び第１のインダクタＬ１ の経路で負方向の電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値は交流入力電圧Ｖｉｎにほぼ等しくなる。また、交流入力電圧Ｖｉｎの負の半波の期間ｔ１ 〜ｔ２ であり且つ第２及び第５のスイッチＱ２，Ｑ５ のオンの期間には、交流電源３、負荷１１、第２のインダクタＬ２ 、第５のスイッチＱ５ 、コンデンサＣ、第２のスイッチＱ２ 及び第１のインダクタＬ１ の経路で負方向電流が流れる。この時の第５及び第６のスイッチＱ５、Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖの値はＶｉｎ−Ｖｃにほぼ等しくなる。
上述から明らかなように、降圧モード時には、第５及び第６のスイッチＱ５ 、Ｑ６ の高周波でのオン・オフ動作によって、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧Ｖｉｎとほぼ同一になる期間と、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖが交流入力電圧ＶｉｎからコンデンサＣの電圧Ｖｃを差し引いた値になる期間とが交互に生じる。この結果、交流入力電圧Ｖｉｎよりも低い出力電圧Ｖ０ が得られる。
【００２０】
降圧モード時の第３及び第４のスイッチＱ３，Ｑ４のオン・オフによっても、非変換モード時と同様に、力率改善及び電流の波形改善即ち高周波成分の除去の動作が生じる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようにコンデンサＣの電圧Ｖｃの制御も達成される。降圧モードにおいてコンデンサＣは第１、第２、第５及び第６のスイッチＱ１ Ｑ２ 、Ｑ５ 、Ｑ６ を通る回路で充電される。このため、もしコンデンサＣの電圧Ｖｃ を制御しないと、この電圧Ｖｃ は徐々に高くなる。そこで、第３及び第４のスイッチＱ３ 、Ｑ４ を高い周波数（例えば２０ｋＨｚ）でオン・オフしてコンデンサＣの電荷を放出し、この電圧Ｖｃ を制御する。コンデンサＣの放電回路は次のようにして形成される。まず、交流入力電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第４のスイッチＱ４ のオンの期間には、コンデンサＣ、第１のスイッチＱ１ 、第１のインダクタＬ１ 、電源３及び第４のスイッチＱ４ から成る閉回路でコンデンサＣの放電電流が流れる。この時、第１のインダクタＬ１ にエネルギーが蓄積される。次に、入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第３のスイッチＱ３ のオン期間には、第１のインダクタＬ１ 、電源３、第３のスイッチＱ３ 、第１のスイッチＱ１ から成る閉回路で第１のインダクタＬ１ のエネルギーの放出が行われ、第１のインダクタＬ１ のエネルギーは電源３に帰還される。第３及び第４のスイッチＱ３ 、Ｑ４ が図４（Ｄ）（Ｆ）に示すように交流入力電圧Ｖｉｎよりも十分に高い周波数でＰＷＭパルスで断続され、このＰＷＭパルスの幅の制御によってコンデンサＣの放電期間が制御され、コンデンサＣの電圧Ｖｃ はほぼ一定値に保たれる。なお、交流入力電圧Ｖｉｎが負の期間ｔ１ 〜ｔ２ であり且つ第３のスイッチＱ３ がオンの期間には、コンデンサＣ、第３のスイッチＱ３ ，電源３、第１のインダクタＬ１ 及び第２のスイッチＱ２ から成る閉回路でコンデンサＣの電荷が放出される。また、交流入力電圧Ｖｉｎが負の期間ｔ１ 〜ｔ２ であり且つ第４のスイッチＱ４ のオン期間には、第１のインダクタＬ１ 、第２のスイッチＱ２ 、第４のスイッチＱ４ 及び電源３から成る閉回路で第１のインダクタＬ１ のエネルギーが放出される。
【００２１】
【昇圧モード】
交流入力電圧Ｖｉｎよりも高い出力電圧Ｖ０ が得られる時に生じる昇圧モード即ち第３のモードの場合には、図５（Ｂ）〜（Ｇ）に示す制御信号ＶＱ１〜ＶＱ６で第１〜第６のスイッチＱ１ 〜Ｑ６ がオン・オフ制御される。即ち、第１〜第４のスイッチＱ１ 〜Ｑ４ は高周波即ち第２の周波数でオン・オフされ、第５及び第６のスイッチＱ５ 、Ｑ６ は電源周波数（５０Ｈｚ）即ち第１の周波数でオン・オフされる。図６の入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第１及び第５のスイッチＱ１ 、Ｑ５のオン期間には、電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第５のスイッチＱ５ 、第２のインダクタＬ２ 、負荷１１から成る経路で第１の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは、交流入力電圧Ｖｉｎとほぼ同一になる。昇圧モードにおいて、交流入力電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第２及び第５のスイッチＱ２ 、Ｑ５のオン期間には、電源３、第１のインダクタＬ１ 、第２のスイッチＱ２ 、コンデンサＣ、第５のスイッチＱ５ 、第２のインダクタＬ２ 及び負荷１１から成る経路で第１の方向の電流が流れる。この時には、交流入力電圧ＶｉｎにコンデンサＣの電圧Ｖｃ が加算された値の出力電圧Ｖ０が得られる。
【００２２】
昇圧モードにおいて、入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第２及び第６のスイッチＱ２ 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、第２のスイッチＱ２ 及び第１のインダクタＬ１ から成る経路で第２の方向の電流が流れる。この時は入力交流電圧Ｖｉｎに第１のインダクタＬ１ の電圧が加算されて出力電圧Ｖ０ となる。また、入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第１及び第６のスイッチＱ１ 、Ｑ６がオンの期間には、電源３、負荷１１、第２のインダクタＬ２ 、第６のスイッチＱ６ 、コンデンサＣ、第１のスイッチＱ１ 及び第１のインダクタＬ１ から成る経路で第２の方向の電流が流れる。この時の第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０と共通端子５又は７との間の電圧Ｖｉｎｖは入力交流電圧Ｖｉｎとほぼ同一になる。
【００２３】
この昇圧モ−ドにおいても、第３及び第４のスイッチＱ３、Ｑ４のオン・オフによって非変換モード時と同様に力率の改善及び波形改善が行われる。
第３及び第４のスイッチＱ３，Ｑ４のオン・オフによって次に示すようなコンデンサＣの電圧Ｖｃ制御も達成される。昇圧モードにおいてコンデンサＣの放電が生じ、この電圧が低下する。そこで、第３及び第４のスイッチＱ３ 、Ｑ４ を第５及び第６のスイッチＱ５ 、Ｑ６ よりも高い周波数（例えば２０ｋＨｚ）で断続することによってコンデンサＣの電圧Ｖｃ をほぼ一定に制御する。この詳しい動作を次に述べる。入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第４のスイッチＱ４ のオン期間には、電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、コンデンサＣ、第４のスイッチＱ４ から成る閉回路でコンデンサＣを充電する。この時、第１のインダクタＬ１ の蓄積エネルギーの放出があるので、コンデンサＣは、電源３の電圧Ｖｉｎと第１のインダクタＬ１ の電圧との和で充電される。即ち、出力電圧Ｖ０ よりも高い電圧でコンデンサＣが充電される。入力交流電圧Ｖｉｎが正の半波の期間ｔ０ 〜ｔ１ であり且つ第３のスイッチＱ３ のオン期間には、電源３、第１のインダクタＬ１ 、第１のスイッチＱ１ 、第３のスイッチＱ３ の経路に電流が流れ、第１のインダクタＬ１ にエネルギーが蓄積される。
入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第３のスイッチＱ３ がオンの期間には、電源３、第３のスイッチＱ３ 、コンデンサＣ、第２のスイッチＱ２ 及び第１のインダクタＬ１ から成る経路に電流が流れ、電源３の電圧Ｖｉｎと第１のインダクタＬ１ の電圧の和でコンデンサＣが充電される。
入力交流電圧Ｖｉｎが負の半波の期間ｔ１ 〜ｔ２ であり且つ第４のスイッチＱ４ のオンの期間には、電源３、第４のスイッチＱ４ 、第２のスイッチＱ２ 及び第１のインダクタＬ１ から成る経路に電流が流れ、第１のインダクタＬ１ にエネルギーが蓄積される。
【００２４】
上述から明らかなように、第１及び第２のスイッチＱ１，Ｑ２は主として昇圧のために使用されている。第３及び第４のスイッチＱ３，Ｑ４は、主として力率改善及び波形改善のために使用されている。第５及び第６のスイッチＱ５，Ｑ６は主として降圧のために使用されている。
【００２５】
次に、制御回路２の詳細を図２によって説明する。制御回路２は、入力電圧検出回路４１、直流電圧検出回路４２、出力電圧検出回路４３、第１の指令値発生手段４４、第２の指令値発生手段４５、バイアス電圧発生器４６、第１、第２及び第３の演算回路４７、４８、４９、第１及び第２のリミッタ５０、５１、比較波発生手段又はキャリア波発生手段としての三角波発生器５２、第１、第２及び第３のコンパレータ５３、５４、５５、第１、第２及び第３のＮＯＴ回路５６、５７、５８を有する。
【００２６】
入力電圧検出回路４１は、ライン１８、１９によって交流入力端子４と共通端子５とに接続されており、電源３の電圧Ｖｉｎを検出し、基準正弦波を発生する。直流電圧検出回路４２はライン２１、２２によって直流リンクコンデンサＣの両端に接続され、直流リンクコンデンサＣの電圧Ｖｃ を示す検出信号を出力する。出力電圧検出回路４３はライン２０、１９によって交流出力端子６と共通端子７に接続され、出力電圧Ｖ０ を示す検出信号を出力する。各検出回路４１、４２、４３は、電源電圧Ｖｉｎ、コンデンサ電圧Ｖｃ 、出力電圧Ｖ０ の実際の値よりも低い電圧を出力するが、理解を容易にするためにここでは実際の電圧と同一の値が出力されるものとする。
【００２７】
第１の指令値発生手段４４は、入力段電圧指令値発生手段又はコンバータ電圧指令値発生手段とも呼ぶことができるものであり、直流基準電圧源５９と、２つの減算器６０、６３と、２つの比例積分（ＰＩ）回路６１、６４と、乗算器６２とから成る。減算器６０は基準電圧源５９の基準電圧と直流電圧検出回路４２の検出出力の差を示す誤差信号を出力する。この誤差信号は比例積分回路６１を介して乗算器６２に入力し、入力電圧検出回路４１から得られた交流信号、例えば５０Ｈｚの基準正弦波（例えば実効値１００Ｖの正弦波）に乗算される。乗算器６２の出力は直流リンクコンデンサＣの電圧Ｖｃ を一定に保つための入力電流指令値である。減算器６３は乗算器６２の出力（入力電流指令値）と電流検出器２３に接続されたライン２４の検出値（検出電流値）との差を示す信号を出力する。減算器６３の出力は比例積分回路６４を介して出力される。比例積分回路６４の出力は第１の指令値Ｖｒｃとなる。第１の指令値Ｖｒｃは、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８と第３及び第４のスイッチＱ３、Ｑ４の相互接続点９との間の基本波の電圧Ｖｃｏｎｖを所望値にするための指令値である。ここで、基本波とは電源電圧Ｖｉｎと同一の周波数の信号である。なお、この第１の指令値Ｖｒｃは電源電圧Ｖｉｎに同期した正弦波又は正弦波に近似した波形であり、直流リンクコンデンサＣの電圧を所定値に制御するための情報と入力の力率を改善するための情報とを含む。この第１の指令値Ｖｒｃは、理想的には電源電圧Ｖｉｎの基本波と同一周波数の正弦波であるが、入力電圧Ｖｉｎの歪み（高調波成分）、乗算器６２、減算器６３、及び比例積分回路６４等の処理に伴う歪み（高周波成分）を含むことがある。
【００２８】
第２の指令値発生手段４５は、出力段電圧指令値発生手段又はインバータ電圧指令値発生手段とも呼ぶことができるものであって、基準出力電圧指令値発生器６６と、減算器６７と、比例積分微分（ＰＩＤ）回路６８とから成る。
この具体例では、交流入力電圧Ｖｉｎが一定の状態において交流出力電圧Ｖｏを変えることができるように第２の指令値発生手段４５が構成されている。このために、基準出力電圧指令値発生器６６は可変構成であって、第１、第２及び第３のモードに応じて異なる値の基準出力電圧指令値を発生させることができる。基準出力電圧指令値発生器６６は、非変換モード時には入出力電圧が等しいこと即ちＶｏ＝Ｖｉｎであることを示す第１の基準出力電圧指令値Ｖｏ１を発生し、降圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖｉｎよりもａボルト低いこと即ちＶｏ＝Ｖｉｎ−ａを示す第２の基準出力電圧指令値Ｖｏ２を発生し、昇圧モード時には、出力電圧Ｖｏが交流入力電圧Ｖｉｎよりもｂボルト高いこと即ちＶｏ＝Ｖｉｎ＋ｂを示す第３の基準出力電圧指令値Ｖｏ３を発生する。基準出力電圧指令値発生器６６は入力電圧検出回路４１に接続されており、交流入力電圧Ｖｉｎに同期して第１の周波数を有する正弦波又は正弦波に近似した波形を有する出力を形成する。なお、非変換モードと降圧モードと昇圧モードとの全てが要求されず、３つのモ−ドの内の任意の２つのモードのみが要求される場合には、３つのモードから選択された２つのモードのための２つの基準出力電圧指令値を出力するように基準出力電圧指令値発生器６６を構成する。
減算器６７は基準電圧指令値発生器６６の出力と出力電圧検出回路４３の出力との差を示す信号を出力する。この減算器６７の出力は比例積分微分（ＰＩＤ）回路６８を介して出力され、第２の指令値Ｖｒｉとなる。第２の指令値Ｖｒｉは第３及び第４のスイッチＱ３，Ｑ４の相互接続点９と第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０との間の基本波の電圧Ｖｉｎｖを所望値にするための指令値であり、交流入力電圧Ｖｉｎに同期した第１の周波数を有する正弦波又は正弦波に近似した波形から成る。
第２の指令値発生手段４５から発生する第２の指令値Ｖｒｉは、交流入力電圧Ｖｉｎが一定の場合には、非変換モード時に第１の指令値Ｖｒｃに等しい値、降圧モード時に第１の指令値Ｖｒｃよりも低い値、昇圧モード時に第１の指令値Ｖｒｃよりも高い値になる。交流出力電圧Ｖｏを常に一定に保つ時には、基準電圧指令値発生器６６の出力が一定に保たれる。即ち、交流入力電圧Ｖｉｎが例えば１００Ｖの場合と例えば２００Ｖの場合とのいずれであっても、一定の交流出力電圧Ｖｏ（例えば１００Ｖ）を得る時には、基準電圧指令値発生器６６の出力が一定に保たれる。このように基準電圧指令値発生器６６の出力が一定あっても、交流入力電圧Ｖｉｎが変化すると、入力電圧検出回路４１の出力が変化し、第１の指令値発生手段４４から得られる第１の指令値Ｖｒｃが変化し、交流出力電圧Ｖｏを一定に保つ制御が生じる。
なお、出力電圧指令値発生器６６の出力を変えるか否かは、使用者によって選択される。交流出力電圧Ｖｏまたは交流入力電圧Ｖｉｎの変化に基づく第１〜第６のスイッチＱ１〜Ｑ６の制御モードの切り換えは後述する演算手段によって自動的に行われる。
【００２９】
本実施形態の制御回路２は、降圧モード、昇圧モ−ド、及び非変換モ−ドを選択的に設定するための方バイアス電圧発生器４６と第１、第２及び第３の演算回路４７、４８、４９とを有する。
【００３０】
バイアス電圧発生器４６は、増幅器６９とリミッタ７０とから成る。増幅器６９は入力電圧検出回路４１から得られる図６（Ａ）の５０Ｈｚの基準正弦波Ｖｆ をピークが２００Ｖよりも十分に高い電圧に増幅するものである。リミッタ７０は、本発明に従って三角波発生器５２の出力三角波の最大値に等しいか又はほぼ等しい図２の第１及び第２のリミッタ５０、５１の最大リミッタ値＋ＶＬよりも所定値Ｖａ（例えば２Ｖ）高い最大バイアス電圧値＋Ｖｓ（例えば＋２０２Ｖ）と三角波の最小値に等しい又はほぼ等しい第１及び第２のリミッタ５０、５１の最小リミッタ値−ＶＬよりも所定値Ｖｂ（例えばＶａと同一の２Ｖ）だけ低い最小バイアス電圧値−Ｖｓ（例えば−２０２Ｖ）との間に増幅器出力６９を制限し、図６（Ｂ）に示す＋Ｖｓ 即ち高レベルと−Ｖｓ 即ち低レベルとを交互に有する方形波状バイアス電圧Ｖｓ を電源電圧Ｖｉｎと同一の周波数、同一周期で発生する。
図６（Ｂ）に示すバイアス電圧発生器４６から発生するバイアス電圧Ｖｓの−Ｖｓから＋Ｖｓ及びこの逆の転換区間は、完全に垂直にならずに微小の傾きを有しているが、三角波電圧Ｖｔの第２の周期よりも短いので、この傾きを無視できる。従って、図６（Ｂ）のバイアス電圧Ｖｓを、方形波電圧又は近似方形波電圧と呼ぶことができ、バイアス電圧発生器４６を方形波発生器と呼ぶこともできる。なお、後述する図７〜図９では、図示を省略化するためバイアス電圧Ｖｓが理想的な方形波で示されている。
【００３１】
第１の演算回路４７は、コンバータ電圧指令値発生手段即ち第１の指令値発生手段４４、インバータ電圧指令値発生手段即ち第２の指令値発生手段４５、及びバイアス電圧波発生器４６に接続されており、Ｖｒｃ＋Ｖｓ −Ｖｒｉの演算を実行する。即ち、第１の演算回路４７は加算器と減算器とを含み、コンバータ電圧指令値即ち第１の指令値Ｖｒｃに方形波バイアス電圧Ｖｓ を加算した値からインバータ電圧指令値即ち第２の指令値Ｖｒｉを減算する。なお、加算と減算の順序を逆にしてＶｒｃ−Ｖｒｉ＋Ｖｓ とすることもできる。
【００３２】
第２の演算回路４８はコンバータ電圧指令値発生手段即ち第１の指令値発生手段４４とインバータ電圧指令値発生手段即ち第２の指令値４５とバイアス電圧発生器４６とに接続されており、Ｖｒｉ＋Ｖｓ −Ｖｒｃの演算を実行する。即ち、第２の演算回路４８は加算器と減算器とを含み、インバータ電圧指令値即ち第２の指令値Ｖｒｉに方形波バイアス電圧Ｖｓ を加算した値からコンバータ電圧指令値即ち第１の指令値Ｖｒｃを減算する。なお、加算と減算の順序を逆にしてＶｒｉ−Ｖｒｃ＋Ｖｓ とすることもできる。
【００３３】
第１のリミッタ５０は、第１の演算回路４７の出力を三角波発生器５２から第２の周波数、第２の周期で出力される三角波電圧Ｖｔの最大値と同一又はこの近傍の値を有する最大リミッタ値＋ＶＬと三角波電圧Ｖｔの最小値と同一又はこの近傍の値を有する最小リミッタ値−ＶＬとの間に制限して第１のスイッチ制御指令値Ｖｒ１を出力する。この具体例では最大リミッタ値＋ＶＬが＋Ｖｓ−Ｖａ＝２００Ｖ、最小リミッタ値−ＶＬが−Ｖｓ＋（Ｖａ）＝−２００Ｖである。なお、第１のスイッチ制御指令値Ｖｒ１は入力段スイツチＱ１、Ｑ２に基づいて発生させるべき電圧を指令する第１の値と呼ぶこともできる。
第１の値Ｖｒ１の最大値及び最小値は、第１及び第２のモード時に図７（Ａ）及び図８（Ａ）に示すように最大リミッタ値＋ＶＬ及び最小リミッタ値−ＶＬと同じ値となり、第３のモードの時に図９（Ａ）に示すように最大リミッタ値＋ＶＬ最小リミッタ値−ＶＬとの間の値となる。
【００３４】
第２のリミッタ５１は第２の演算回路４８の出力を第１のリミッタ５０と同一又は実質的に同一の最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限して第２のスイッチ制御指令値Ｖｒ３を出力する。なお、この第２のスイッチ制御指令値Ｖｒ３を、出力段スイッチＱ５、Ｑ６に基づいて発生させるべき電圧を指令する第２の値と呼ぶこともできる。
第２の値としてのＶｒ３の最大値及び最小値は、第１及び第３のモードの時に図７（Ｃ）及び図９（Ｃ）に示すように最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬと同一になり、第２のモ−ド時に図８（Ｃ）に示すように最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間の値となる。
【００３５】
第３の演算回路４９はインバータ電圧指令値発生手段４５と第２のリミッタ５１とに接続され、Ｖｒ３−Ｖｒｉの演算を実行する。即ち、第３の演算回路４９は減算器であって、第２のスイッチ制御指令値Ｖｒ３からインバータ電圧指令値Ｖｒｉを減算して指令値Ｖｒ２を発生する。この指令値Ｖｒ２は、請求項で第３の値と呼ばれているものであって、コンデンサＣの電圧の指令値、又は力率改善指令値と呼ぶこともできる。コンデンサＣの電圧Ｖｃの１／２の電位を基準にして、第１及び第２のスイッチＱ１，Ｑ２の相互接続点８の基本波の電圧をＶ１，第３及び第４のスイッチＱ３，Ｑ４の相互接続点９の基本波の電圧をＶ２、第５及び第６のスイッチＱ５，Ｑ６の相互接続点１０の基本波の電圧をＶ３とした時に、このＶ１，Ｖ２，Ｖ３とスイッチ制御指令値Ｖｒ１，Ｖｒ２，Ｖｒ３との関係は、
Ｖ１＝（Ｖｃ／２）Ｖｒ１，
Ｖ２＝（Ｖｃ／２）Ｖｒ２，
Ｖ３＝（Ｖｃ／２）Ｖｒ３，
Ｖｉｎｖ＝Ｖ３−Ｖ２，
Ｖｃｏｎｖ＝Ｖ１−Ｖ２となる。
Ｖｒ２は、第１、第２及び第３のモードのいずれにおいても図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように＋ＶＬと−ＶＬとの間の値になる。
【００３６】
第１、第２及び第３の演算回路４７，４８，４９と第１及び第２のリミッタ５０，５１とから成る演算手段から得られる出力Ｖｒ１，Ｖｒ２，Ｖｒ３に基づいて、第１〜第６のスイッチＱ１〜Ｑ６の第１〜第６の制御信号ＶＱ１〜ＶＱ６を形成する制御信号形成手段として、三角波発生器５２と第１、第２及び第３のコンパレータ５３，５４，５５と第１、第２及び第３のＮＯＴ回路５６、５７、５８とが設けられている。
比較波発生器又はキャリア波発生器としての三角波発生器５２は電源３の電圧Ｖｉｎの第１の周波数（５０Ｈｚ）の２倍よりも高い第２の周波数（例えば２０ｋＨｚ）の三角波電圧Ｖｔを図７〜図９に示すように発生する。三角波電圧Ｖｔの最大値は第１及び第２のリミッタ５０，５１の最大リミッタ値＋ＶＬと同一又はこれよりも少し低い値に設定される。三角波電圧Ｖｔの最小値は、第１及び第２のリミッタ５０，５１の最小リミッタ値−ＶＬと同一又はこれよりも少し高く設定される。図２では１つの三角波発生器５２が第１、第２及び第３のコンパレータ５３、５４、５５に接続されているが、第１、第２及び第３のコンパレータ５３、５４、５５のための専用の３つの三角波発生器を設けることもできる。また、三角波発生器５２を周知の鋸波発生回路にすることができる。
【００３７】
第１のコンパレータ５３は第１のリミッタ５０と三角波発生器５２とに接続され、図７（Ａ）、図８（Ａ）及び図９（Ａ）に示すように第１の値Ｖｒ１と三角波電圧Ｖｔ とを比較して図３（Ｂ）、図４（Ｂ）及び図５（Ｂ）に示す第１のスイッチＱ１ のオン・オフ制御信号ＶＱ１をライン１２に出力する。
【００３８】
第２のコンパレータ５４は第３の演算回路４９と三角波発生器５２とに接続され、図７（Ｂ）、図８（Ｂ）及び図９（Ｂ）に示すように第２の値Ｖｒ２と三角波電圧Ｖｔ とを比較して図３（Ｄ）、図４（Ｄ）及び図５（Ｄ）に示す第３のスイッチＱ３ のオン・オフ制御信号ＶＱ３をライン１４に出力する。
【００３９】
第３のコンパレータ５５は第２のリミッタ５１と三角波発生器５２とに接続され、図７（Ｃ）、図８（Ｃ）及び図９（Ｃ）に示すように第２の値Ｖｒ３と三角波電圧Ｖｔ とを比較して図３（Ｆ）、図４（Ｆ）及び図５（Ｆ）に示す第５のスイッチＱ５ のオン・オフ制御信号ＶＱ５をライン１６に出力する。
【００４０】
第１の逆相信号形成手段としてのＮＯＴ回路５６は第１のコンパレータ５３に接続され、第１のスイッチＱ１ のオン・オフ制御信号ＶＱ１の逆相信号から成る図３（Ｃ）、図４（Ｃ）及び図５（Ｃ）に示す第２のスイッチＱ２ のオン・オフ制御信号ＶＱ２をライン１３に出力する。
【００４１】
第２の逆相信号形成手段としてのＮＯＴ回路５７は、第２のコンパレータ５４に接続され、第３のスイッチＱ３ のオン・オフ制御信号ＶＱ３の逆相信号から成る図３（Ｅ）、図４（Ｅ）及び図５（Ｅ）に示す第４のスイッチＱ４ のオン・オフ制御信号ＶＱ４をライン１５に出力する。
【００４２】
第３の逆相信号形成手段としてのＮＯＴ回路は、第３のコンパレータ５５に接続され、第５のスイッチＱ５ のオン・オフ制御信号ＶＱ５の逆相信号から成る図３（Ｇ）、図４（Ｇ）及び図５（Ｇ）に示す第６のスイッチＱ６ のオン・オフ制御信号ＶＱ６を出力する。
なお、第１、第２及び第３のコンパレータ５３、５４、５５に第１、第２及び第３のＮＯＴ回路５６、５７、５８をそれぞれ内蔵させることができる。
【００４３】
【モード切換制御】
基準出力電圧指令値発生器６６の出力が常に一定の場合には、電源３の電圧Ｖｉｎの変化によって、非変換モ−ド（第１のモ−ド）、降圧モ−ド（第２のモ−ド）、及び昇圧モ−ド（第３のモ−ド）の自動切換えが実行される。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの大小関係によって自動的にモ−ドが決定される。但し、非変換モ−ドは、本発明に従う不感帯を有して設定される。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉが同一値の時のみでなく、両者の差が所定許容範囲内の時にも非変換モ−ドとなる。
また、この実施形態では、使用者が基準出力電圧指令値発生器６６の出力を切換えることによって出力電圧Ｖｏの切換え及びモード切換を行うことができる。以下、これを図１０〜図１２を参照して説明する。ここで、各モードの電源電圧Ｖｉｎを１００Ｖ、非変換モードの出力電圧Ｖｏ を１００Ｖ、降圧モードの出力電圧Ｖｏ を８０Ｖ、昇圧モードの出力電圧Ｖｏ を１２０Ｖとする。また、理解を容易にするために、コンバータ電圧指令値即ち第１の指令値Ｖｒｃは各モードにおいて１００Ｖとし、またインバータ電圧指令値即ち第２の指令値Ｖｒｉは非変換モードで１００Ｖ、降圧モードで８０Ｖ、昇圧モードで１２０Ｖとする。また、最大リミッタ値＋ＶＬを２００Ｖ、最小リミッタ値を−２００Ｖ、最大バイアス電圧値＋Ｖｓを２０２Ｖ、最小バイアス電圧値−Ｖｓを−２０２Ｖとする。
【００４４】
【非変換モード】
上記条件において、電源電圧Ｖｉｎの正の半波期間の非変換モードの第１の演算回路４７の出力Ｖｒｉ´は、Ｖｒｃ＋Ｖｓ −Ｖｒｉ＝１００＋２０２−１００＝２０２Ｖとなる。この値は第１のリミッタ５０の最大リミッタ値＋ＶＬ＝２００Ｖよりも２Ｖ高いので、第１のリミッタ５０で制限され、第１のリミッタ５０の出力から成る第１の値Ｖｒ１は２００Ｖとなる。このＶｒ１＝２００Ｖは図１０に示すように三角波電圧Ｖｔ の最大値２００Ｖに一致し、三角波電圧Ｖｔ を横切らない。この結果、電源電圧Ｖｉｎの正の半波の期間の第１のコンパレータ５３の出力は連続して高レベルになる。また、非変換モードにおける電源電圧Ｖｉｎの負の半波期間の第１のコンパレータ５３の出力は連続して低レベルになる。これにより、非変換モード時には図３（Ｂ）（Ｃ）に示すように第１及び第２のスイッチＱ１ 、Ｑ２ は５０Ｈｚの低周波でオン・オフ制御され、整流素子として動作する。
【００４５】
非変換モード時の電源電圧Ｖｉｎの正の半波期間の第２の演算回路４８の出力は、Ｖｒｉ＋Ｖｓ −Ｖｒｃ＝１００＋２０２−１００＝２０２Ｖとなる。この値は第２のリミッタ５１の最大リミッタ値＋ＶＬ（２００Ｖ）よりも高いので、第２のリミッタ５１で制限され第２のリミッタ５１の出力から成る第２の値Ｖｒ３も２００Ｖになる。また、電源電圧Ｖｉｎの負の半波期間のＶｒ３は−２００Ｖになる。この結果、第３のコンパレータ５５の出力は第１のコンパレータ５３の出力と同一になり、第５及び第６のスイッチＱ５ 、Ｑ６ は図３（Ｆ）（Ｇ）に示すように低周波（５０Ｈｚ）でオン・オフ制御され、整流素子として動作する。
【００４６】
非変換モード時の電源電圧Ｖｉｎの正の半波期間の第３の演算回路４９の出力Ｖｒ２はＶｒ３−Ｖｒｉ＝２００−１００＝１００Ｖとなる。また、電源電圧Ｖｉｎの負の半波の期間の第３の演算回路４９の出力Ｖｒ２は−１００Ｖになる。従って、図１０に示すように第２のコンパレータ５４において第３の値Ｖｒ２が三角波電圧Ｖｔ を横切り、図３（Ｄ）（Ｅ）に示すように第３及び第４のスイッチＱ３ 、Ｑ４ に例えば２０ｋＨｚの高周波のオン・オフ制御信号（ＰＷＭパルス）が供給される。
【００４７】
【降圧モード】
降圧モード時の電源電圧Ｖｉｎの正の半波期間の第１の演算回路４７の出力は、Ｖｒｃ＋Ｖｓ −Ｖｒｉ＝１００＋２０２−８０＝２２２Ｖとなる。これは第１のリミッタ５０で制限されるので、第１の値Ｖｒ１は２００Ｖとなり、図１１に示すように第１のコンパレータ５３において三角波電圧Ｖｔ を横切らない。このため、第１のコンパレータ５３の出力は高レベルになる。電源電圧Ｖｉｎの負の半波ではＶｒ１が−２００Ｖとなり、第１のコンパレータ５３の出力は低レベルになる。従って、降圧モード時には第１及び第２のスイッチＱ１ 、Ｑ２ が図４（Ｂ）（Ｃ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
降圧モード時の電源電圧Ｖｉｎの正の半波期間の第２の演算回路４８の出力は、Ｖｒｉ＋Ｖｓ −Ｖｒｃ＝８０＋２０２−１００＝１８２Ｖとなる。この値は第２のリミッタ５１で制限されないので、第２の値Ｖｒ３も１８２Ｖとなり、第３のコンパレータ５５において図１１に示すように三角波電圧Ｖｔ を横切る。電源電圧Ｖｉｎの負の半波期間にはＶｒ３が−１８２Ｖとなり、三角波電圧Ｖｔ を横切る。従って、降圧モード時には、第５及び第６のスイッチＱ５ 、Ｑ６ が図４（Ｆ）（Ｇ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
降圧モード時の正の半波期間の第３の演算回路４９の出力即ち第３の値Ｖｒ２はＶｒ３−Ｖｒｉ＝１８２−８０＝１０２Ｖになり、第２のコンパレータ５４において図１１に示すように三角波電圧Ｖｔ を横切る。また、負の半波期間にはＶｒ２が−１０２Ｖとなり、三角波電圧Ｖｔ を横切る。この結果、第３及び第４のスイッチＱ３ 、Ｑ４ には図４（Ｄ）（Ｅ）に示すように高周波のオン・オフ制御信号が供給される。
【００４８】
【昇圧モード】
昇圧モード時の電源電圧Ｖｉｎの正の半波期間の第１の演算回路４７の出力は、Ｖｒｃ＋Ｖｓ −Ｖｒｉ＝１００＋２０２−１２０＝１８２Ｖとなる。これは第１のリミッタ５０の制限を受けないので、第１の値Ｖｒ１も１８２Ｖとなり、第１のコンパレータ５３を図１２に示すように三角波電圧Ｖｔ を横切る。また、負の半波期間にはＶｒ１が−１８２Ｖとなり、三角波電圧Ｖｔ を横切る。この結果、第１及び第２のスイッチＱ１ 、Ｑ２ は図５（Ｂ）（Ｃ）に示すように高周波のオン・オフ制御信号即ちＰＷＭパルスで制御される。
昇圧モードにおける第２の演算回路４８の出力はＶｒｉ＋Ｖｓ −Ｖｒｃ＝１２０＋２０２−１００＝２２２Ｖとなり、第２のリミッタ５１で２００Ｖに制限される。これにより、第３のコンパレータ５５の入力即ち第２の値Ｖｒ３は２００Ｖとなり、図１２に示すように三角波電圧Ｖｔ を横切らない。また負の半波期間にはＶｒ３が−２００Ｖとなり、三角波電圧Ｖｔ を横切らない。この結果、第５及び第６のスイッチＱ５ 、Ｑ６ は図５（Ｆ）（Ｇ）に示すように低周波でオン・オフ制御され、整流素子として動作する。
昇圧モード時の正の半波期間における第３の演算回路４９の出力即ち第３の値Ｖｒ２はＶｒ３−Ｖｒｉ＝２００−１２０＝８０Ｖとなり、図１２に示すように三角波電圧Ｖｔ を横切る。また負の半波期間の第３の値Ｖｒ２は−８０Ｖとなり、三角波電圧Ｖｔ を横切る。この結果、第３及び第４のスイッチＱ３ 、Ｑ４ は図５（Ｄ）（Ｆ）に示すように高周波でオン・オフ制御される。
【００４９】
図１０〜図１２に示す非変換モ−ド、降圧モ−ド、昇圧モ−ドの動作は、基準出力電圧指令発生器６６の出力を固定し、電源電圧Ｖｉｎを変えた時に生じる第１及び第２の指令値Ｖｒｃ、Ｖｒｉの大小関係によっても同様に生じる。即ち、Ｖｒｃ＝Ｖｒｉ、及びＶｒｃ−Ｖｒｉの値が不感帯Ｖａの範囲に入っている時には、図１０の非変換モ−ドと同様に動作する。
また、Ｖｒｃ−Ｖｒｉ＞Ｖａの時には、図１１の降圧モ−ドと同様に動作する。
また、Ｖｒｉ−Ｖｒｃ＞Ｖａの時には図１２の昇圧モ−ドと同様に動作する。
【００５０】
図１３、図１４及び図１５は、最大及び最小バイアス電圧値＋Ｖｓ、−Ｖｓの絶対値を第１及び第２のリミッタ５０、５１の最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりもＶａだけ高めることによって生じる不感帯の効果を説明するものである。
【００５１】
図１３は従来の最大、最小バイアス電圧値＋Ｖｓ、−Ｖｓの絶対値と最大及び最小リミッタ値＋ＶＬ、−ＶＬとを一致させた場合の動作を示す。
＋Ｖｓ＝−ＶＬ及び−Ｖｓ＝−ＶＬの設定状態において、図１３（Ａ）に示すように、第１及び第２の指令値Ｖｒｃ、Ｖｒｉとの差△Ｖｒが零よりも大きい時には、第１の演算回路４７の出力Ｖｒｉ´は、△Ｖｒ＋Ｖｓ´＝△Ｖｒ＋ＶＬとなり、第１のリミッタ５０の出力Ｖｒ１は図１３（Ｃ）に示すように最大及び最小リミッタ値＋ＶＬと−ＶＬとになる。なお、Ｖｓ´は図１３（Ｆ）に示すようにＶＬと同一値を有する。
第２の演算回路４８の出力Ｖｒ３´はＶｒｉ−Ｖｒｃ＋Ｖｓ´となり、この絶対値は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりも小さい。このため、出力Ｖｒ３´は第２のリミッタ５１で制限されず、第２のリミッタ５１の出力Ｖｒ３は図１３（Ｅ）に示すように入力Ｖｒ３´と同一値になる。図１３（Ｅ）に示すように、第２のリミッタ５１の出力Ｖｒ３の絶対値が最大及び最小リミッタ値よりも小さいと、図８（Ｃ）に示すようにＶｒ３が三角波電圧Ｖｔに交差し、第５及び第６のスイッチＱ５、Ｑ６の高周波オン・オフ動作が生じる。即ち、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの僅かな相違によっても第５及び第６のスイッチＱ５、Ｑ６の第２の周波数でのオン・オフ動作が生じる。
この様に第１及び第２の指令値Ｖｒｃ、Ｖｒｉの僅かな相違によっても第５及び第６のスイッチＱ５、Ｑ６の第２の周波数でのオン・オフ動作が生じると、出力電圧Ｖｏの定電圧性は高くなる。しかし、負荷によっては、出力電圧Ｖｏの所定範囲の動作を許すものがある。出力電圧Ｖｏが許容範囲にあるにも拘らず、第５及び第６のスイッチＱ５、Ｑ６又は第１及び第２のスイッチＱ１、Ｑ２が高周波即ち第２の周波数でオン・オフ動作すると、スイッチング損失のために効率が低下する。
【００５２】
図１４は図２の本発明の実施形態に従う動作を示す。図１４（Ａ）は
図１３（Ａ）と同様に第１及び第２の指令値Ｖｒｃ、Ｖｒｉが△Ｖｒだけ異なる状態を示す。図１４（Ｆ）に示す様に、最大及び最小バイアス電圧＋Ｖｓ、−Ｖｓの絶対地は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりもＶａだけ高い。このため、図１４（Ｂ）に示す第１の演算回路４７の出力Ｖｒｉは図１３（Ｂ）のそれよりも大きくなる。しかし、図１４（Ｃ）に示す第１のリミッタ５０で制限されて値Ｖｒ１は図１３（Ｃ）のそれと同一である。
第２の演算回路４８の出力Ｖｒ３´は、図１４（Ｆ）のバイアス電圧Ｖｓが図１３（Ｆ）のバイアス電圧Ｖｓ´よりもＶａだけ高くなった分だけ図１３（Ｄ）の値よりも上昇し、この絶対値は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値よりも大きくなる。図１４（Ｄ）の値Ｖｒ３´は第２のリミッタ５１で制限され、図１４（Ｅ）に示す値Ｖｒ３になる。この値Ｖｒ３は最大及び最小リミッタ値＋ＶＬ、−ＶＬの絶対値に等しいので、図７（Ｃ）と同様に三角波電圧Ｖｔを横切らない。このため、図１４の場合には、図７と同様に第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６の高周波即ち第２の周波数のオン・オフ動作が生じない。従って、これ等のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６のスイッチング損失が少なくなり、効率が向上する。
【００５３】
第１及び第２の指令値Ｖｒｃ、ＶｒｉがＶｒｉ＞Ｖｒｃであり、かつＶｒｉ−Ｖｒｃ＜Ｖａの時には、不感帯Ｖａの働きによって昇圧モ−ドが設定されず、第５及び第６のスイッチＱ５、Ｑ６と第１及び第２のスイッチＱ１、Ｑ２との高周波即ち第２の周波数でのオン・オフ動作が禁止され、図７と同様な非変換モ−ドとなり、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６のスイッチング損失が低減する。
【００５４】
図１５は第１の指令値Ｖｒｃに高調波が含まれている時の図２の各部の状態を図１４と同様に示す。図１５（Ａ）の第１の指令値Ｖｒｃの実効値と第２の指令値Ｖｒｉの実効値は同一であるが、波形が異なる。このために、両者の差△Ｖｒは高調波となる。この様に差△Ｖｒが高調波の場合であっても、不感帯Ｖａの範囲であれば、第１及び第２のリミッタ５０、５１の出力Ｖｒ１、Ｖｒ３は図１５（Ｃ）（Ｅ）に示す様に最大及び最小のリミット値＋ＶＬ、−ＶＬとなり、第１、第２、第５及び第６のスイッチＱ１、Ｑ２、Ｑ５、Ｑ６の高周波即ち第２の周波数でのオン・オフ動作が禁止される。
一方、従来のＶｓ´＝ＶＬの時には、図１３と同様に第５及び第６のスイッチＱ５、Ｑ６の高周波オン・オフ動作が生じ、スイッチング損失が大きくなる。
【００５５】
本実施形態は次の効果を有する。
（１） 最大バイアス電圧値＋Ｖｓと最大リミッタ値−ＶＬとの間及び最小バイアス電圧値−Ｖｓと最小リミッタ値−ＶＬとの間が不感帯として機能し、第１及び第２の指令値Ｖｒｃ、Ｖｒｉの相互間の差△Ｖｒが、上記不感帯の範囲に収まっている時には、第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波即ち第２の周波数でのオン・オフが禁止される。このため、高周波スイッチングの回数が少なくなり、スイッチング損失による効率低下が少なくなる。なお、不感帯の範囲では、電力変換装置の出力電圧の制御が不能になるが、この制御不能な範囲を出力電圧の変化の許容範囲内にすることによって、所望の電力変換を阻害しない。
（２） 第１及び第２の指令値Ｖｒｃ、Ｖｒｉが実効値が同一であっても一方に高調波成分が含まれていると、両者の差△Ｖｒが零とならず，従来方式では第１及び第２のスイッチＱ１、Ｑ２と第５及び第６のスイッチＱ５、Ｑ６との高周波スイッチ動作が生じたが、本発明では、差△Ｖｒが不感帯の範囲内であれば、高周波即ち第２の周波数でのスイッチング動作が生じない。従って、不要な高周波スイッチングを抑制して効率を高めることができる。
（３） バイアス電圧Ｖｓの最大及び最小バイアス電圧値の絶対値のレベルを高めるという簡単な構成によって所望の不感帯を得ることができ、回路構成の複雑化を抑えることができる。
（４） 非変換モードには第１、第２、第５及び第６のスイッチＱ１，Ｑ２，Ｑ５，Ｑ６、また降圧モードには第１及び第２のスイッチＱ１ 、Ｑ２ 、また、昇圧モードにおいては第５及び第６のスイッチＱ５ 、Ｑ６ をそれぞれ５０Ｈｚの低周波でオン・オフ制御するので、単位時間当りのスイッチング回数及びスイッチング損失が少なくなり、電圧変換装置の効率を高めることができる。
（５） 第１、第２及び第３のモードのいずれにおいても、第３及び第４のスイッチＱ３、Ｑ４が高周波でオン．オフ制御されるので、力率改善及び交流入力電流の波形改善即ち高調波成分の低減を図ることができる。
（６） 基準出力電圧指令値発生器６６の出力を変えることによって第１、第２及び第３のモードの切換えが実行され、所望の交流出力電圧Ｖｏが得られる。従って、モード切換え回路の構成が簡単になり、電力変換装置のコストの低減、及び小型化が達成される。
（７） 基準出力電圧指令値発生器６６の出力を一定に保つことによって、入力交流電圧Ｖｉｎの変化に拘らず一定の交流出力電圧Ｖｏを得ることができる。また、入力交流電圧Ｖｉｎの変化に応じて第１〜第６のスイッチＱ１〜Ｑ６を第１、第２及び第３のモードから選択された最適なモードで制御することができる。
【００５６】
【第２の実施形態】
次に、図１６を参照して第２の実施形態の電圧変換装置を説明する。但し、図１６において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。また、第２の実施形態においても必要に応じて図１〜図１５を参照する。
第２の実施形態の電圧変換装置は、図１の制御回路２を図１６に示す制御回路２ａに変形し、この他は図１と同一に構成したものである。図１６の制御回路２ａは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１、第２及び第３の演算回路４７ａ，４８ａ，４９ａを設け、この他は図２と同一に形成したものである。
図１６の第１の演算回路４７ａは、第１及び第２の指令値発生手段４４，４５に接続され、次式の演算を行い、差信号△Ｖを出力する。
△Ｖ＝Ｖｒｉ−Ｖｒｃ
第２の演算回路４８ａは第１の演算回路４７ａとバイアス電圧発生器４６とに接続され、次の演算を行う。
もし△Ｖ＞０なら
Ｖｒ１＝Ｖｓ−△Ｖ
Ｖｒ３＝Ｖｓ
もし△Ｖ＝０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ
もし△Ｖ＜０なら
Ｖｒ１＝Ｖｓ
Ｖｒ３＝Ｖｓ＋△Ｖ
なお、上記の値Ｖｒ１、Ｖｒ３は図２の第１及び第２のリミッタ５０、５１と同様なもので制限されている。
第３の演算回路４９ａは第１の指令値発生手段４４と第２の演算回路４８ａとに接続され、次の演算を行う。
Ｖｒ２＝Ｖｒｃ−Ｖｒ１
図１６の第１、第２及び第３のモードで第２及び第３の演算回路４８ａ，４９ａから得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第２の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００５７】
【第３の実施形態】
次に、図１７を参照して第３の実施形態の電圧変換装置の制御回路２ｂを説明する。但し、図１７において図２と実質的に同一の部分には、同一の符号を付してその説明を省略する。図１７の制御回路２ｂは、図２の制御回路２の第１、第２及び第３の演算回路４７，４８，４９を変形した第１及び第２の演算回路４７ｂ，４８ｂと選択回路４９ｂとを設け、更に、２つの加算器７１、７３と１つの減算器７２と、第３のリミッタ７４を設け、この他は図２と同一に形成したものである。
図１７の第１の演算回路４７ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｃ−Ｖｒｉの減算を行い、差信号△Ｖ１を出力する。
第２の演算回路４８ｂは、第１及び第２の指令値発生手段４４，４５に接続され、Ｖｒｉ−Ｖｒｃの減算を行い、差信号△Ｖ２を出力する。
選択回路４９ｂは、第１及び第２の指令値発生手段４４，４５と第１の演算回路４７ｂとに接続され、第１の演算回路４７ｂの出力△Ｖ１に基づいて次の演算を行う。
もし△Ｖ１＝０ならＶｒｃを選択する。
もし△Ｖ１＞０ならＶｒｃを選択する。
もし△Ｖ１＜０ならＶｒｉを選択する。
加算器７１は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、これらの出力を加算する。従って，図１７の第１の演算回路４７ｂと加算器７１との組み合せは図２の第１の演算回路４７と等価である。
減算器７２は、選択回路４９ｂとバイアス電圧発生器７６とに接続され、方形波電圧Ｖｓから選択回路４９ｂの出力を減算し、図２の第３の演算回路４９の出力と実質的に同じ信号を出力する。従って、図１７の選択回路４９ｂと減算器７２との組み合せは図２の第３の演算回路４９と等価である。
加算器７３は、第２の演算回路４８ｂとバイアス電圧発生器７６とに接続され、これらの出力を加算する。従って，図１７の第２の演算回路４８ｂと加算器７２との組み合せは図２の第２の演算回路４８と等価であり、Ｖｒｉ―Ｖｒｃ＋Ｖｓを出力する。
第３のリミッタ７４は減算器７２と第２のコンパレータ５４との間に接続され、減算器７２の出力を最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限する。
第１、第２及び第３のモードにおいて、図１７の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２で同一符号で示すものと同一である。従って、第３の実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００５８】
【第４の実施形態】
次に、図１８を参照して第４の実施形態の電圧変換装置の制御回路２ｃを説明する。但し、図１８において図２及び図１７と実質的に同一の部分には、同一の符号を付してその説明を省略する。
図１８の制御回路２ｃは、図１７の制御回路２ｂの第２の演算回路４８ｂを省き、図１７の加算器７３を減算器７３´に変形し、この他は図１４と同一に形成したものである。図１８の減算器７３´は、第１の演算回路４７ｂとバイアス電圧発生器４６とに接続され、バイアス電圧Ｖｓから第１の演算回路４７ｂの出力を減算し、Ｖｓ―（Ｖｒｃ―Ｖｒｉ）＝Ｖｓ―Ｖｒｃ＋Ｖｒｉを出力する。従って，図１８の減算器７３´から図１７の加算器７３と同じ出力を得ることができる。
第１、第２及び第３のモードにおいて、図１８の第１、第２及び第３のリミッタ５０，５１，７４から得られるＶｒ１，Ｖｒ２，Ｖｒ３は、図２及び図１４で同一符号で示すものと同一である。従って、第４の実施形態によっても、第１及び第３の実施形態と同一の効果を得ることができる。
【００５９】
【第５の実施形態】
図１９に示す第５の実施形態の制御回路２ｄは、図２の制御回路２の第１、第２及び第３のＮＯＴ回路５６，５７，５８の代りに、第４、第５及び第６のコンパレータ５６’、５７’、５８’を設け、この他は図２と同一に形成したものである。第４、第５及び第６のコンパレータ５６’、５７’、５８’
の負入力端子は、第１のリミッタ５０と、第３の演算回路４９と、第２のリミッタ５１とにそれぞれ接続され、Ｖｒ１，Ｖｒ２，Ｖｒ３の供給を受ける。第４、第５及び第６のコンパレータ５６’、５７’、５８’の正入力端子は三角波発生器５２に接続されている。第４、第５及び第５のコンパレータ５６’、５７’、５８’は、第１、第２及び第３のコンパレータ５３，５４，５５から出力される第１、第３及び第５の制御信号ＶＱ１，ＶＱ３，ＶＱ５に対して逆位相の第２、第４及び第６の制御信号ＶＱ２，ＶＱ４，ＶＱ６を形成してライン１３，１５，１７に送出する。この図１９の制御回路２ｄによっても図２の制御回路２と同一の効果を得ることができる。
なお、図１６，図１７及び図１８の第１、第２及び第３のＮＯＴ回路５６，５７，５８を図１９の第４、第５及び第６のコンパレータ５６’、５７’５８’と同様なものに置き換えることができる。
【００６０】
【変形例】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） 制御回路２、２ａ、２ｂを、第１のモード即ち非変換モードと第２のモード即ち降圧モードとの２つのみ、又は第１のモード即ち非変換モードと第３のモード即ち昇圧モードとの２つのみ、又は第２のモード即ち降圧モードと第３のモード即ち昇圧モードとの２つのみで動作させることができる。
（２） 制御回路２、２ａ、２ｂの多くの部分をディジタル回路で構成することことができる。
（３） 第１及び第２のスイッチＱ１ 、Ｑ２ のオン期間の相互間、第３及び第４のスイッチＱ３ 、Ｑ４ のオン期間の相互間、第５及び第６のスイッチＱ５ 、Ｑ６ のオン期間の相互間に周知のデッドタイム（休止期間）を設けて各スイッチのストレージによって対のスイッチが同時にオンになることを防止し、対の直流ライン間の短絡を防止してもよい。
（４） 第１、第２及び第３のインダクタＬ１，Ｌ２，Ｌ３の全て、又はＬ１とＬ３のみ、又はＬ２とＬ３のみを設けることができる。
（５） 図２において第３の演算回路４９に第２の指令値Ｖｒｉと第２のリミッタ５１の出力Ｖｒ３を入力させる代りに、点線で示すように、第１の指令値Ｖｒｃと第１のリミッタ５０の出力Ｖｒ１とを入力させ、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算し、コンパレ−タ５４に送ることができる。
（６） 変換回路１に対して同一回路構成のものを並列的に接続して多相の電圧変換装置を構成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の電圧変換装置を示す回路図である。
【図２】図１の制御回路を示す回路図である。
【図３】図１の電圧変換装置を非変換モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図４】図１の電圧変換装置を降圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図５】図１の電圧変換装置を昇圧モードで動作させた時の電源電圧と第１〜第６のスイッチの制御信号とを示す波形図である。
【図６】図２のバイアス電圧発生器の入力及び出力を示す波形図である。
【図７】非変換モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図８】降圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図９】昇圧モード時の図２の第１、第２及び第３のコンパレータの入力を示す波形図である。
【図１０】非変換モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１１】降圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１２】昇圧モード時の三角波電圧と各コンパレータの入力との関係を詳しく示す波形図である。
【図１３】図２においてＶｓをこれよりも低いＶｓ´＝ＶＬにした時の各部の状態を示す波形図である。
【図１４】図２においてＶｓ＞ＶＬとした時の状態を図１３と同様に示す波形図である。
【図１５】第１の指令値Ｖｒｃが高調波成分を含む時の図２の各部の状態を図１４と同様に示す波形図である。
【図１６】第２の実施形態の制御回路を示す回路図である。
【図１７】第３の実施形態の制御回路を示す回路図である。
【図１８】第４の実施形態の制御回路を示す回路図である。
【図１９】第５の実施形態の制御回路を示す回路図である。
【符号の説明】
１ 変換回路
２，２ａ、２ｂ、２ｃ、２ｄ 制御回路
３ 電源
４４ 第１の指令値発生手段
４５ 第２の指令値発生手段
４６ バイアス電圧発生器
４７、４８、４９ 第１、第２及び第３の演算回路
５０、５１ 第１及び第２のリミッタ
５２ 三角波発生器
５３、５４、５５ 第１、第２及び第３のコンパレータ
５６、５７、５８ 第１、第２及び第３のＮＯＴ回路
Ｑ１ 〜Ｑ６ 第１〜第６のスイッチ
Ｃ コンデンサ
Ｌ１ 、Ｌ２ 第１及び第２のインダクタ
Claims (10)
- 交流電源（３）から供給された第１の周期を有する正弦波交流入力電圧（Ｖｉｎ）を異なるレベルの交流出力電圧（Ｖ０）に変換する機能を有し、前記交流出力電圧（Ｖ０）を負荷（１１）に供給する電力変換装置であって、
前記交流電源（３）の一端を接続するための交流入力端子（４）と、
前記負荷（１１）の一端を接続するための交流出力端子（６）と、
前記交流電源（３）の他端及び前記負荷（１１）の他端を接続するための共通端子（５）と、
制御可能な第１及び第２のスイッチ（Ｑ１，Ｑ２）が直列に接続された第１の直列回路と、
制御可能な第３及び第４のスイッチ（Ｑ３，Ｑ４）が直列に接続された回路であり且つ前記第１の直列回路に対して並列に接続された第２の直列回路と、
制御可能な第５及び第６のスイッチ（Ｑ５，Ｑ６）が直列に接続された回路であり且つ前記第１及び第２の直列回路に対して並列に接続された第３の直列回路と、
前記第１、第２及び第３の直列回路に対して並列に接続されたコンデンサ（Ｃ）と、
インダクタンス手段と
前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２、Ｑ３，Ｑ４Ｑ５，Ｑ６）を制御するための制御手段（２）と
から成り、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）が前記交流入力端子（４）に接続され、
前記第３及び第４のスイッチ（Ｑ３，Ｑ４）の相互接続点（９）が前記共通端子（５）に接続され、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）が前記交流出力端子（６）に接続され、
前記インダクタンス手段は、前記交流入力端子（４）と前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）との間に接続された第１のインダクタ（Ｌ１）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記交流出力端子（６）との間に接続された第２のインダクタ（Ｌ２）と前記第３及び第４のスイッチ（Ｑ３、Ｑ４）の相互接続点（９）と前記共通端子（５）との間に接続された第３のインダクタ（Ｌ３）とからなる３つのインダクタから任意に選択された少なくとも２つから成り、
前記制御手段（２）は、
前記交流入力端子（４）又は前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）と前記交流出力端子（６）又は前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｏ又はＶｉｎｖ）とをほぼ等しくする第１のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）を前記第１の周期よりも短い第２の周期でオン・オフ制御する第１の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも低くする第２のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）を前記第１の周期でオン・オフ制御し、且つ前記第３及び第４のスイッチ（Ｑ３，Ｑ４）と前記第５及び第６のスイッチ（Ｑ５，Ｑ６）とを前記第２の周期でオン・オフ制御する第２の機能と、
前記第２の電圧（Ｖｏ又はＶｉｎｖ）を前記第１の電圧（Ｖｉｎ又はＶｃｏｎｖ）よりも高くする第３のモードの時に、前記第１及び第２のスイッチ（Ｑ１，Ｑ２）と前記第３及び第４のスイッチ（Ｑ３，Ｑ４）とを前記第２の周期でオン・オフ制御し、且つ前記第５及び第６のスイッチ（Ｑ５，Ｑ６）を前記第１の周期でオン・オフ制御する第３の機能とからなるの３つの機能の内の少なくとも２つの機能を得るために、
前記第１及び第２のスイッチ（Ｑ１，Ｑ２）の相互接続点（８）と前記共通端子（５）との間の第１の電圧（Ｖｃｏｎｖ）を所望値にするための第１の指令値Ｖｒｃを前記交流入力電圧（Ｖｉｎ）に同期して発生する第１の指令値発生手段（４４）と、
前記第５及び第６のスイッチ（Ｑ５，Ｑ６）の相互接続点（１０）と前記共通端子（５）との間の第２の電圧（Ｖｉｎｖ）を所望値にするための第２の指令値Ｖｒｉを前記交流入力電圧（Ｖｉｎ）に同期して発生する第２の指令値発生手段（４５）と、
前記第１の周期を有して最大バイアス電圧値＋Ｖｓと最小バイアス電圧値−Ｖｓとが交互に配置された方形波電圧又は近似方形波電圧から成るバイアス電圧Ｖｓを発生するバイアス電圧発生器（４６）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、
Ｖｒｃ−Ｖｒｉ＋Ｖｓを最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限した値から成る第１の値（Ｖｒ１）と、
Ｖｒｉ−Ｖｒｃ＋Ｖｓを示す第２の値（Ｖｒ３）と、
Ｖｒ３−Ｖｒｉ又はＶｓ−Ｖｒｃ又はＶｓ−Ｖｒｉを最大リミッタ値＋ＶＬと最小リミッタ値−ＶＬとの間に制限した値から成る第３の値（Ｖｒ２）と
を出力する演算手段（４７，４８，４９）と、
前記演算手段（４７，４８，４９）と前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）とに接続され、前記演算手段（４７，４８，４９）から得られた前記第１、第２及び第３の値（Ｖｒ１，Ｖｒ３，Ｖｒ２）に基づいて前記第１、第２、第３、第４、第５及び第６のスイッチ（Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）をオン・オフ制御するための第１、第２、第３、第４、第５及び第６の制御信号（ＶＱ１，ＶＱ２，ＶＱ３，ＶＱ４，ＶＱ５，ＶＱ６）を形成する制御信号形成手段（５２，５３，５４，５５，５６，５７，５８又は５２，５３，５４，５５、５６’、５７’、５８’）と
から成り、
前記最大バイアス電圧値＋Ｖｓは前記最大リミッタ値＋ＶＬよりも所定値だけ高く設定され、前記最小バイアス電圧値−Ｖｓの絶対値は前記最小リミッタ値−ＶＬの絶対値よりも所定値だけ高く設定され、
かつ、前記バイアス電圧値＋Ｖｓと前記第１の指令値Ｖｒｃとの間及び前記バイアス電圧値−Ｖｓと前記第２の指令値Ｖｒｉとの間は不感帯として機能し、
前記最大リミッタ値＋ＶＬは前記第１、第２、第５及び第６のスイッチを前記第２の周期でオン・オフする領域から前記第１の周期でオフ制御する領域への転換レベルに相当し、前記最小リミッタ値−ＶＬは前記第１、第２、第５及び第６のスイッチを前記第２の周期でオン・オフ制御する領域から前記第１の周期でオン制御する領域への転換レベルに相当していることを特徴とする電力変換装置。 - 前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記第２の周期で発生する比較波発生器（５２）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第１のスイッチ（Ｑ１）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第１の制御信号（ＶＱ１）を形成し、この第１の制御信号（ＶＱ１）を前記第１のスイッチ（Ｑ１）に供給するための第１のコンパレータ（５３）と、
前記第１のコンパレータ（５３）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の制御信号（ＶＱ１）と逆位相の第２の制御信号（ＶＱ２）を形成し、この第２の制御信号（ＶＱ２）を前記第２のスイッチ（Ｑ２）に供給する第１のＮＯＴ回路（５６）と、前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第３のスイッチ（Ｑ３）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第３の制御信号（ＶＱ３）を形成し、この第３の制御信号（ＶＱ３）を前記第３のスイッチ（Ｑ３）に供給するための第２のコンパレータ（５４）と、
前記第２のコンパレータ（５４）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の制御信号（ＶＱ３）と逆位相の第４の制御信号（ＶＱ４）を形成し、この第４の制御信号（ＶＱ４）を前記第４のスイッチ（Ｑ４）に供給する第２のＮＯＴ回路（５７）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第５のスイッチ（Ｑ５）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第５の制御信号（ＶＱ５）を形成し、この第５の制御信号（ＶＱ５）を前記第５のスイッチ（Ｑ５）に供給するための第３のコンパレータ（５５）と、
前記第３のコンパレータ（５５）と前記第６のスイッチ（Ｑ６）とに接続され、前記第５の制御信号（ＶＱ５）と逆位相の第６の制御信号（ＶＱ６）を形成し、この第６の制御信号（ＶＱ６）を前記第６のスイッチ（Ｑ６）に供給する第３のＮＯＴ回路（５８）と
から成る請求項１記載の電力変換装置。 - 前記制御信号形成手段は、
鋸波電圧又は三角波電圧から成る比較波（Ｖｔ）を前記第２の周期で発生する比較波発生器（５２）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第１のスイッチ（Ｑ１）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第１の制御信号（ＶＱ１）を形成し、この第１の制御信号（ＶＱ１）を前記第１のスイッチ（Ｑ１）に供給するための第１のコンパレータ（５３）と
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第２のスイッチ（Ｑ２）とに接続され、前記第１の値（Ｖｒ１）と前記比較波（Ｖｔ）とを比較して前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第１の値（Ｖｒ１）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第２の制御信号（ＶＱ２）を形成し、この第２の制御信号（ＶＱ２）を前記第２のスイッチ（Ｑ２）に供給する第２のコンパレータ（５６´）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第３のスイッチ（Ｑ３）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第３の制御信号（ＶＱ３）を形成し、この第３の制御信号（ＶＱ３）を前記第３のスイッチ（Ｑ３）に供給するための第３のコンパレータ（５４）と前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第４のスイッチ（Ｑ４）とに接続され、前記第３の値（Ｖｒ２）と前記比較波（Ｖｔ）とを比較して前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第３の値（Ｖｒ２）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第４の制御信号（ＶＱ４）を形成し、この第４の制御信号（ＶＱ４）を前記第４のスイッチ（Ｑ４）に供給する第４のコンパレータ（５７´）と、
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第５のスイッチ（Ｑ５）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第２の電圧レベルとなる第５の制御信号（ＶＱ５）を形成し、この第５の制御信号（ＶＱ５）を前記第５のスイッチ（Ｑ５）に供給するための第５のコンパレータ（５５）と
前記演算手段（４７，４８，４９）と前記比較波発生器（５２）と前記第６のスイッチ（Ｑ６）とに接続され、前記第２の値（Ｖｒ３）と前記比較波（Ｖｔ）とを比較して前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも低い時には第１の電圧レベルとなり、前記第２の値（Ｖｒ３）が前記比較波（Ｖｔ）よりも高い時には第２の電圧レベルとなる第６の制御信号（ＶＱ６）を形成し、この第６の制御信号（ＶＱ６）を前記第６のスイッチ（Ｑ６）に供給する第６のコンパレ−タ（５８´）と、
から成る請求項１記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｃ−Ｖｒｉ＋Ｖｓを演算して前記第１の値（Ｖｒ１）を出力する第１の演算回路（４７）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記バイアス電圧発生器（４６）とに接続され、Ｖｒｉ−Ｖｒｃ＋Ｖｓを演算して、前記第２の値（Ｖｒ３）を出力する第２の演算回路（４８）と、
前記第２の指令値発生手段（４５）と前記第２の演算回路（４８）とに接続され、Ｖｒ３−Ｖｒｉを演算して前記第３の値（Ｖｒ２）を出力する第３の演算回路（４９）と、
前記第１の演算回路（４７）に接続され，前記第１の演算回路（４７）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第２の演算回路（４８）に接続され，前記第２の演算回路（４８）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有している前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）と
を有していることを特徴とする請求項１記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、前記第２の指令値Ｖｒｉから前記第１の指令値Ｖｒｃを減算して△Ｖ＝Ｖｒｉ−Ｖｒｃを演算する第１の演算回路（４７ａ）と、
前記第１の演算回路（４７ａ）と前記バイアス電圧発生器（４６）とに接続され、
もし、△Ｖ＞０の時は、
前記第１の値としてＶｒ１＝Ｖｓ−△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、
もし、△Ｖ＝０の時は、
前記第１の値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力し、
もし、△Ｖ＜０の時は、
前記第１の値としてＶｒ１＝Ｖｓが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値、及び
前記第３の値としてＶｒ３＝Ｖｓ＋△Ｖが前記最大リミッタ値＋ＶＬと前記最小リミッタ値−ＶＬとの間に制限された値を出力する第２の演算回路（４８ａ）と、
前記第１の指令値発生手段（４４）と前記第２の演算回路（４８ａ）とに接続され、Ｖｒ２＝Ｖｒ１−Ｖｒｃを演算する第３の演算回路（４９ａ）と
から成ることを特徴とする請求項１記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する第１の演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
Ｖｒｉ−Ｖｒｃを演算する第２の演算回路（４８ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
第１の演算回路（４７ｂ）から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記第１の演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する第１の加算器（７１）と、
前記第２の演算回路（４８ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｉ−Ｖｒｃ）から成る第２の値（Ｖｒ３）を出力する第１の加算器（７３）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第１の加算器（７２）と、
前記第１の加算器（７１）に接続され，前記第１の加算器（７１）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第２の加算器（７３）に接続され，前記第２の加算器（７３）の出力を、
前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）と、
前記減算器（７２）に接続され，前記減算器（７２）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３のリミッタ（７４）と
を有していることを特徴とする請求項１記載の電力変換装置。 - 前記演算手段は、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）とに接続され、
ΔＶ１＝Ｖｒｃ−Ｖｒｉを演算する演算回路（４７ｂ）と、
前記第１の指令値発生手段（４４）と前記第２の指令値発生手段（４５）と前記演算回路（４７ｂ）とに接続され、前記演算回路（４７ｂ）から得られた前記ΔＶ１が０の時及び前記ΔＶ１が０より大きい時にＶｒｃを出力し、前記ΔＶ１が０より小さい時にＶｒｉを出力する選択回路（４９ｂ）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ＋（Ｖｒｃ−Ｖｒｉ）から成る第１の値（Ｖｒ１）を出力する加算器（７１）と、
前記演算回路（４７ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−（Ｖｒｃ−Ｖｒｉ）から成る第２の値（Ｖｒ３）を出力する第１の減算器（７３´）と、
前記選択回路（４９ｂ）と前記バイアス電圧発生器（４６）とに接続され、Ｖｓ−Ｖｒｃ又はＶｓ−Ｖｒｉから成る第３の値（Ｖｒ２）を出力する第２の減算器（７２）と、
前記加算器（７１）に接続され，前記加算器（７１）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第１のリミッタ（５０）と、
前記第１の減算器（７３´）に接続され，前記第１の減算器（７３’）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第２のリミッタ（５１）と、
前記第２の減算器（７２）に接続され，前記第２の減算器（７２）の出力を、前記最大バイアス電圧値＋Ｖｓよりも所定値だけ低く設定された最大リミッタ値＋ＶＬと前記最小バイアス電圧値−Ｖｓの絶対値よりも所定値だけ低い絶対値を有する前記最小リミッタ値−ＶＬとの間に制限する第３のリミッタ（７４）と
を有していることを特徴とする請求項１記載の電力変換装置。 - 前記第１の指令値発生手段は、
前記交流入力端子（４）と前記共通端子（５）との間の交流入力電圧（Ｖｉｎ）を検出し、交流入力電圧検出信号を出力する入力電圧検出回路（４１）と、
前記コンデンサ（Ｃ）の直流電圧を検出して直流電圧検出信号を出力する直流電圧検出回路（４２）と、
前記交流入力端子（４）を流れる電流を検出し、前記電流に比例した電圧値を有する電流検出信号を出力する電流検出器（２３）と、
基準直流電圧を発生する基準直流電圧源（５９）と、
前記基準直流電圧源（５９）と前記直流電圧検出回路（４２）とに接続され、前記基準直流電圧と前記直流電圧検出信号との差を示す信号を出力する第１の減算器（６０）と、
前記入力電圧検出回路（４１）と前記第１の減算器（６０）とに接続され、前記交流入力電圧検出信号に前記第１の減算器（６０）の出力を乗算する乗算器（６２）と、
前記乗算器（６２）と前記電流検出器（２３）とに接続され、前記乗算器（６２）の出力から前記電流検出信号を減算して前記第１の指令値（Ｖｒｃ）を出力する第２の減算器（６３）と、
から成ることを特徴とする請求項１乃至７のいずれかに記載の電力変換装置。 - 前記第２の指令値発生手段は、
基準出力電圧指令値を発生する基準出力電圧指令値発生器（６６）と、
前記交流出力端子（６）と前記共通端子（５）との間の出力電圧（Ｖ０）を検出し、出力電圧検出信号を出力する出力電圧検出回路（４３）と、
前記基準出力電圧指令値発生器（６６）と前記出力電圧検出回路（４３）とに接続され、
前記基準出力電圧指令値と前記出力電圧検出信号との差に相当する信号を前記第２の指令値（Ｖｒｉ）として出力する第３の減算器（６７）と
から成ることを特徴とする請求項１乃至８のいずれかに記載の電力変換装置。 - 前記基準出力電圧指令値発生器（６６）は、レベルの異なる複数の基準出力電圧指令値を選択的に発生することができるものであることを特徴とする請求項９記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278658A JP4449286B2 (ja) | 2002-09-25 | 2002-09-25 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002278658A JP4449286B2 (ja) | 2002-09-25 | 2002-09-25 | 電力変換装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004120852A JP2004120852A (ja) | 2004-04-15 |
| JP2004120852A5 JP2004120852A5 (ja) | 2005-09-08 |
| JP4449286B2 true JP4449286B2 (ja) | 2010-04-14 |
Family
ID=32273878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002278658A Expired - Fee Related JP4449286B2 (ja) | 2002-09-25 | 2002-09-25 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4449286B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3050314B1 (ja) * | 1999-03-10 | 2000-06-12 | サンケン電気株式会社 | 電力変換装置 |
| JP3070606B1 (ja) * | 1999-11-24 | 2000-07-31 | サンケン電気株式会社 | 電力変換装置 |
| JP3541887B2 (ja) * | 2000-04-03 | 2004-07-14 | サンケン電気株式会社 | 電力変換装置 |
-
2002
- 2002-09-25 JP JP2002278658A patent/JP4449286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004120852A (ja) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7660135B2 (en) | Universal AC high power inveter with galvanic isolation for linear and non-linear loads | |
| TW513850B (en) | Electric power converting apparatus | |
| JP6191830B2 (ja) | 電力変換システム | |
| JP6569839B1 (ja) | 電力変換装置 | |
| US10622914B2 (en) | Multi-stage DC-AC inverter | |
| US20060133120A1 (en) | Three-phase ac-to-dc-to-ac converter | |
| Young et al. | A Cockcroft–Walton voltage multiplier fed by a three-phase-to-single-phase matrix converter with PFC | |
| CN111542999A (zh) | 电力变换装置 | |
| WO2020121469A1 (ja) | 電力変換装置 | |
| JP4837518B2 (ja) | 電力変換装置 | |
| CN107710588B (zh) | 转换设备以及对其进行控制的方法 | |
| JPH0834695B2 (ja) | 電力変換方法、電力変換装置およびその電力変換装置を用いた圧延システム | |
| CN111697852A (zh) | 用于操作功率转换器的方法 | |
| JP3541887B2 (ja) | 電力変換装置 | |
| JPH07337036A (ja) | 交流電力変換装置 | |
| Israyelu et al. | Hybrid switched inductor step-up ultra-sparse matrix converter for wind generator applications | |
| JP6232341B2 (ja) | 電力変換装置 | |
| JP4449286B2 (ja) | 電力変換装置 | |
| JP5950970B2 (ja) | 電力変換装置 | |
| JP4292367B2 (ja) | 電力変換装置 | |
| JP5190683B2 (ja) | 交流電源装置 | |
| JP3399288B2 (ja) | サイリスタ変換装置 | |
| JP2005080414A (ja) | 電力変換装置及びそれを用いたパワーコンディショナ | |
| CN107431445A (zh) | 直流/交流系统互连装置及交流/交流系统互连装置 | |
| Elangovan et al. | PI controlled active front end super-lift converter with ripple free DC link for three phase induction motor drives |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4449286 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |