JP5957191B2 - 変換器、変換器の制御方法および変換器の制御プログラム - Google Patents
変換器、変換器の制御方法および変換器の制御プログラム Download PDFInfo
- Publication number
- JP5957191B2 JP5957191B2 JP2011187995A JP2011187995A JP5957191B2 JP 5957191 B2 JP5957191 B2 JP 5957191B2 JP 2011187995 A JP2011187995 A JP 2011187995A JP 2011187995 A JP2011187995 A JP 2011187995A JP 5957191 B2 JP5957191 B2 JP 5957191B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- phase
- current
- currents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 57
- 208000026817 47,XYY syndrome Diseases 0.000 claims description 32
- 238000001514 detection method Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 29
- 230000008859 change Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 230000016507 interphase Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000018199 S phase Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
er+eS+et=0 (1)
ir=ipr−inr (2−1)
is=ips−ins (2−2)
it=ipt−int (2−3)
id=1/2×(ipr+ips+ipt+inrr+ins+int) (2−4)
iCrs=1/3×(ipr+inr)−1/6
×(ips+ipt+ins+int) (2−5)
iCst=−1/3×(ipt+int)−1/6
×(ipr+ips+inr+ins) (2−6)
ir+is+it=0 (3)
vr=1/2×(−vpr+vnr) (4−1)
vs=1/2×(−vps+vns) (4−2)
vt=1/2×(−vpt+vnt) (4−3)
vd=1/3×(vpr+vps+vpt+vnr+vns+vnt) (4−4)
vCrs=2/3×(vpr+vnr)−1/3
×(vps+vpt+vns+vnt) (4−5)
vCst=−2/3×(vpt+vnt)+1/3
×(vpr+vps+vnr+vns) (4−6)
iLr=iCrs
=1/3×(ipr+inr)−1/6
×(ips+ipt+ins+int) (5)
iLs=−iCrs+iCst
=1/3×(ips+ins)−1/6
×(ipt+ipr+int+inr) (6)
iLt=−iCst
=1/3×(ipt+int)−1/6
×(ipr+ips+inr+ins) (7)
vLr=2/3×(vpr+vnr)−1/3
×(vps+vpt+vns+vnt) (8)
vLs=2/3×(vps+vns)−1/3
×(vpt+vpr+vnt+vnr) (9)
vLt=2/3×(vpt+vnt)−1/3
×(vpr+vps+vnr+vns) (10)
iLr+iLs+iLt=0 (11)
vLr+vLs+vLt=0 (12)
上述してきたように、本実施例に係る変換器10は、自励式のスイッチング素子23および当該スイッチング素子23のオン、オフに応じて電力を蓄積、放出するコンデンサ24を含み3相交流の電力系統の各相毎に設けられた回路をY結線したY結線回路23が電力変換部20に2重に設けられており、電力変換部20により電力変換を行う。また、変換器10は、検出部41により、電力変換部20の2重のY結線回路23の各相の電圧および電流を検出する。変換器10は、電力変換部20の2重のY結線回路23の各相の電圧および電流と、当該2重のY結線回路を、直流回路を含む等価回路で示した場合の当該直流回路の電圧および電流との関係を示す関係情報を記憶部42に記憶する。そして、変換器10は、制御部43により、記憶部42に記憶された関係情報に基づいて検出部41による検出結果から導出される直流回路の電圧および電流の少なくとも一方が一定となるように電力変換部20のスイッチング素子25を制御する。これにより、本実施例に係る変換器10は、Y結線部分の間の直流の制御を行うことができる。これにより、本実施例に係る変換器10は、BTBシステムや直流送電などの直流システムに用いて、直流制御を行うことができる。
また、上記の実施例で説明した制御部43の各種の処理は、あらかじめ用意されたプログラムをコンピュータシステムで実行することによって実現することもできる。そこで、以下では、図15を用いて、上記の実施例で説明した制御部43と同様の機能を有する制御プログラムを実行するコンピュータの一例を説明する。図15は、制御プログラムを実行するコンピュータを示す図である。
12 電力系統
20 電力変換部
21 回路モジュール
23 Y結線回路
24 コンデンサ
25 スイッチング素子
41 検出部
42 記憶部
43 制御部
44 信号生成部
Claims (4)
- 自励式のスイッチング素子および当該スイッチング素子のオン、オフに応じて電力を蓄積、放出するコンデンサを含み3相交流の電力系統のR、S、T相毎に設けられた回路をY結線したY結線回路が2重に設けられ、電力変換を行う電力変換部と、
前記電力変換部の2重のY結線回路のうち、一方のY結線回路のR、S、T相の前記回路を流れる電流i pr 、i ps 、i pt および当該回路の電圧v pr 、v ps 、v pt と、他のY結線回路のR、S、T相の前記回路を流れる電流i nr 、i ns 、i nt および当該回路の電圧v nr 、v ns 、v nt を検出する検出部と、
前記電流i pr 、i ps 、i pt 、i nr 、i ns 、i nt 、前記電圧v pr 、v ps 、v pt、 v nr 、v ns 、v nt から、前記電力変換部の2重のY結線回路を、2つのY結線部分を結ぶ直流部分による直流回路、交流回路および循環回路による等価回路で示した場合の前記交流回路のR、S、T相を流れる電流i r 、i s 、i t および電圧v r 、v s 、v t と、前記循環回路のR、S、T相を流れる電流i Lr 、i Ls 、i Lt および電圧v Lr 、v Ls 、v Lt と、前記直流回路の電流i d および電圧V d と、を導出する式(1)、(2)に示す第1の変換情報、および、前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt、 V d から、前記電流i pr 、i ps 、i pt 、i nr 、i ns 、i nt 、前記電圧v pr 、v ps 、v pt、 v nr 、v ns 、v nt を導出する式(3)、(4)に示す第2の変換情報を記憶した記憶部と、
前記記憶部に記憶された前記第1の変換情報に基づいて、前記検出部による検出結果から前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt 、V d を導出し、導出された前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt 、V d に所定の条件を満たさない電圧、電流がある場合、前記第2の変換情報を用いて、条件を満たさない電圧、電流に影響を与える相を特定し、条件を満たすように前記電力変換部の特定した相の前記スイッチング素子を制御する制御手段と、
を有することを特徴とする変換器。
- 前記制御手段は、前記記憶部に記憶された前記第1の変換情報および前記第2の変換情報に基づいて、前記直流回路の電圧および電流の少なくとも一方を一定に維持しつつ、交流回路および循環回路の電圧および電流がそれぞれ所定の条件を満たすように、前記電力変換部の前記スイッチング素子を制御する
ことを特徴とする請求項1記載の変換器。 - 自励式のスイッチング素子および当該スイッチング素子のオン、オフに応じて電力を蓄積、放出するコンデンサを含み3相交流の電力系統のR、S、T相毎に設けられた回路をY結線したY結線回路が2重に設けられ、電力変換を行う電力変換部を有する変換器の制御方法であって、
前記電力変換部の2重のY結線回路のうち、一方のY結線回路のR、S、T相の前記回路を流れる電流i pr 、i ps 、i pt および当該回路の電圧v pr 、v ps 、v pt と、他のY結線回路のR、S、T相の前記回路を流れる電流i nr 、i ns 、i nt および当該回路の電圧v nr 、v ns 、v nt を検出し、
前記電流i pr 、i ps 、i pt 、i nr 、i ns 、i nt 、前記電圧v pr 、v ps 、v pt、 v nr 、v ns 、v nt から、前記電力変換部の2重のY結線回路を、2つのY結線部分を結ぶ直流部分による直流回路、交流回路および循環回路による等価回路で示した場合の前記交流回路のR、S、T相を流れる電流i r 、i s 、i t および電圧v r 、v s 、v t と、前記循環回路のR、S、T相を流れる電流i Lr 、i Ls 、i Lt および電圧v Lr 、v Ls 、v Lt と、前記直流回路の電流i d および電圧V d と、を導出する式(5)、(6)に示す第1の変換情報に基づいて、検出結果から前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt 、V d を導出し、
導出された前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt 、V d に所定の条件を満たさない電圧、電流がある場合、前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt、 V d から、前記電流i pr 、i ps 、i pt 、i nr 、i ns 、i nt 、前記電圧v pr 、v ps 、v pt、 v nr 、v ns 、v nt を導出する式(7)、(8)に示す第2の変換情報を用いて、条件を満たさない電圧、電流に影響を与える相を特定し、条件を満たすように前記電力変換部の特定した相の前記スイッチング素子を制御する
ことを特徴とする変換器の制御方法。
- 自励式のスイッチング素子および当該スイッチング素子のオン、オフに応じて電力を蓄積、放出するコンデンサを含み3相交流の電力系統のR、S、T相毎に設けられた回路をY結線したY結線回路が2重に設けられ、電力変換を行う電力変換部を有する変換器の制御プログラムであって、
前記電力変換部の2重のうち、一方のY結線回路のR、S、T相の前記回路を流れる電流i pr 、i ps 、i pt および当該回路の電圧v pr 、v ps 、v pt と、他のY結線回路のR、S、T相の前記回路を流れる電流i nr 、i ns 、i nt および当該回路の電圧v nr 、v ns 、v nt の検出結果を取得し、
前記電流i pr 、i ps 、i pt 、i nr 、i ns 、i nt 、前記電圧v pr 、v ps 、v pt、 v nr 、v ns 、v nt から、前記電力変換部の2重のY結線回路を、2つのY結線部分を結ぶ直流部分による直流回路、交流回路および循環回路による等価回路で示した場合の前記交流回路のR、S、T相を流れる電流i r 、i s 、i t および電圧v r 、v s 、v t と、前記循環回路のR、S、T相を流れる電流i Lr 、i Ls 、i Lt および電圧v Lr 、v Ls 、v Lt と、前記直流回路の電流i d および電圧V d と、を導出する式(9)、(10)に示す第1の変換情報に基づいて、前記検出結果から前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt 、V d を導出し、
導出された前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt 、V d に所定の条件を満たさない電圧、電流がある場合、前記電流i r 、i s 、i t 、i Lr 、i Ls 、i Lt 、i d 、前記電圧v r 、v s 、v t 、v Lr 、v Ls 、v Lt、 V d から、前記電流i pr 、i ps 、i pt 、i nr 、i ns 、i nt 、前記電圧v pr 、v ps 、v pt、 v nr 、v ns 、v nt を導出する式(11)、(12)に示す第2の変換情報を用いて、条件を満たさない電圧、電流に影響を与える相を特定し、条件を満たすように前記電力変換部の特定した相の前記スイッチング素子を制御する
各処理を実行させることを特徴とする変換器の制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187995A JP5957191B2 (ja) | 2011-08-30 | 2011-08-30 | 変換器、変換器の制御方法および変換器の制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011187995A JP5957191B2 (ja) | 2011-08-30 | 2011-08-30 | 変換器、変換器の制御方法および変換器の制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013051798A JP2013051798A (ja) | 2013-03-14 |
JP5957191B2 true JP5957191B2 (ja) | 2016-07-27 |
Family
ID=48013422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011187995A Active JP5957191B2 (ja) | 2011-08-30 | 2011-08-30 | 変換器、変換器の制御方法および変換器の制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5957191B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6282486B2 (ja) * | 2014-02-25 | 2018-02-21 | 株式会社東芝 | 電力変換器 |
WO2021181580A1 (ja) * | 2020-03-11 | 2021-09-16 | 三菱電機株式会社 | 電力変換装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3610277B2 (ja) * | 2000-03-17 | 2005-01-12 | 財団法人鉄道総合技術研究所 | 多重インバータ装置の制御装置 |
JP3838093B2 (ja) * | 2001-12-20 | 2006-10-25 | 富士電機システムズ株式会社 | 系統連系電力変換装置 |
DE102005040543A1 (de) * | 2005-08-26 | 2007-03-01 | Siemens Ag | Stromrichterschaltung mit verteilten Energiespeichern |
US7969755B2 (en) * | 2005-09-09 | 2011-06-28 | Siemens Aktiengesellschaft | Apparatus for electrical power transmission |
ES2369291T3 (es) * | 2006-12-08 | 2011-11-29 | Siemens Aktiengesellschaft | Dispositivo para la transformación de una corriente eléctrica. |
EP2457313B1 (en) * | 2009-07-23 | 2014-03-05 | Enphase Energy, Inc. | Method and apparatus for detection and control of dc arc faults |
-
2011
- 2011-08-30 JP JP2011187995A patent/JP5957191B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013051798A (ja) | 2013-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ghosh et al. | Control of three-phase, four-wire PWM rectifier | |
CN102318177B (zh) | 用于非正弦不中断电力供应的功率因子修正 | |
JP6357976B2 (ja) | 直流電源装置 | |
Xing et al. | Model predictive control for parallel three‐level T‐type grid‐connected inverters in renewable power generations | |
Asiminoaei et al. | Parallel interleaved inverters for reactive power and harmonic compensation | |
JP6681476B2 (ja) | 電力変換装置および電力変換装置の制御方法 | |
Pirouz et al. | Modular multilevel converter based STATCOM topology suitable for medium-voltage unbalanced systems | |
JP2013179781A (ja) | 変換器、変換器の制御方法及び変換器の制御プログラム | |
EP2814164B1 (en) | A multiphase ac power converter and method for controlling a multiphase ac power converter | |
JP2017147926A (ja) | マルチレベルインバータの三相平衡電圧制御方法 | |
Heydari et al. | A reduced switch count three-phase AC/AC converter with six power switches: Modeling, analysis, and control | |
US9678519B1 (en) | Voltage control modes for microgrid applications | |
KR20190089958A (ko) | 매트릭스 컨버터 제어 방법 및 시스템 | |
Abdollahi | A simple harmonic reduction method in 20-pulse AC–DC converter | |
Zhu et al. | Stability prediction and damping enhancement for MVDC railway electrification system | |
JP5957191B2 (ja) | 変換器、変換器の制御方法および変換器の制御プログラム | |
Negri et al. | VSC-based LVDC distribution network with DERs: Equivalent circuits for leakage and ground fault currents evaluation | |
Usman et al. | Simulation of single-phase shunt active power filter with fuzzy logic controller for power quality improvement | |
JP2004364351A (ja) | 連系インバータ並列システムの制御方法 | |
Taghipour Broujeni et al. | Multivariable controller for a novel topology of double‐input converter applied in distributed hybrid photovoltaic/wind power system | |
Buticchi et al. | Modular DC/DC converter structure with multiple power flow paths for smart transformer applications | |
Dybko et al. | Switching frequency circulating current analysis in parallel-connected multilevel NPC converters | |
Rathore et al. | A 5-level T-type inverter fed six-phase induction motor drive for industrial applications | |
Afjeh et al. | Deadbeat Control of a Modified Single-Phase Five-Level Photovoltaic Inverter with Reduced Number of Switches | |
Segui-Chilet et al. | Selective shunt active power compensator in four wire electrical systems using symmetrical components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5957191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |