JP2007135280A - Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 - Google Patents
Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 Download PDFInfo
- Publication number
- JP2007135280A JP2007135280A JP2005324281A JP2005324281A JP2007135280A JP 2007135280 A JP2007135280 A JP 2007135280A JP 2005324281 A JP2005324281 A JP 2005324281A JP 2005324281 A JP2005324281 A JP 2005324281A JP 2007135280 A JP2007135280 A JP 2007135280A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- inverter
- phases
- filter
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】シンプルでありながら、不平衡負荷にも対応でき、かつ出力電圧範囲を拡大可能なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供する。
【解決手段】直流電源と三相電圧型インバータと交流ＬＣフィルタと被駆動負荷とからなる三相ＰＷＭインバータの制御方法であって、三相の内の二相のインバータ出力電圧を予め定められた任意の制御側に従って独立に制御し、残り一相のインバータ出力電圧については前記二相のインバータ出力により従属的に制御すると共に、さらに、前記三相電圧形インバータのｕ，ｖ，ｗ各相への規格化入力ｕｕ，ｕｖ，ｕｗを−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせることにより、出力電圧範囲を拡張して制御可能にする三相ＰＷＭインバータの制御方法とする。
【選択図】図３
【解決手段】直流電源と三相電圧型インバータと交流ＬＣフィルタと被駆動負荷とからなる三相ＰＷＭインバータの制御方法であって、三相の内の二相のインバータ出力電圧を予め定められた任意の制御側に従って独立に制御し、残り一相のインバータ出力電圧については前記二相のインバータ出力により従属的に制御すると共に、さらに、前記三相電圧形インバータのｕ，ｖ，ｗ各相への規格化入力ｕｕ，ｕｖ，ｕｗを−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせることにより、出力電圧範囲を拡張して制御可能にする三相ＰＷＭインバータの制御方法とする。
【選択図】図３
Description
本発明は、ＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置に関する。
三相正弦波ＰＷＭインバータは、パルスのない正弦波電圧の印加による負荷の負担の低減による長寿命化や高調波に伴う諸問題の解決のため、出力後にＬＣフィルタが挿入される場合も多い。これに対しては現在、様々な制御法が工夫され、公表されている。
三相インバータは、出力の参照波形が正弦波状に変化するためこれにいかに追従させるかという点においては単相の場合の課題と同じである。しかしながら、三相のインバータ出力電圧は一意的には定まらず、自由度２の相対的なものであって、これで三相を制御することに工夫を要する。
ここで、単相ＰＷＭインバータの制御法に関しては、ＬＣフィルタ出力後の電圧を正弦波追従ディジタル制御する方法が既に知られている（非特許文献１参照）。これは、内部モデル原理（美田勉他、「基礎ディジタル制御」、コロナ社、参照）に基づいてディジタル補償器を構成するもので基準波形が正弦波状に変化することを考慮しているため、応答性が速く定常誤差が少ないという特徴がある。
本発明は三相ＰＷＭインバータの制御法に係るものであるが、後記の通りそれは単相形のものを基にしているため、以下本発明を説明するに当たっての前提として、図７（ａ）に示すフルブリッジ形の単相ＰＷＭインバータ回路のディジタル制御系について考える。各回路のパラメータは、電源、リアクトル、コンデンサ、負荷抵抗の値をそれぞれＥ，Ｌ，Ｃ，Ｒとする。ここで、ＬＣフィルタのコンデンサの電圧をｖＣ、電流をｉＣとおいてこれらを状態変数ｘとし、連続系の状態方程式を立て、これより、サンプリング周期をＴとしたサンプル点ｔ＝ｉＴにおける離散系の状態方程式は次のようになる。
ｘ［ｉ＋１］＝Ａｘ［ｉ］＋ｂｕ［ｉ］、 ｙ［ｉ］＝ｃｘ［ｉ］ （１）
ここで、制御入力はｕ［ｉ］、出力はｙ［ｉ］である。また各係数Ａ，ｂ，ｃは次の式により離散化できる。
ただし、Ａｃ，ｂｃ，ｃｃは連続系パラメータであって、次式となる。
ｘ［ｉ＋１］＝Ａｘ［ｉ］＋ｂｕ［ｉ］、 ｙ［ｉ］＝ｃｘ［ｉ］ （１）
ここで、制御入力はｕ［ｉ］、出力はｙ［ｉ］である。また各係数Ａ，ｂ，ｃは次の式により離散化できる。
ただし、Ａｃ，ｂｃ，ｃｃは連続系パラメータであって、次式となる。
また、ＰＷＭインバータのディジタル制御系の直列補償器を、内部モデル原理を用いて構成すると、図７（ｂ）に示すように制御対象の伝達関数をＧ［ｚ］、補償器の伝達関数をＣ［ｚ］とし、さらに、目標基準入力をＹｒｅｆ［ｚ］、出力をＹ［ｚ］として、入出力の誤差Ｅ［ｚ］が０となるような制御系が構成される。内部モデル原理によれば、制御対象の出力が目標入力に定常偏差なく追従するために閉ループ内に目標入力の発生モデルを含ませなければならず、その結果、補償器の分母は目標入力のものとなる。そのため、出力正弦波の角周波数をωとすると、Ｙｒｅｆ［ｚ］に基づく補償器の伝達特性Ｃ［ｚ］は次式となる。
Ｙｒｅｆ［ｚ］＝（Ｎｙ［ｚ］／Ｄｙ［ｚ］）
＝ｚｓｉｎωＴ／（ｚ２−２ｃｏｓωＴ＋１） （３）
Ｃ［ｚ］＝（Ｎｃ［ｚ］／Ｄｃ［ｚ］）
＝（（ｋ２ｚ＋ｋ１）／（ｚ２−２ｃｏｓωＴ＋１）） （４）
ただしｋ１，ｋ２は補償器のゲインとする。
Ｙｒｅｆ［ｚ］＝（Ｎｙ［ｚ］／Ｄｙ［ｚ］）
＝ｚｓｉｎωＴ／（ｚ２−２ｃｏｓωＴ＋１） （３）
Ｃ［ｚ］＝（Ｎｃ［ｚ］／Ｄｃ［ｚ］）
＝（（ｋ２ｚ＋ｋ１）／（ｚ２−２ｃｏｓωＴ＋１）） （４）
ただしｋ１，ｋ２は補償器のゲインとする。
さらに、前述したインバータ部に導出補償器部を加えた拡大ディジタル制御系の様子は、図７（ｃ）に示される。この拡大ディジタル制御系の状態方程式を求めると、状態変数は、ｘ［ｉ］と補償器内の変数ｚ［ｉ］、ｚ［ｉ＋２］になる。またインバータには、状態フィードバックｆが加わる。このとき、入力ｕ［ｉ］およびz［ｉ＋２］は次式で表わされる。
ｕ［ｉ］＝ −ｆｘ［ｉ］＋ｋ１ｚ［ｉ］＋ｋ２ｚ［ｉ＋１］
ｚ［ｉ＋２］＝ −ｚ［ｉ］＋２ｃｏｓωＴｚ［ｉ＋１］ （５）
＋（ｙｒｅｆ［ｉ］−ｙ［ｉ］）
すると拡大制御系の状態方程式は次式となる。
ｕ［ｉ］＝ −ｆｘ［ｉ］＋ｋ１ｚ［ｉ］＋ｋ２ｚ［ｉ＋１］
ｚ［ｉ＋２］＝ −ｚ［ｉ］＋２ｃｏｓωＴｚ［ｉ＋１］ （５）
＋（ｙｒｅｆ［ｉ］−ｙ［ｉ］）
すると拡大制御系の状態方程式は次式となる。
以上に示す様な単相形ＰＷＭインバータを基本にして、本発明が対象とするＬＣフィルタ付三相ＰＷＭインバータの制御原理を導出することも、回路パラメータその他の条件次第では検討の余地があり得る。
しかしながら、従来知られた三相インバータの制御法は、特許文献１に開示される様に、ＰＷＭインバータの出力量を三相／二相変換するもの等、何れも複雑な手順を経るものばかりであり、簡便な制御法が提供されていなかった。
しかしながら、従来知られた三相インバータの制御法は、特許文献１に開示される様に、ＰＷＭインバータの出力量を三相／二相変換するもの等、何れも複雑な手順を経るものばかりであり、簡便な制御法が提供されていなかった。
さらに、これまで、平衡負荷以外に不平衡負荷にも対応でき、かつ出力電圧範囲を拡大可能なＬＣフィルタ付三相インバータの簡単な制御法は提供されていなかった。
加藤、喜多：「ＰＷＭインバータの正弦波追従最適ディジタル制御法」、平成１５年電気学会全国大会、Ｎｏ．４−０９３、２００３年 特開平７−７９５９号公報
加藤、喜多：「ＰＷＭインバータの正弦波追従最適ディジタル制御法」、平成１５年電気学会全国大会、Ｎｏ．４−０９３、２００３年
従って本発明は、上記課題を解決し、簡単でありながら、不平衡負荷にも対応でき、かつ出力電圧範囲を拡大可能なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することを課題とする。
上記課題を解決すべく種々検討を行った結果、本発明者は、例えば上記特許文献１に開示されている様に、一旦三相から二相（α−β）に変換して演算を行った後、逆変換してｕ，ｖ，ｗ各相の指令値を決定する様な、従来知られた複雑な三相インバータの制御法に代え、
ｉ） ｕ，ｖ，ｗ各相の指令値を、元のｕ，ｖ，ｗ相から直接決定する構成とすると共に、
ｉｉ） ｕ，ｖ，ｗ各相への指令値を、以下に詳述する態様で適宜同じレベルシフトさせる構成とすることによって上記課題を悉く解決可能なことを見い出し、本発明を完成した。
ｉ） ｕ，ｖ，ｗ各相の指令値を、元のｕ，ｖ，ｗ相から直接決定する構成とすると共に、
ｉｉ） ｕ，ｖ，ｗ各相への指令値を、以下に詳述する態様で適宜同じレベルシフトさせる構成とすることによって上記課題を悉く解決可能なことを見い出し、本発明を完成した。
具体的には、本発明は、［非特許文献１］に開示及び上記背景技術の項で示された単相形の制御原理を三相形ＰＷＭインバータの場合に発展させ、さらに、その出力電圧範囲を拡張させる構成を採るものである。その三相形の原理は、ＬＣフィルタの各素子の値が全相で同一であるとすると中性点電位はバランスされてゼロとなり、３つの単相形の制御の組み合わせとなることによる。しかも、独立な二相の制御入力を決定すれば、他の一相はそれらより決定されることが明らかとなった。
さらに原理的には、負荷がバランスされておらず所謂不平衡（或いは非対称）負荷となっていても、フィルタのＬＣ、すなわちリアクトル、コンデンサの値が同一であれば問題なく制御できることが明らかとなった。
さらに原理的には、負荷がバランスされておらず所謂不平衡（或いは非対称）負荷となっていても、フィルタのＬＣ、すなわちリアクトル、コンデンサの値が同一であれば問題なく制御できることが明らかとなった。
上記課題を解決可能な本発明のＬＣフィルタ付三相ＰＷＭインバータの制御方法は、直流電源と三相電圧型インバータと交流ＬＣフィルタと被駆動負荷とからなる三相ＰＷＭインバータの制御方法であって、三相の内の二相のインバータ出力電圧を予め定められた任意の制御側に従って独立に制御し、残り一相のインバータ出力電圧については前記二相のインバータ出力により従属的に制御すると共に、さらに、前記三相電圧形インバータのｕ，ｖ，ｗ各相への規格化入力ｕｕ，ｕｖ，ｕｗを
−１≦ｕｊ’＝ｕｊ−ｄ≦１ （ｊ＝ｕ、ｖ、ｗ）
となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせることにより、出力電圧範囲を拡張して制御可能にすることを特徴とするものである。
−１≦ｕｊ’＝ｕｊ−ｄ≦１ （ｊ＝ｕ、ｖ、ｗ）
となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせることにより、出力電圧範囲を拡張して制御可能にすることを特徴とするものである。
又本発明は、上記本発明方法に従って動作する、直流電源と三相電圧型インバータと交流ＬＣフィルタと被駆動負荷とを含んでなるインバータ装置であって、三相の内の二相のインバータ出力電圧が予め定められた任意の制御側に従って独立に制御され、残り一相のインバータ出力電圧については前記二相のインバータ出力により従属的に制御される制御系を備え、さらに、前記制御系は、前記三相電圧形インバータのｕ，ｖ，ｗ各相への規格化入力ｕｕ，ｕｖ，ｕｗを
−１≦ｕｊ’＝ｕｊ−ｄ≦１ （ｊ＝ｕ、ｖ、ｗ）
となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせ得るアジャスタを、前記三相電圧型インバータのｕ，ｖ，ｗ各相への指令値入力部の前段に備えており、それにより、出力電圧範囲を拡張して制御し得る様に構成されていることを特徴とするものである。
ここで、交流ＬＣフィルタは、ｕ，ｖ，ｗ各相のインダクタンス及びキャパシタンスが夫々実質上同一のものから構成されていることが好ましい。
−１≦ｕｊ’＝ｕｊ−ｄ≦１ （ｊ＝ｕ、ｖ、ｗ）
となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせ得るアジャスタを、前記三相電圧型インバータのｕ，ｖ，ｗ各相への指令値入力部の前段に備えており、それにより、出力電圧範囲を拡張して制御し得る様に構成されていることを特徴とするものである。
ここで、交流ＬＣフィルタは、ｕ，ｖ，ｗ各相のインダクタンス及びキャパシタンスが夫々実質上同一のものから構成されていることが好ましい。
本発明によれば、簡潔なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
又本発明によれば、負荷が平衡及び不平衡のいずれの場合においても制御可能であるＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
さらに、本発明によれば、出力電圧範囲を拡大可能なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
又本発明によれば、負荷が平衡及び不平衡のいずれの場合においても制御可能であるＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
さらに、本発明によれば、出力電圧範囲を拡大可能なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
なお、上記の不平衡或いは非対称負荷には、主としてコンデンサインプット形の整流負荷等も包含される。従って、例えば本発明で対象としている上記ＬＣフィルタ付三相ＰＷＭインバータが無停電電源（ＵＰＳ）等の主回路として用いられる場合に於いて、これに接続される負荷の中にコンデンサインプット形の整流負荷があれば、それは不平衡或いは非対称負荷となり得る。
実際、様々な電気機器や家電機器は、一旦直流に変換されてから使用されるものが多く、現在ではこのようなコンデンサインプット形の整流負荷が電源に対して数多く接続されているのが実情である。
実際、様々な電気機器や家電機器は、一旦直流に変換されてから使用されるものが多く、現在ではこのようなコンデンサインプット形の整流負荷が電源に対して数多く接続されているのが実情である。
以下、添付図面に基づき、本発明の好適な一実施形態につき説明する。
なお以下では、上記した単相形ＰＷＭインバータを基にして、本発明で目的とするＬＣフィルタ付三相ＰＷＭインバータの制御原理を導出した後、本発明に係る出力電圧範囲の拡張法につき説明する。
図１は本発明の適用対象となるＬＣフィルタ付三相ＰＷＭインバータの構成を示す図であり、（ｂ），（ｃ）は、（ａ）に示された負荷の変形例である。図２（ａ）は図１に示すＬＣフィルタ付三相ＰＷＭインバータの電気的接続関係を簡略的に示す図であり、図２（ｂ）は本発明手法を適用した場合における平衡負荷に対する単相等価回路を示す図、また図２（ｃ）はその不平衡負荷に対する図２（ｂ）の変形等価回路図である。図３は本発明の三相ＰＷＭインバータの制御系の一構成例を示す図である。図４はインバータのｕ、ｖ、ｗ各相に係る入力ゲインを連続的に表わしたときの一例を示す図であり、（ａ）は計算された直後のインバータの各相に係る入力ゲインの一例を示す図、（ｂ）は本発明による（＝ｄを付加することによる）入力ゲインの調整を行った場合の入力ゲインの一例を示す図である。図５及び図６はある時点における入力ゲインの調整値ｄの算出要領の一例を示すフロー図である。
なお以下では、上記した単相形ＰＷＭインバータを基にして、本発明で目的とするＬＣフィルタ付三相ＰＷＭインバータの制御原理を導出した後、本発明に係る出力電圧範囲の拡張法につき説明する。
図１は本発明の適用対象となるＬＣフィルタ付三相ＰＷＭインバータの構成を示す図であり、（ｂ），（ｃ）は、（ａ）に示された負荷の変形例である。図２（ａ）は図１に示すＬＣフィルタ付三相ＰＷＭインバータの電気的接続関係を簡略的に示す図であり、図２（ｂ）は本発明手法を適用した場合における平衡負荷に対する単相等価回路を示す図、また図２（ｃ）はその不平衡負荷に対する図２（ｂ）の変形等価回路図である。図３は本発明の三相ＰＷＭインバータの制御系の一構成例を示す図である。図４はインバータのｕ、ｖ、ｗ各相に係る入力ゲインを連続的に表わしたときの一例を示す図であり、（ａ）は計算された直後のインバータの各相に係る入力ゲインの一例を示す図、（ｂ）は本発明による（＝ｄを付加することによる）入力ゲインの調整を行った場合の入力ゲインの一例を示す図である。図５及び図６はある時点における入力ゲインの調整値ｄの算出要領の一例を示すフロー図である。
［基本制御原理］
まず、上記した単相形ＰＷＭインバータを基にして、本発明で目的とするＬＣフィルタ付三相ＰＷＭインバータの制御原理を導出する。
図１（ａ）に、本発明の適用対象となるＬＣフィルタ付三相ＰＷＭインバータの構成を示す。本実施形態では、三相インバータＩＮＶの主回路は、それぞれダイオードが逆並列接続されたスイッチング素子ＳＷｕ〜ＳＷｚ（例えばＦＥＴ）を三相ブリッジ接続した、三相ブリッジ構成からなるものとしている。インバータＩＮＶの直流入力端子には、直流電源２からの直流電圧Ｅが給電される。一方、インバータのｕ，ｖ，ｗ各相交流出力端子には、フィルタリアクトルＬｕ，Ｌｖ，Ｌｗが直列接続されているほか、Ｙ接続されたフィルタコンデンサＣｕ，Ｃｖ，Ｃｗが並列接続されており、インバータＩＮＶのｕ，ｖ，ｗ各相交流出力端と負荷（Ｒｕ，Ｒｖ，Ｒｗ）の間には、各相毎にＬＣフィルタが構成されている。従って、インバータＩＮＶのｕ，ｖ，ｗ各相の交流出力は、ＬＣフィルタを経て負荷（Ｒｕ，Ｒｖ，Ｒｗ）に供給される。なお、簡単の為、以下の説明では図１に示すＬＣフィルタ付三相ＰＷＭインバータの電気的接続関係を簡略的に示す図２（ａ）を主に用いる。ここで、交流ＬＣフィルタは、ｕ，ｖ，ｗ各相のインダクタンス及びキャパシタンスが夫々実質上同一（Ｌ，Ｃ）のものから構成されているものとする。
なお、図１に示すｕ，ｖ，ｗ各相のスイッチング素子ＳＷｕ〜ＳＷｚには、図４に示す入力ゲインの大きさに応じて所定のデューティー比のスイッチングパルスが与えられ、それによってインバータＩＮＶは駆動される。その様子自体は従来と同様であり、後述する通り図９に従って説明される。
まず、上記した単相形ＰＷＭインバータを基にして、本発明で目的とするＬＣフィルタ付三相ＰＷＭインバータの制御原理を導出する。
図１（ａ）に、本発明の適用対象となるＬＣフィルタ付三相ＰＷＭインバータの構成を示す。本実施形態では、三相インバータＩＮＶの主回路は、それぞれダイオードが逆並列接続されたスイッチング素子ＳＷｕ〜ＳＷｚ（例えばＦＥＴ）を三相ブリッジ接続した、三相ブリッジ構成からなるものとしている。インバータＩＮＶの直流入力端子には、直流電源２からの直流電圧Ｅが給電される。一方、インバータのｕ，ｖ，ｗ各相交流出力端子には、フィルタリアクトルＬｕ，Ｌｖ，Ｌｗが直列接続されているほか、Ｙ接続されたフィルタコンデンサＣｕ，Ｃｖ，Ｃｗが並列接続されており、インバータＩＮＶのｕ，ｖ，ｗ各相交流出力端と負荷（Ｒｕ，Ｒｖ，Ｒｗ）の間には、各相毎にＬＣフィルタが構成されている。従って、インバータＩＮＶのｕ，ｖ，ｗ各相の交流出力は、ＬＣフィルタを経て負荷（Ｒｕ，Ｒｖ，Ｒｗ）に供給される。なお、簡単の為、以下の説明では図１に示すＬＣフィルタ付三相ＰＷＭインバータの電気的接続関係を簡略的に示す図２（ａ）を主に用いる。ここで、交流ＬＣフィルタは、ｕ，ｖ，ｗ各相のインダクタンス及びキャパシタンスが夫々実質上同一（Ｌ，Ｃ）のものから構成されているものとする。
なお、図１に示すｕ，ｖ，ｗ各相のスイッチング素子ＳＷｕ〜ＳＷｚには、図４に示す入力ゲインの大きさに応じて所定のデューティー比のスイッチングパルスが与えられ、それによってインバータＩＮＶは駆動される。その様子自体は従来と同様であり、後述する通り図９に従って説明される。
本実施形態に係るＬＣフィルタ付三相ＰＷＭインバータの制御方法は、三相全体でとらえるのではなく、各相のフィルタコンデンサの電圧に着目して制御するものである。この方法は、簡潔であるほか、不平衡な負荷にも対応できると言う特長がある。
はじめに、図２（ａ）に示すＬＣフィルタ付三相ＰＷＭインバータにおいて、各相をｕ，ｖ，ｗとし各回路電圧電流変数を図に示すようにとる。またフィルタコンデンサ（＝Ｃ）および負荷抵抗Ｒｕ，Ｒｖ，Ｒｗの中性点電位をそれぞれｖＣｎ、ｖＲｎとおく。ここで、各相での節点およびカットセットにおいて、キルヒホッフの電流則より次式が得られる。
ｉＬｕ＝ｉＣｕ＋ｉＲｕ
ｉＬｖ＝ｉＣｖ＋ｉＲｖ
ｉＬｗ＝ｉＣｗ＋ｉＲｗ ・・・（８）
ｉＬｕ＋ｉＬｖ＋ｉＬｗ＝０
ｉＣｕ＋ｉＣｖ＋ｉＣｗ＝０
ｉＲｕ＋ｉＲｖ＋ｉＲｗ＝０ ・・・（９）
ｉＬｕ＝ｉＣｕ＋ｉＲｕ
ｉＬｖ＝ｉＣｖ＋ｉＲｖ
ｉＬｗ＝ｉＣｗ＋ｉＲｗ ・・・（８）
ｉＬｕ＋ｉＬｖ＋ｉＬｗ＝０
ｉＣｕ＋ｉＣｖ＋ｉＣｗ＝０
ｉＲｕ＋ｉＲｖ＋ｉＲｗ＝０ ・・・（９）
ここで、各相フィルタコンデンサと負荷の電位の関係は次式となる。
ｖＣｕ＋ｖＣｎ＝ＲｕｉＲｕ＋ｖＲｎ
ｖＣｖ＋ｖＣｎ＝ＲｖｉＲｖ＋ｖＲｎ
ｖＣｗ＋ｖＣｎ＝ＲｗｉＲｗ＋ｖＲｎ ・・・（１０）
また各相のフィルタリアクトルとフィルタコンデンサの電位の関係、及び各相のフィルタコンデンサの素子関係式は次式で与えられる。
Ｌ（ｄｉＬｕ／ｄｔ）＝ｖｕ−（ｖＣｕ＋ｖＣｎ）
Ｌ（ｄｉＬｖ／ｄｔ）＝ｖｖ−（ｖＣｖ＋ｖＣｎ）
Ｌ（ｄｉＬｗ／ｄｔ）＝ｖｗ−（ｖＣｗ＋ｖＣｎ） ・・・（１１）
Ｃ（ｄｖＣｕ／ｄｔ）＝ｉＣｕ
Ｃ（ｄｖＣｖ／ｄｔ）＝ｉＣｖ
Ｃ（ｄｖＣｗ／ｄｔ）＝ｉＣｗ ・・・（１２）
ｖＣｕ＋ｖＣｎ＝ＲｕｉＲｕ＋ｖＲｎ
ｖＣｖ＋ｖＣｎ＝ＲｖｉＲｖ＋ｖＲｎ
ｖＣｗ＋ｖＣｎ＝ＲｗｉＲｗ＋ｖＲｎ ・・・（１０）
また各相のフィルタリアクトルとフィルタコンデンサの電位の関係、及び各相のフィルタコンデンサの素子関係式は次式で与えられる。
Ｌ（ｄｉＬｕ／ｄｔ）＝ｖｕ−（ｖＣｕ＋ｖＣｎ）
Ｌ（ｄｉＬｖ／ｄｔ）＝ｖｖ−（ｖＣｖ＋ｖＣｎ）
Ｌ（ｄｉＬｗ／ｄｔ）＝ｖｗ−（ｖＣｗ＋ｖＣｎ） ・・・（１１）
Ｃ（ｄｖＣｕ／ｄｔ）＝ｉＣｕ
Ｃ（ｄｖＣｖ／ｄｔ）＝ｉＣｖ
Ｃ（ｄｖＣｗ／ｄｔ）＝ｉＣｗ ・・・（１２）
（１２）式の総和をとって積分してフィルタコンデンサ電圧の総和をとると、（９）式より各相の容量が等しいとき０となる。
さらに、（９），（１１），（１３）式より次式を得る。
ｖＣｎ＝（ｖｕ＋ｖｖ＋ｖｗ）／３ （１４）
さらに、（９），（１１），（１３）式より次式を得る。
ｖＣｎ＝（ｖｕ＋ｖｖ＋ｖｗ）／３ （１４）
ここで、制御側を次のように定める。
ｖｕ＋ｖｖ＋ｖｗ＝０ （１５）
（１５）式は、
ｖｖ＝−（ｖｕ＋ｖｗ） （１６）
とも書ける。すなわち三相のうちの二相のインバータ出力電圧を制御すれば、残りの一相については上式により従属的に定まることとなる。そのとき、（１６）式よりｖＣｎ＝０で制御できる。なお後記するとおり、調整値ｄ付加による本発明の出力電圧範囲の拡張手法を採る場合にあっては、調整値ｄを加えたときにｖＣｎに変動が生じる。
（１３）式より、（１０）式の総和を求めると負荷抵抗Ｒｕ，Ｒｖ，Ｒｗの中性点電位は、負荷が平衡であるＲｕ＝Ｒｖ＝Ｒｗ＝Ｒのときには、
ｖＲｎ＝ｖＣｎ （１７）
となり、フィルタコンデンサの中性点電位に等しいことがわかる。この場合には、三相は図２（ｂ）に示すｊ＝ｕ，ｖ，ｗとした３つの単相形インバータの組み合わせとして制御出来る。
しかもこの原理はフィルタのインダクタおよびキャパシタの値がすべて等しいということのみに起因しているため、負荷が平衡であるかは問わない。すなわち負荷が不平衡の場合には、ｖＲｎとｖＣｎとが一致しないため、負荷は電流ｉＲｊを流す電流源Ｊで置き換えられて図２（ｃ）として表されるものの、３つの単相形インバータの組み合わせとして同様に制御出来る。負荷が不平衡であっても制御可能となる点は、本制御原理の特長である。得られた三相ＰＷＭインバータの制御系５０は、図８（ａ）に示すようなブロック図で表わされる。三相のうちのｕ相及びｗ相は、単相形について示す図７（ｂ）同様、状態フィードバック（ｆ）５３を備えたインバータ５２と補償器５４とによって制御される。残りのｖ相は、図８（ａ）に示されるとおり、ｕｖ＝−（ｕｕ＋ｕｗ）として制御される。
ＰＷＭによる変調は、従来知られている通りであり、各相に係る入力ゲインに相当する各相の正弦波状の各相信号電圧と所定の三角波とを図９（ａ）に示す様な関係で対比させ、それによって図９（ｂ）に示されるような変調されたパルス列を得、これを図１（ａ）に示されるｕ，ｖ，ｗ各相を構成するスイッチング素子ＳＷｕ〜ＳＷｚに従来知られている所定の態様（図９（ｂ）にも例示）で与えてインバータＩＮＶを駆動する。各線間（図ではｕ−ｖ間）に得られる三相ＰＷＭインバータの出力波形は図９（ｃ）に示されるとおりであり、これをＬＣフィルタを通すことにより正弦波状の波形が得られる。以上はアナログ制御の例であるがディジタル制御も同様に可能であることは言うまでもない。
ｖｕ＋ｖｖ＋ｖｗ＝０ （１５）
（１５）式は、
ｖｖ＝−（ｖｕ＋ｖｗ） （１６）
とも書ける。すなわち三相のうちの二相のインバータ出力電圧を制御すれば、残りの一相については上式により従属的に定まることとなる。そのとき、（１６）式よりｖＣｎ＝０で制御できる。なお後記するとおり、調整値ｄ付加による本発明の出力電圧範囲の拡張手法を採る場合にあっては、調整値ｄを加えたときにｖＣｎに変動が生じる。
（１３）式より、（１０）式の総和を求めると負荷抵抗Ｒｕ，Ｒｖ，Ｒｗの中性点電位は、負荷が平衡であるＲｕ＝Ｒｖ＝Ｒｗ＝Ｒのときには、
ｖＲｎ＝ｖＣｎ （１７）
となり、フィルタコンデンサの中性点電位に等しいことがわかる。この場合には、三相は図２（ｂ）に示すｊ＝ｕ，ｖ，ｗとした３つの単相形インバータの組み合わせとして制御出来る。
しかもこの原理はフィルタのインダクタおよびキャパシタの値がすべて等しいということのみに起因しているため、負荷が平衡であるかは問わない。すなわち負荷が不平衡の場合には、ｖＲｎとｖＣｎとが一致しないため、負荷は電流ｉＲｊを流す電流源Ｊで置き換えられて図２（ｃ）として表されるものの、３つの単相形インバータの組み合わせとして同様に制御出来る。負荷が不平衡であっても制御可能となる点は、本制御原理の特長である。得られた三相ＰＷＭインバータの制御系５０は、図８（ａ）に示すようなブロック図で表わされる。三相のうちのｕ相及びｗ相は、単相形について示す図７（ｂ）同様、状態フィードバック（ｆ）５３を備えたインバータ５２と補償器５４とによって制御される。残りのｖ相は、図８（ａ）に示されるとおり、ｕｖ＝−（ｕｕ＋ｕｗ）として制御される。
ＰＷＭによる変調は、従来知られている通りであり、各相に係る入力ゲインに相当する各相の正弦波状の各相信号電圧と所定の三角波とを図９（ａ）に示す様な関係で対比させ、それによって図９（ｂ）に示されるような変調されたパルス列を得、これを図１（ａ）に示されるｕ，ｖ，ｗ各相を構成するスイッチング素子ＳＷｕ〜ＳＷｚに従来知られている所定の態様（図９（ｂ）にも例示）で与えてインバータＩＮＶを駆動する。各線間（図ではｕ−ｖ間）に得られる三相ＰＷＭインバータの出力波形は図９（ｃ）に示されるとおりであり、これをＬＣフィルタを通すことにより正弦波状の波形が得られる。以上はアナログ制御の例であるがディジタル制御も同様に可能であることは言うまでもない。
上記したとおり、本実施形態では、三相のうち二相のコンデンサの電圧を、基準電圧波形（例えば正弦波）に従うように独立に制御し、他の１相の電圧を、それらに対して従属的となる様に制御することを基本原則とする。すなわち、三相をそれぞれｕ，ｖ，ｗとし、それらの規格化入力をｕｕ，ｕｖ，ｕｗとすると、図８（ａ）に示すとおり例えば２入力ｕｕ，ｕｗは独立に制御でき、残りのｕｖはｕｖ＝−（ｕｕ＋ｕｗ）で制御できる。ここで、規格化入力ｕｕ，ｕｖ，ｕｗはデューティー比に相当する。
この、ｕｖ＝−（ｕｕ＋ｕｗ）で制御する基本原理を用いることにより、特許文献１等に開示された手法に比してより簡潔なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
この、ｕｖ＝−（ｕｕ＋ｕｗ）で制御する基本原理を用いることにより、特許文献１等に開示された手法に比してより簡潔なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
［正弦波追従制御の適用］
ここで、図８（ａ）に示す二相（ｕ，ｗ相）のインバータ出力電圧を制御する制御則については、特に限定なく、一般的な制御則（ＰＩ制御等）を適用することも可能であるが、以下では、二相のインバータ出力電圧を制御する制御則の一例として、先の背景技術の項で単相形の場合について説明した正弦波追従制御（図７（ｃ）参照）の適用を考える。
各相のコンデンサ電圧電流ｖＣｊ，ｉＣｊを状態変数に選べば、
ｖｊ［ｉ］＝Ｅｕｊ［ｉ］（ｖｊは、直流電源電圧Ｅとデューティー比ｕｊを乗じて得た値）として、次のサンプル時間Ｔにおける離散形状態方程式は次式となる。
ｘｊ［ｉ＋１］＝Ａｘｊ［ｉ］＋ｂｕｊ［ｉ］，
ｙｊ［ｉ］＝ｃｘｊ［ｉ］ （１８）
ただし、ｊ＝ｕ，ｖ，ｗで、制御入力はｕｊ、出力はｙｊである。
また三相間の自由度は２であるため、ｕｕ，ｕｗの２相分については単相形の場合と同様（（５）式参照）に次式で表わされる正弦波補償器により制御則が決定され、残りのｕｖは（１９）’の制御側により従属的に決定される。
ｕｊ［ｉ］＝ −ｆｘｊ［ｉ］＋ｋ１ｚｊ［ｉ］＋ｋ２ｚｊ［ｉ＋１］
ｚｊ［ｉ＋２］＝ −ｚｊ［ｉ］＋２ｃｏｓωＴｚｊ［ｉ＋１］ （１９）
＋（ｙｒｅｆ［ｉ］−ｙ［ｉ］）
ｊ＝ｕ，ｗ
ｕｖ［ｉ］＝−ｕｕ［ｉ］−ｕｗ［ｉ］ （１９）’
従って、図７（ｃ）に示す単相形制御系を基本にこれを拡張することにより、図８（ｂ）に示す三相形の制御系６０が得られる。
ここで、図８（ａ）に示す二相（ｕ，ｗ相）のインバータ出力電圧を制御する制御則については、特に限定なく、一般的な制御則（ＰＩ制御等）を適用することも可能であるが、以下では、二相のインバータ出力電圧を制御する制御則の一例として、先の背景技術の項で単相形の場合について説明した正弦波追従制御（図７（ｃ）参照）の適用を考える。
各相のコンデンサ電圧電流ｖＣｊ，ｉＣｊを状態変数に選べば、
ｖｊ［ｉ］＝Ｅｕｊ［ｉ］（ｖｊは、直流電源電圧Ｅとデューティー比ｕｊを乗じて得た値）として、次のサンプル時間Ｔにおける離散形状態方程式は次式となる。
ｘｊ［ｉ＋１］＝Ａｘｊ［ｉ］＋ｂｕｊ［ｉ］，
ｙｊ［ｉ］＝ｃｘｊ［ｉ］ （１８）
ただし、ｊ＝ｕ，ｖ，ｗで、制御入力はｕｊ、出力はｙｊである。
また三相間の自由度は２であるため、ｕｕ，ｕｗの２相分については単相形の場合と同様（（５）式参照）に次式で表わされる正弦波補償器により制御則が決定され、残りのｕｖは（１９）’の制御側により従属的に決定される。
ｕｊ［ｉ］＝ −ｆｘｊ［ｉ］＋ｋ１ｚｊ［ｉ］＋ｋ２ｚｊ［ｉ＋１］
ｚｊ［ｉ＋２］＝ −ｚｊ［ｉ］＋２ｃｏｓωＴｚｊ［ｉ＋１］ （１９）
＋（ｙｒｅｆ［ｉ］−ｙ［ｉ］）
ｊ＝ｕ，ｗ
ｕｖ［ｉ］＝−ｕｕ［ｉ］−ｕｗ［ｉ］ （１９）’
従って、図７（ｃ）に示す単相形制御系を基本にこれを拡張することにより、図８（ｂ）に示す三相形の制御系６０が得られる。
［出力電圧範囲の拡張について］
ここで、各規格化入力は−１〜１の範囲に制約されるため、このままでは出力電圧の制御範囲の拡張が実現されているとはいえない。
そこで、これを発展させ、ｕ，ｖ，ｗ各相への指令値を、以下に詳述する通り、
−１≦ｕｊ’＝ｕｊ−ｄ≦１
（ｊ＝ｕ，ｖ，ｗ、 ここで、ｄは任意の調整値） （２０）
となる様に調整し、各相への指令値を適宜同じレベルシフトさせる構成とすることで、より広い出力電圧範囲を制御できる制御方法、及び同方法に従って動作するインバータ装置を提供することが可能となる。これより先では、上の基本原理を拡張することによって得られる、出力電圧を拡大し得る制御手法に付き説明する。
ここで、インバータ出力は相間の相対的な電圧により定まるため（図９（ｃ）参照）、ｕ，ｖ，ｗ各相の電圧レベルを同じレベルシフトしても等価となること、およびフィルタコンデンサの中性点電位を変動させても本発明の制御原理がそのまま適用できることに注目する。
ここで、各規格化入力は−１〜１の範囲に制約されるため、このままでは出力電圧の制御範囲の拡張が実現されているとはいえない。
そこで、これを発展させ、ｕ，ｖ，ｗ各相への指令値を、以下に詳述する通り、
−１≦ｕｊ’＝ｕｊ−ｄ≦１
（ｊ＝ｕ，ｖ，ｗ、 ここで、ｄは任意の調整値） （２０）
となる様に調整し、各相への指令値を適宜同じレベルシフトさせる構成とすることで、より広い出力電圧範囲を制御できる制御方法、及び同方法に従って動作するインバータ装置を提供することが可能となる。これより先では、上の基本原理を拡張することによって得られる、出力電圧を拡大し得る制御手法に付き説明する。
ここで、インバータ出力は相間の相対的な電圧により定まるため（図９（ｃ）参照）、ｕ，ｖ，ｗ各相の電圧レベルを同じレベルシフトしても等価となること、およびフィルタコンデンサの中性点電位を変動させても本発明の制御原理がそのまま適用できることに注目する。
図３に、本発明の三相ＰＷＭインバータの制御系の一構成例１０を示す。基本的な構成は先に示した図８（ａ）と同様であるが、図３に示す例では、上の（２０）式を制御ブロック図上で実現するアジャスタ１１が、インバータ１２の前段に備えられている。アジャスタ１１における調整値ｄの算出は、一例によれば図５及び図６に示すフローに従って行われる。
なお、以下に詳述する出力電圧範囲の拡張を行った場合においても、同様に図８（ｂ）に示される制御則（正弦波追従制御）をｕ相，ｗ相に適用することは可能である。
なお、以下に詳述する出力電圧範囲の拡張を行った場合においても、同様に図８（ｂ）に示される制御則（正弦波追従制御）をｕ相，ｗ相に適用することは可能である。
はじめに、ｕｖ＝−（ｕｕ＋ｕｗ）で制御する基本原理のままでは、インバータのｕ，ｖ，ｗ各相に係る入力ゲイン（ｕ，ｖ，ｗ各相を構成するスイッチング素子に与えるデューティー比に相当し、規格化入力ともいう）が１又は−１を超えると、インバータ出力の限度を超えるため、そのままでは、その相についてインバータから出力をなすことは不可能となることに留意しなければならない。一般的に、入力ゲイン１又は−１は、デューティー比１００％即ち電源の最大能力（図９（ｂ）に示す例ではＥ／２又は−Ｅ／２）を発揮させ（続け）る状態を意味しており、通常、１又は−１を超える入力ゲインが計算されたとしても、それは、電源の能力を超える出力を要求している結果となり、従来例に係る制御系の下では、その相についてインバータから（１又は−１を超える入力ゲインに従った）出力をなすことはできない（実際、その相についてインバータ出力はされない）。
例えば、図４（ａ）に示すように振幅が２／（√３）≒１．１５５の三相の入力ゲインが計算された場合を考える。
このとき、上記計算結果に基づきこれをそのままインバータ出力させようとしても、例えば（ｑ）の時点では、１以上の部分は打ち切られてしまうことから、従来例に係る制御系の下では、ｕ相については結局インバータ出力はされない。
このとき、上記計算結果に基づきこれをそのままインバータ出力させようとしても、例えば（ｑ）の時点では、１以上の部分は打ち切られてしまうことから、従来例に係る制御系の下では、ｕ相については結局インバータ出力はされない。
本実施形態の場合、ｕ，ｖ，ｗ各相への規格化入力を、上記−１〜１の範囲に収まるように、すなわち最小値が−１に、最大値が１になるように、ｄづつシフトさせることにより、結果として出力電圧範囲を拡大してやることができる。
これは、ｕ，ｖ，ｗ各相の入力ゲインのレベルを同じレベルだけシフトさせても、これらによって得られるインバータ出力（線間電圧）は等価なものであり、それ故に、本発明手法による調整後は、線間電圧で見たインバータ出力としては、恰も調整前の入力ゲインによって得られるであろう（出力電圧範囲が拡大された）線間電圧と等価な波形を合成することが可能であることによる。
これは、ｕ，ｖ，ｗ各相の入力ゲインのレベルを同じレベルだけシフトさせても、これらによって得られるインバータ出力（線間電圧）は等価なものであり、それ故に、本発明手法による調整後は、線間電圧で見たインバータ出力としては、恰も調整前の入力ゲインによって得られるであろう（出力電圧範囲が拡大された）線間電圧と等価な波形を合成することが可能であることによる。
ｄを付加することによる調整は、各時点に於いて−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）となる様に行なえば良い。
このように、ｄの値は、各時点に於けるｕ，ｖ，ｗ各相の入力ゲインの最大又は最小値が、−１〜１の範囲に収まるように調整されるものであり、時々刻々と変化するものである。
なお、本実施形態に係る制御の基本原理より、ｕｕ＋ｕｖ＋ｕｗ＝０であるが、ｕ，ｖ，ｗ各相への入力ゲインにそれぞれｄを付加することより、ｕｕ’＋ｕｖ’＋ｕｗ’＝−３ｄとなる。
さらに、このとき
ｖＣｎ＝−ｄＥ （２１）
となり、フィルタコンデンサの中性点電位はｄの値により変動することとなる（図１（ａ）及び図２参照）。その際、図２（ｂ）（ｃ）に示す等価回路の考え方は全く同じで、今までの制御原理はそのまま適用可能である。
このように、ｄの値は、各時点に於けるｕ，ｖ，ｗ各相の入力ゲインの最大又は最小値が、−１〜１の範囲に収まるように調整されるものであり、時々刻々と変化するものである。
なお、本実施形態に係る制御の基本原理より、ｕｕ＋ｕｖ＋ｕｗ＝０であるが、ｕ，ｖ，ｗ各相への入力ゲインにそれぞれｄを付加することより、ｕｕ’＋ｕｖ’＋ｕｗ’＝−３ｄとなる。
さらに、このとき
ｖＣｎ＝−ｄＥ （２１）
となり、フィルタコンデンサの中性点電位はｄの値により変動することとなる（図１（ａ）及び図２参照）。その際、図２（ｂ）（ｃ）に示す等価回路の考え方は全く同じで、今までの制御原理はそのまま適用可能である。
上記した、振幅が２／（√３）≒１．１５５の三相の入力ゲインが計算された場合の例では、ｄを付加することによる調整後の入力ゲインは図４（ｂ）に示す様な値となり、その結果、本発明手法による調整後は、線間電圧で見たインバータ出力としては、恰も調整前の入力ゲインによって得られるであろう（出力電圧範囲が拡大された）線間電圧と等価な波形を合成することが可能となる。ここで、例えば図４の（ｑ）の時点では、ｕ，ｖ，ｗ各相の入力ゲインには、＋の値をもつｄがそれぞれ付加されて調整されている。反対に（ｐ）の時点では、ｕ，ｖ，ｗ各相の入力ゲインには、−の値をもつｄがそれぞれ付加されて調整されている。また、（ｑ）、（ｐ）いずれの時点においても、問題となるｕ相及びｖ相のインバータ出力は行われている。
このとき、出力電圧範囲は、約１．１５５−１＝０．１５５、すなわち１５．５％拡大されることとなる。
このとき、出力電圧範囲は、約１．１５５−１＝０．１５５、すなわち１５．５％拡大されることとなる。
［ｄの決定手法］
次に、図３のアジャスタ１１内で行われる、上記の調整値ｄを決定するプロセスにつき、一例を挙げて説明する。尚以下の説明は、図５及び６に例示するフロー図に基づいて行う。また、計算された直後のインバータの各相に係る入力ゲインをｕ１，ｖ１，ｗ１と、ｄを付加することによる調整後の入力ゲインをｕ２，ｖ２，ｗ２と、入力ゲインが１より超えて大となっているとき、又は−１より超えて小となっているときの１又は−１との差分をｄｕ，ｄｖ，ｄｗと、ｕ，ｖ，ｗ各相に係る入力ゲインの夫々を互いに比較した場合における最大値について、入力ゲインが１より超えて大となっているときの１との差分値をｍａｘと、ｕ，ｖ，ｗ各相に係る入力ゲインの夫々を互いに比較した場合における最小値について、入力ゲインが−１より超えて小となっているときの−１との差分値をｍｉｎと、そして、最終的にｕ１，ｖ１及びｗ１からｕ２，ｖ２及びｗ２を算出する際に用いる調整値をｄと規定する。
次に、図３のアジャスタ１１内で行われる、上記の調整値ｄを決定するプロセスにつき、一例を挙げて説明する。尚以下の説明は、図５及び６に例示するフロー図に基づいて行う。また、計算された直後のインバータの各相に係る入力ゲインをｕ１，ｖ１，ｗ１と、ｄを付加することによる調整後の入力ゲインをｕ２，ｖ２，ｗ２と、入力ゲインが１より超えて大となっているとき、又は−１より超えて小となっているときの１又は−１との差分をｄｕ，ｄｖ，ｄｗと、ｕ，ｖ，ｗ各相に係る入力ゲインの夫々を互いに比較した場合における最大値について、入力ゲインが１より超えて大となっているときの１との差分値をｍａｘと、ｕ，ｖ，ｗ各相に係る入力ゲインの夫々を互いに比較した場合における最小値について、入力ゲインが−１より超えて小となっているときの−１との差分値をｍｉｎと、そして、最終的にｕ１，ｖ１及びｗ１からｕ２，ｖ２及びｗ２を算出する際に用いる調整値をｄと規定する。
［概要の説明］
はじめに、図５及び６に基づいて詳細に説明する前に、ｄの決定手法の概要について説明する。
はじめに、図５及び６に基づいて詳細に説明する前に、ｄの決定手法の概要について説明する。
まず、任意の時間間隔（サンプル時間Ｔ）で、計算された直後のインバータの各相に係る入力ゲインｕｕ，ｕｖ，ｕｗ（＝上記のｕ１，ｖ１，ｗ１に相当する）の値をサンプリングし、夫々を互いに比較して３つの中で最大値、最小値をもつもの（ｕｍａｘ、ｕｍｉｎ）を決定する。各時点におけるｕｕ，ｕｖ，ｕｗの最大値及び最小値は、
ｕｍａｘ＝ｍａｘ（ｕｕ，ｕｖ，ｕｗ）、
ｕｍｉｎ＝ｍｉｎ（ｕｕ，ｕｖ，ｕｗ）、と表わされる。
ここで、ある任意の時点における入力ゲインｕｕ，ｕｖ，ｕｗの中で、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在しない場合には、本発明による（＝ｄを付加することによる）入力ゲインの調整は不要であり、計算された直後のインバータの各相に係る入力ゲインｕｕ，ｕｖ，ｕｗの値はそのまま、インバータの各相スイッチング素子のゲートをオンオフするスイッチング制御回路に対して与えられる。従って以下のｄの決定手法は、ある任意の時点における入力ゲインｕｕ，ｕｖ，ｕｗの中に、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在する場合について適用される。
ｕｍａｘ＝ｍａｘ（ｕｕ，ｕｖ，ｕｗ）、
ｕｍｉｎ＝ｍｉｎ（ｕｕ，ｕｖ，ｕｗ）、と表わされる。
ここで、ある任意の時点における入力ゲインｕｕ，ｕｖ，ｕｗの中で、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在しない場合には、本発明による（＝ｄを付加することによる）入力ゲインの調整は不要であり、計算された直後のインバータの各相に係る入力ゲインｕｕ，ｕｖ，ｕｗの値はそのまま、インバータの各相スイッチング素子のゲートをオンオフするスイッチング制御回路に対して与えられる。従って以下のｄの決定手法は、ある任意の時点における入力ゲインｕｕ，ｕｖ，ｕｗの中に、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在する場合について適用される。
次に、ｕｍａｘ、ｕｍｉｎの絶対値同士を比較し、大きい方の値が、その時点における入力ゲイン調整に係る基礎の値とされる。ｕｍａｘの方が大きい場合、ｕｍａｘと１との差分の値（正値）が、その時点における入力ゲイン調整値となる。一方、ｕｍｉｎの絶対値の方が大きい場合、ｕｍｉｎと−１との差分の値（負値）が、その時点における入力ゲイン調整値となる。
その時点におけるｄの値が決まると、ｄを付加することによる調整後の入力ゲインｕｕ’，ｕｖ’，ｕｗ’（＝上記のｕ２，ｖ２，ｗ２に相当する）が適宜算出される。このようにして、任意のサンプル時点に於いて−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）となる様に、ｄを付加することによる調整が行なわれる。なお、ｕｊに対してｄを加えるか引くかについては、ｄのもつ符号や算出アルゴリズム等に応じて適宜変更され得る（以下同様）。
［詳細の説明］
＜セクション１， （ｄｕ，ｄｖ，ｄｗの値の決定）＞
又以下では、ｄの決定に係る詳細な流れを、図５及び６のフロー図に基づいて具体的に説明する。なお、上記ｄｕ，ｄｖ，ｄｗの初期値をそれぞれ０としておく（図５のＳ１，Ｓ２参照。以下同じ）。以下のフローは、ある任意の時点における入力ゲインｕ１，ｖ１，ｗ１の中に、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在する場合について適用される。入力ゲインｕ１，ｖ１，ｗ１の中で、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在しない場合には、以下のフローは適用されず、計算された直後のインバータの各相に係る入力ゲインｕ１，ｖ１，ｗ１の値はそのまま、（実際のデューティー比として）インバータの各相スイッチング素子のゲートをオンオフするスイッチング制御回路に対して与えられる（Ｓ３，Ｓ４→Ｓ３３，Ｓ３４参照）。
結果的に、図４の各時点では、図４（ｂ）に示す入力ゲインの大きさに応じて所定のデューティー比のスイッチングパルスがｕ，ｖ，ｗ各相のスイッチング素子ＳＷｕ〜ＳＷｚに所定の態様で与えられ、それによってインバータＩＮＶは駆動される（図１（ａ）及び図９参照）。このとき、線間電圧で見たインバータ出力としては、恰も調整前の入力ゲインによって得られるであろう（出力電圧範囲が拡大された）線間電圧と等価な波形が合成される。
＜セクション１， （ｄｕ，ｄｖ，ｄｗの値の決定）＞
又以下では、ｄの決定に係る詳細な流れを、図５及び６のフロー図に基づいて具体的に説明する。なお、上記ｄｕ，ｄｖ，ｄｗの初期値をそれぞれ０としておく（図５のＳ１，Ｓ２参照。以下同じ）。以下のフローは、ある任意の時点における入力ゲインｕ１，ｖ１，ｗ１の中に、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在する場合について適用される。入力ゲインｕ１，ｖ１，ｗ１の中で、入力ゲインが１より超えて大となっているもの、又は−１より超えて小となっているものが存在しない場合には、以下のフローは適用されず、計算された直後のインバータの各相に係る入力ゲインｕ１，ｖ１，ｗ１の値はそのまま、（実際のデューティー比として）インバータの各相スイッチング素子のゲートをオンオフするスイッチング制御回路に対して与えられる（Ｓ３，Ｓ４→Ｓ３３，Ｓ３４参照）。
結果的に、図４の各時点では、図４（ｂ）に示す入力ゲインの大きさに応じて所定のデューティー比のスイッチングパルスがｕ，ｖ，ｗ各相のスイッチング素子ＳＷｕ〜ＳＷｚに所定の態様で与えられ、それによってインバータＩＮＶは駆動される（図１（ａ）及び図９参照）。このとき、線間電圧で見たインバータ出力としては、恰も調整前の入力ゲインによって得られるであろう（出力電圧範囲が拡大された）線間電圧と等価な波形が合成される。
まず、ｕ，ｖ，ｗの各相の入力ゲインｕ１，ｖ１，ｗ１について順に、１より超えて大となっているか、又は−１より超えて小となっているかが調べられる（Ｓ５〜Ｓ１８（Ｓ５ｕ，Ｓ５ｖ，Ｓ５ｗ）からなるセクション１参照）。ここで、例えばｕ１が１より超えて大となっている場合、ｄｕ＝ｕ１−１が計算され、１より大きいｕ１と１との差分がｄｕ（正値）の形で抽出される（Ｓ６，Ｓ７参照）。逆に−１より超えて小となっている場合、ｄｕ＝ｕ１＋１が計算され、−１より小さいｕ１と１との差分がｄｕ（負値）のかたちで抽出される（Ｓ８，Ｓ９参照）。
Ｓ２，Ｓ５ｕを経てｕ相についてｄｕの値が決定された後は、順にｖ１，ｗ１について調べられ、同様の要領でｄｖ、ｄｗの計算、抽出が行われる（Ｓ１０〜Ｓ１７（Ｓ５ｖ，Ｓ５ｗ）参照）。
ｄｕ，ｄｖ，ｄｗの計算、抽出が終了（Ｓ１８）すると、次のセクション（セクション２（Ｓ１９〜Ｓ３１））へフローは遷移する。
Ｓ２，Ｓ５ｕを経てｕ相についてｄｕの値が決定された後は、順にｖ１，ｗ１について調べられ、同様の要領でｄｖ、ｄｗの計算、抽出が行われる（Ｓ１０〜Ｓ１７（Ｓ５ｖ，Ｓ５ｗ）参照）。
ｄｕ，ｄｖ，ｄｗの計算、抽出が終了（Ｓ１８）すると、次のセクション（セクション２（Ｓ１９〜Ｓ３１））へフローは遷移する。
＜セクション２， （変数ｍａｘ，ｍｉｎの値の決定）＞
Ｓ１９に移ると、先ず最初に、ｕ相の差分値ｄｕが、差分の絶対値の最大値と擬制されて、ｄｕの値が変数ｍａｘに代入される。その後、Ｓ２０〜Ｓ２３に示されるとおり、順にｄｖ、ｄｗの値が変数ｍａｘと比較され、ｄｖ、ｄｗの値のほうが大きい場合には逐次その値がｍａｘとして代入される（入れ換えられる）。
引き続き、ｕ相の差分値ｄｕは、今度は差分の最小値と擬制されて、ｄｕの値が変数ｍｉｎに代入される（Ｓ２４）。その後、上記同様Ｓ２５〜Ｓ２８に示されるとおり、順にｄｖ、ｄｗの値が変数ｍｉｎと比較され、ｄｖ、ｄｗの値のほうが小さい場合には逐次その値がｍｉｎとして代入される（入れ換えられる）。なお、このＳ１９〜Ｓ２８に係るセクション２は、次段のセクション３に於いて最終的にｕ１，ｖ１及びｗ１からｕ２，ｖ２及びｗ２を算出する際に用いる調整値ｄを決定する為に必要なステップである。
Ｓ２７，２８を経て変数ｍａｘ、ｍｉｎへのｄｕ，ｄｖ又はｄｗの値の代入が終了すると、次のセクション（セクション３（Ｓ２９〜Ｓ３１））へフローは遷移する。
Ｓ１９に移ると、先ず最初に、ｕ相の差分値ｄｕが、差分の絶対値の最大値と擬制されて、ｄｕの値が変数ｍａｘに代入される。その後、Ｓ２０〜Ｓ２３に示されるとおり、順にｄｖ、ｄｗの値が変数ｍａｘと比較され、ｄｖ、ｄｗの値のほうが大きい場合には逐次その値がｍａｘとして代入される（入れ換えられる）。
引き続き、ｕ相の差分値ｄｕは、今度は差分の最小値と擬制されて、ｄｕの値が変数ｍｉｎに代入される（Ｓ２４）。その後、上記同様Ｓ２５〜Ｓ２８に示されるとおり、順にｄｖ、ｄｗの値が変数ｍｉｎと比較され、ｄｖ、ｄｗの値のほうが小さい場合には逐次その値がｍｉｎとして代入される（入れ換えられる）。なお、このＳ１９〜Ｓ２８に係るセクション２は、次段のセクション３に於いて最終的にｕ１，ｖ１及びｗ１からｕ２，ｖ２及びｗ２を算出する際に用いる調整値ｄを決定する為に必要なステップである。
Ｓ２７，２８を経て変数ｍａｘ、ｍｉｎへのｄｕ，ｄｖ又はｄｗの値の代入が終了すると、次のセクション（セクション３（Ｓ２９〜Ｓ３１））へフローは遷移する。
＜セクション３＞
Ｓ２９〜Ｓ３１からなるセクション３では、ある任意の時点における調整値ｄの決定が行われる。
ここでは、変数ｍａｘと変数ｍｉｎの絶対値の比較が、「ｍａｘ＜｜ｍｉｎ｜」であるか行われ、変数ｍｉｎの絶対値が変数ｍａｘよりも大きい場合には、変数ｄの値はｍｉｎの値に、反対に変数ｍｉｎの絶対値が変数ｍａｘよりも小さい又は変数ｍａｘの値と等しい場合には、変数ｄの値はｍａｘの値に決定される。
一例によれば、Ｓ２９に移ると、まず変数ｍａｘが、ある任意の時点における調整値ｄと擬制されて、ｍａｘの値が変数ｄに代入される。次に、Ｓ３０で変数ｍａｘと変数ｍｉｎの絶対値の比較が行われ、変数ｍｉｎの絶対値が変数ｍａｘよりも大きい場合には、変数ｄの値はｍｉｎの値に入れ換えられる（Ｓ３１参照）。
このように、Ｓ３０，３１を経て、最終的にｕ１，ｖ１及びｗ１からｕ２，ｖ２及びｗ２を算出する際に用いる調整値ｄの値が決定される。
Ｓ２９〜Ｓ３１からなるセクション３では、ある任意の時点における調整値ｄの決定が行われる。
ここでは、変数ｍａｘと変数ｍｉｎの絶対値の比較が、「ｍａｘ＜｜ｍｉｎ｜」であるか行われ、変数ｍｉｎの絶対値が変数ｍａｘよりも大きい場合には、変数ｄの値はｍｉｎの値に、反対に変数ｍｉｎの絶対値が変数ｍａｘよりも小さい又は変数ｍａｘの値と等しい場合には、変数ｄの値はｍａｘの値に決定される。
一例によれば、Ｓ２９に移ると、まず変数ｍａｘが、ある任意の時点における調整値ｄと擬制されて、ｍａｘの値が変数ｄに代入される。次に、Ｓ３０で変数ｍａｘと変数ｍｉｎの絶対値の比較が行われ、変数ｍｉｎの絶対値が変数ｍａｘよりも大きい場合には、変数ｄの値はｍｉｎの値に入れ換えられる（Ｓ３１参照）。
このように、Ｓ３０，３１を経て、最終的にｕ１，ｖ１及びｗ１からｕ２，ｖ２及びｗ２を算出する際に用いる調整値ｄの値が決定される。
その時点におけるｄの値が決まると、後段のＳ３２にて、ｄを付加することによる調整後の入力ゲインｕ２，ｖ２，ｗ２（＝ｕｕ’，ｕｖ’，ｕｗ’）が適宜算出される。この例では、ｕ２＝ｕ１−ｄとして算出される。ｖ２，ｗ２についても同様である。
このようにして、任意のサンプル時点に於いて−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）となる様に、ｄを付加することによる調整が行なわれる。
このようにして、任意のサンプル時点に於いて−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）となる様に、ｄを付加することによる調整が行なわれる。
図５及び６に示すフローを、例えば図４の（ｑ）の時点についてみた場合、ｄの決定に至るまでの流れは次の通りである。すなわち、Ｓ６では、ｕ１＞１と判断されてｄｕ＝ｕ１−１が算出される（Ｓ７）。ｄｕは正値である。ここで、ｖ１、ｗ１については−１以上１以内にあるため、Ｓ５ｖ（Ｓ１１又はＳ１３），Ｓ５ｗ（Ｓ１５又はＳ１７）でｄｖ，ｄｗは算出されず、ｄｖ，ｄｗは初期値＝０が維持される（Ｓ２参照）。次のセクション２では、ｄｖ，ｄｗ＝０であることから、ｍａｘ＝ｄｕ（正値）、ｍｉｎ＝ｄｖ（＝０）となる（Ｓ１９，Ｓ２６参照）。そして、Ｓ３０では、「ｍａｘ＜｜ｍｉｎ｜」が不成立となることから、最終的にｕ２，ｖ２及びｗ２を算出する際に用いる調整値ｄはｄ＝ｄｕ（正値）と算出される（Ｓ２９，Ｓ３０）。ｕ２＝ｕ１−ｄ（ｖ２、ｗ２も同様）であることより、この（ｑ）の時点では上記の−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）が実現され、入力ゲインを連続的に表わしたときの形は正弦波状の形から変形されて図４（ｂ）に示すような形状となる。このとき、線間電圧で見たインバータ出力としては、恰も調整前の入力ゲインによって得られるであろう（出力電圧範囲が拡大された）線間電圧と等価な波形を合成することが可能となり、出力電圧範囲の拡張が実現される。
同様に、図５及び６に示すフローを、例えば図４の（ｐ）の時点についてみた場合、ｄの決定に至るまでの流れは次の通りである。すなわち、セクション１では、Ｓ５ｖのＳ１２においてｖ１＜−１と判断されてｄｖ＝ｖ１＋１が算出される（Ｓ１３）。ｄｖは負値である。ここで、ｕ１、ｗ１については−１以上１以内にあるため、Ｓ５ｕ，Ｓ５ｗでｄｕ（Ｓ７又はＳ９），ｄｗ（Ｓ１５又はＳ１７）は算出されず、ｄｕ，ｄｗは初期値＝０が維持される（Ｓ２参照）。次のセクション２では、ｄｕ，ｄｗ＝０であることから、ｍａｘ＝ｄｕ（＝０）、ｍｉｎ＝ｄｖ（負値）となる（Ｓ１９，Ｓ２６参照）。そして、Ｓ３０では、「ｍａｘ＜｜ｍｉｎ｜」が成立することから、最終的にｕ２，ｖ２及びｗ２を算出する際に用いる調整値ｄはｄ＝ｄｖ（負値）と算出される（Ｓ２６，Ｓ３１）。ｖ２＝ｖ１−ｄ（ｕ２、ｗ２も同様）であることより、この（ｐ）の時点でも上記の−１≦ｕｊ’＝ｕｊ−ｄ≦１（ｊ＝ｕ、ｖ、ｗ）が実現され、入力ゲインを連続的に表わしたときの形は正弦波状の形から変形されて図４（ｂ）に示すような形状となる。このとき、線間電圧で見たインバータ出力としては、恰も調整前の入力ゲインによって得られるであろう（出力電圧範囲が拡大された）線間電圧と等価な波形を合成することが可能となり、この場合も出力電圧範囲の拡張が実現される。
以上に説明したとおり、本発明によれば、ＬＣフィルタ付三相ＰＷＭインバータにおいて、負荷が平衡、不平衡を問わず、かつ広い出力電圧範囲が制御できる制御方法、及び同方法に従って動作するインバータ装置を提供することが出来る。
ところで、上記した、振幅が２／（√３）≒０．１５５の三相の入力ゲインが計算された場合の例はあくまでも一例に過ぎない。上の例の様に、周期的に振幅の絶対値が１を超える入力ゲインが計算される場合のみならず、偶発的にその様な入力ゲインが計算された場合であっても、本発明の手法によれば、入力ゲイン及びそれが連続的に表わされた波形を柔軟に調整することが可能である。
なお、本発明の方法で出力可能な最大電圧は、電圧の不足が一相分のみで他の二相には電圧不足が生じていない時である。これは、定常動作では電圧不足の期間が最大で電気角６０°が限度となるため、本発明の方法では結局、最大で約１５％の出力電圧範囲の増大を図ることが可能となる。またこれは、過渡動作ではｕｕ，ｕｖ，ｕｗが４／３、−２／３、−２／３もしくは−４／３、２／３、２／３を互いに取り分ける場合で、最大で約３３％の出力電圧範囲の増大を図ることが可能となる。
ところで、上記した、振幅が２／（√３）≒０．１５５の三相の入力ゲインが計算された場合の例はあくまでも一例に過ぎない。上の例の様に、周期的に振幅の絶対値が１を超える入力ゲインが計算される場合のみならず、偶発的にその様な入力ゲインが計算された場合であっても、本発明の手法によれば、入力ゲイン及びそれが連続的に表わされた波形を柔軟に調整することが可能である。
なお、本発明の方法で出力可能な最大電圧は、電圧の不足が一相分のみで他の二相には電圧不足が生じていない時である。これは、定常動作では電圧不足の期間が最大で電気角６０°が限度となるため、本発明の方法では結局、最大で約１５％の出力電圧範囲の増大を図ることが可能となる。またこれは、過渡動作ではｕｕ，ｕｖ，ｕｗが４／３、−２／３、−２／３もしくは−４／３、２／３、２／３を互いに取り分ける場合で、最大で約３３％の出力電圧範囲の増大を図ることが可能となる。
以上説明した本実施形態のＬＣフィルタ付三相ＰＷＭインバータの制御原理は、簡潔であって、ＬＣフィルタの値が三相で等しければ単相系のものの組み合わせで制御できるものである。このとき、三相の内の二相は独立に制御でき、あとの一相はそれらより従属的に決定される。しかも、ＬＣの値が同じでありさえすれば、負荷が平衡であるかは問わないため、不平衡負荷に対しても同じ原理で制御できる特長がある。
上記実施形態の構成を備えたＬＣフィルタ付三相ＰＷＭインバータにつき、その動作の検証（計算及びＤＳＰべースのディジタル制御系による実験）を行ったところ、以下の通り、不平衡負荷および非線形負荷の何れをも良好に制御可能であることが明らかとなった。尚、以下の検証は、負荷を三相不平衡負荷又は非線形負荷とした場合における応答特性に主眼を置いたものであり、それを考慮して入力ゲインが１又は−１を超えない例として検証を行ったものである。
上記実施形態の構成を備えたＬＣフィルタ付三相ＰＷＭインバータにつき、その動作の検証（計算及びＤＳＰべースのディジタル制御系による実験）を行ったところ、以下の通り、不平衡負荷および非線形負荷の何れをも良好に制御可能であることが明らかとなった。尚、以下の検証は、負荷を三相不平衡負荷又は非線形負荷とした場合における応答特性に主眼を置いたものであり、それを考慮して入力ゲインが１又は−１を超えない例として検証を行ったものである。
上記実施形態に係る制御原理は、三相不平衡負荷に関してもフィルタコンデンサ電圧を平衡に制御することが可能である。まずはじめにこれを検証するため、計算により、図１（ａ）に示す回路において、入力電圧Ｅ＝３０［Ｖ］，フィルタリアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンス＝２．７８［ｍＨ］，フィルタコンデンサＣｕ，Ｃｖ，Ｃｗのキャパシタンス＝６０［μＦ］、そして負荷Ｒｕ，Ｒｖ，Ｒｗをそれぞれ４０Ω，５０Ω，６０Ωと不平衡にしたときのインバータ各相出力電圧の波形を求めた。その結果を図１０に示す。このとき、基準波形をｕ相でｙｒｅｆ ｕ（ｔ）＝２０ｓｉｎ１００πｔ、サンプル時間をＴ＝５０［μｓｅｃ］とした。負荷が不平衡であるが各相がバランスよく制御されている。
同様に、（ａ）各相のフィルタコンデンサ電圧、及び（ｂ）フィルタコンデンサのｕ相充電電流波形のシミュレーション結果を図１１に示す。このときの条件は、入力電圧Ｅ＝４０［Ｖ］，出力電圧１０［Ｖ］，出力周波数５０［Ｈｚ］，フィルタリアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンス＝２．７８［ｍＨ］，フィルタコンデンサＣｕ，Ｃｖ，Ｃｗのキャパシタンス＝６０［μＦ］，スイッチング周波数＝２０［ｋＨｚ］である。また負荷Ｒｕ，Ｒｖ，Ｒｗを、それぞれ３０Ω，５０Ω，１００Ωと不平衡に設定した。図１０の場合と同じく、各相がバランスされて制御されていることがわかる。
次に、ＤＳＰを用いてディジタル制御系を実際に構成して実験を行った結果を図１２に示す。（ａ）は各相フィルタコンデンサ電圧、（ｂ）はｕ相フィルタコンデンサ電流ｉＣｕの波形を示している。この場合も、不平衡負荷に対しフィルタコンデンサ電圧がうまくバランスしていることがわかる。
同様に、（ａ）各相のフィルタコンデンサ電圧、及び（ｂ）フィルタコンデンサのｕ相充電電流波形のシミュレーション結果を図１１に示す。このときの条件は、入力電圧Ｅ＝４０［Ｖ］，出力電圧１０［Ｖ］，出力周波数５０［Ｈｚ］，フィルタリアクトルＬｕ，Ｌｖ，Ｌｗのインダクタンス＝２．７８［ｍＨ］，フィルタコンデンサＣｕ，Ｃｖ，Ｃｗのキャパシタンス＝６０［μＦ］，スイッチング周波数＝２０［ｋＨｚ］である。また負荷Ｒｕ，Ｒｖ，Ｒｗを、それぞれ３０Ω，５０Ω，１００Ωと不平衡に設定した。図１０の場合と同じく、各相がバランスされて制御されていることがわかる。
次に、ＤＳＰを用いてディジタル制御系を実際に構成して実験を行った結果を図１２に示す。（ａ）は各相フィルタコンデンサ電圧、（ｂ）はｕ相フィルタコンデンサ電流ｉＣｕの波形を示している。この場合も、不平衡負荷に対しフィルタコンデンサ電圧がうまくバランスしていることがわかる。
また、非線形負荷に対する応答特性についても検討を行った。ここで、負荷としては三相ダイオードブリッジによる整流負荷を用いた（図１（ｃ）参照）。各相のフィルタコンデンサの容量は４７０μＦである。図１３に、（ａ）各相フィルタコンデンサ電圧、（ｂ）ｕ相フィルタコンデンサ電流ｉＣｕ、（ｃ）ｕ相負荷電流ｉｕＬｏａｄの順にシミュレーション結果を示す。この場合も各相フィルタコンデンサ電圧はうまく制御されている。
次に、ＤＳＰを用いてディジタル制御系を実際に構成して実験を行った際の波形を図１４に示す。（ａ）は各相フィルタコンデンサ電圧、（ｂ）はｕ相フィルタコンデンサ電流ｉＣｕ、（ｃ）はｕ相負荷電流ｉｕＬｏａｄの波形を示している。この場合も、負荷に対しフィルタコンデンサ電圧がうまくバランスしていることがわかる。
次に、ＤＳＰを用いてディジタル制御系を実際に構成して実験を行った際の波形を図１４に示す。（ａ）は各相フィルタコンデンサ電圧、（ｂ）はｕ相フィルタコンデンサ電流ｉＣｕ、（ｃ）はｕ相負荷電流ｉｕＬｏａｄの波形を示している。この場合も、負荷に対しフィルタコンデンサ電圧がうまくバランスしていることがわかる。
［変形例］
以上、本発明に付き好適な一実施形態に基づき詳細に説明したが、本発明は、上記の例に記載の構成及び条件に何ら限定されず、種々の変形が可能である。
以上、本発明に付き好適な一実施形態に基づき詳細に説明したが、本発明は、上記の例に記載の構成及び条件に何ら限定されず、種々の変形が可能である。
例えば、上記実施形態では、三相のうちの二相のインバータ出力電圧が独立に制御され、残りの一相については上記二相のインバータ出力により従属的に制御される制御系となっているが、ｕ，ｖ，ｗ何れの相を従属的に制御する相にするかは、設計時に任意に規定することが可能である。
また上記実施形態では、本発明手法が適用される三相の内の二相の制御法として正弦波追従制御法を用いたが、これに限定されず、本発明手法は一般的にＰＩ制御等を含めた任意の補償器に適用できることは言うまでもない。
インバータの主回路構成についても、上記実施形態で説明した形態のものに限定されない。従って、上記実施形態で説明した三相ブリッジ構成のインバータ以外にも種々の回路形式を選択することが可能である。
調整値ｄの決定に係るフローについても、図５及び図６に例示したものに何ら限定されない。
さらに、出力電圧範囲拡張に係る本発明の制御手法は、三相以外の多相回路及びその制御系に対しても適用可能であることは言うまでもない。
また上記実施形態では、本発明手法が適用される三相の内の二相の制御法として正弦波追従制御法を用いたが、これに限定されず、本発明手法は一般的にＰＩ制御等を含めた任意の補償器に適用できることは言うまでもない。
インバータの主回路構成についても、上記実施形態で説明した形態のものに限定されない。従って、上記実施形態で説明した三相ブリッジ構成のインバータ以外にも種々の回路形式を選択することが可能である。
調整値ｄの決定に係るフローについても、図５及び図６に例示したものに何ら限定されない。
さらに、出力電圧範囲拡張に係る本発明の制御手法は、三相以外の多相回路及びその制御系に対しても適用可能であることは言うまでもない。
また、インバータに接続される負荷についても、図１（ａ）に示される抵抗負荷に限定されず、図１（ｂ）に示す誘導負荷（電動機等）や、同（ｃ）に示すコンデンサインプット形の整流負荷等であって構わない。
しかも、本発明では、ＬＣの値が同じでありさえすれば、負荷が平衡であるか否かは問わないため、不平衡負荷に対しても同様に制御できるという特長がある。
しかも、本発明では、ＬＣの値が同じでありさえすれば、負荷が平衡であるか否かは問わないため、不平衡負荷に対しても同様に制御できるという特長がある。
このように、本発明は上記実施形態等に記載の構成に限定されるものではなく、当業者であれば、以上に開示された基本的技術思想及び教示に基づき、種々の変形例を想到出来る事は自明である。
以上に説明したとおり、本願発明は、シンプルでありながら、不平衡負荷にも対応でき、かつ出力電圧範囲を拡大可能なＬＣフィルタ付三相ＰＷＭインバータの制御方法、及び同方法に従って動作するインバータ装置を提供するする新規かつ有用なるものであることが明らかである。
Ｃｕ，Ｃｖ，Ｃｗ フィルタコンデンサ
Ｄ１〜Ｄ６ 整流ダイオード
Ｌｕ，Ｌｖ，Ｌｗ フィルタリアクトル
Ｒｕ，Ｒｖ，Ｒｗ 負荷抵抗
ＳＷｕ〜ＳＷｚ スイッチング素子
１ ＬＣフィルタ付三相ＰＷＭインバータ
２ 直流電源
３ 負荷
１０ 三相ＰＷＭインバータのディジタル制御系
１１ アジャスタ
１２ インバータ部
１３ 状態フィードバック
１４ 補償器
Ｄ１〜Ｄ６ 整流ダイオード
Ｌｕ，Ｌｖ，Ｌｗ フィルタリアクトル
Ｒｕ，Ｒｖ，Ｒｗ 負荷抵抗
ＳＷｕ〜ＳＷｚ スイッチング素子
１ ＬＣフィルタ付三相ＰＷＭインバータ
２ 直流電源
３ 負荷
１０ 三相ＰＷＭインバータのディジタル制御系
１１ アジャスタ
１２ インバータ部
１３ 状態フィードバック
１４ 補償器
Claims (3)
- 直流電源と三相電圧型インバータと交流ＬＣフィルタと被駆動負荷とからなる三相ＰＷＭインバータの制御方法であって、
三相の内の二相のインバータ出力電圧を予め定められた任意の制御側に従って独立に制御し、
残り一相のインバータ出力電圧については前記二相のインバータ出力により従属的に制御すると共に、さらに、
前記三相電圧形インバータのｕ，ｖ，ｗ各相への規格化入力ｕｕ，ｕｖ，ｕｗを
−１≦ｕｊ’＝ｕｊ−ｄ≦１ （ｊ＝ｕ、ｖ、ｗ）
となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせることにより、出力電圧範囲を拡張して制御可能にすることを特徴とする三相ＰＷＭインバータの制御方法。 - 直流電源と三相電圧型インバータと交流ＬＣフィルタと被駆動負荷とを含んでなるインバータ装置であって、
三相の内の二相のインバータ出力電圧が予め定められた任意の制御側に従って独立に制御され、残り一相のインバータ出力電圧については前記二相のインバータ出力により従属的に制御される制御系を備え、さらに、
前記制御系は、前記三相電圧形インバータのｕ，ｖ，ｗ各相への規格化入力ｕｕ，ｕｖ，ｕｗを
−１≦ｕｊ’＝ｕｊ−ｄ≦１ （ｊ＝ｕ、ｖ、ｗ）
となる様に調整値ｄを付加して調整し、ｕ，ｖ，ｗ各相への指令値を適宜同じレベルシフトさせ得るアジャスタを、前記三相電圧型インバータのｕ，ｖ，ｗ各相への指令値入力部の前段に備えており、
それにより、出力電圧範囲を拡張して制御し得る様に構成されていることを特徴とするインバータ装置。 - 前記交流ＬＣフィルタは、ｕ，ｖ，ｗ各相のインダクタンス及びキャパシタンスが夫々実質上同一のものから構成されていることを特徴とする請求項２に記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005324281A JP2007135280A (ja) | 2005-11-09 | 2005-11-09 | Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005324281A JP2007135280A (ja) | 2005-11-09 | 2005-11-09 | Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007135280A true JP2007135280A (ja) | 2007-05-31 |
Family
ID=38156502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005324281A Pending JP2007135280A (ja) | 2005-11-09 | 2005-11-09 | Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007135280A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104578878A (zh) * | 2014-12-29 | 2015-04-29 | 武汉理工大学 | 一种三相四桥臂并网逆变器的控制方法 |
| JP2016208820A (ja) * | 2015-04-14 | 2016-12-08 | エルエス産電株式会社Lsis Co., Ltd. | 三相インバータのオフセット電圧生成装置及び三相インバータ制御装置 |
| JP2016208819A (ja) * | 2015-04-14 | 2016-12-08 | エルエス産電株式会社Lsis Co., Ltd. | 三相インバータのオフセット電圧生成装置及び三相インバータ制御装置 |
| KR101746671B1 (ko) | 2010-12-28 | 2017-06-14 | 재단법인 포항산업과학연구원 | 인버터 출력의 정현파 전압 제어 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074996A (ja) * | 1983-09-29 | 1985-04-27 | Aichi Electric Mfg Co Ltd | インバ−タの制御装置 |
| JPS60200772A (ja) * | 1984-03-26 | 1985-10-11 | Sanken Electric Co Ltd | ３相静止型電力変換器 |
| JPS6122763A (ja) * | 1984-07-10 | 1986-01-31 | Fanuc Ltd | インバ−タの制御方法 |
| JPH07288982A (ja) * | 1994-04-14 | 1995-10-31 | Mitsubishi Electric Corp | 三相電力変換器 |
| JPH11187670A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2005229676A (ja) * | 2004-02-10 | 2005-08-25 | Denso Corp | ２相変調モータ制御装置 |
| JP2005253229A (ja) * | 2004-03-05 | 2005-09-15 | Mitsubishi Electric Corp | 相電圧指令値補正方法およびこの相電圧指令値補正方法を使用したモータ制御装置 |
-
2005
- 2005-11-09 JP JP2005324281A patent/JP2007135280A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6074996A (ja) * | 1983-09-29 | 1985-04-27 | Aichi Electric Mfg Co Ltd | インバ−タの制御装置 |
| JPS60200772A (ja) * | 1984-03-26 | 1985-10-11 | Sanken Electric Co Ltd | ３相静止型電力変換器 |
| JPS6122763A (ja) * | 1984-07-10 | 1986-01-31 | Fanuc Ltd | インバ−タの制御方法 |
| JPH07288982A (ja) * | 1994-04-14 | 1995-10-31 | Mitsubishi Electric Corp | 三相電力変換器 |
| JPH11187670A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2005229676A (ja) * | 2004-02-10 | 2005-08-25 | Denso Corp | ２相変調モータ制御装置 |
| JP2005253229A (ja) * | 2004-03-05 | 2005-09-15 | Mitsubishi Electric Corp | 相電圧指令値補正方法およびこの相電圧指令値補正方法を使用したモータ制御装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101746671B1 (ko) | 2010-12-28 | 2017-06-14 | 재단법인 포항산업과학연구원 | 인버터 출력의 정현파 전압 제어 방법 |
| CN104578878A (zh) * | 2014-12-29 | 2015-04-29 | 武汉理工大学 | 一种三相四桥臂并网逆变器的控制方法 |
| JP2016208820A (ja) * | 2015-04-14 | 2016-12-08 | エルエス産電株式会社Lsis Co., Ltd. | 三相インバータのオフセット電圧生成装置及び三相インバータ制御装置 |
| JP2016208819A (ja) * | 2015-04-14 | 2016-12-08 | エルエス産電株式会社Lsis Co., Ltd. | 三相インバータのオフセット電圧生成装置及び三相インバータ制御装置 |
| US9812940B2 (en) | 2015-04-14 | 2017-11-07 | Lsis Co., Ltd. | Offset voltage generator and method for generating an offset voltage of three-phase inverter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | A minimal harmonic controller for a STATCOM | |
| Zhang et al. | A grid simulator with control of single-phase power converters in DQ rotating frame | |
| KR100430930B1 (ko) | Ｐｗｍ 제어형 전력 변환 장치 | |
| Chen et al. | Modified interleaved current sensorless control for three-level boost PFC converter with considering voltage imbalance and zero-crossing current distortion | |
| EP3916986A1 (en) | Direct power conversion device | |
| JP4907982B2 (ja) | 系統連系インバータ装置 | |
| Nguyen et al. | Phase-shifted carrier pulse-width modulation algorithm with improved dynamic performance for modular multilevel converters | |
| JP2007135280A (ja) | Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 | |
| JP2012044830A (ja) | 電力変換装置 | |
| EP2887517B1 (en) | Method for controlling a multi-phase multi-level inverter | |
| JP6131360B1 (ja) | 電力変換装置 | |
| Rodriguez-Rodrıguez et al. | Current-sensorless control of an SPWM H-Bridge-based PFC rectifier designed considering voltage sag condition | |
| JP4556108B2 (ja) | 電力変換器の制御装置 | |
| JP6851291B2 (ja) | 電力変換装置およびその制御方法 | |
| JPH03107373A (ja) | 電力変換装置とその制御方法 | |
| JPH11341807A (ja) | 三相／三相ｐｗｍサイクロコンバータの制御装置 | |
| JP3229094B2 (ja) | インバータ装置 | |
| CN108476011B (zh) | 电动机的控制装置和驱动系统 | |
| JP3509094B2 (ja) | 三相／単相ｐｗｍサイクロコンバータの制御装置 | |
| Song et al. | A neutral point voltage regulation method with SVPWM control for single-phase three-level NPC converters | |
| JP2006238694A (ja) | コンバータを制御するための装置および方法とそのような装置の１つを備えた電気的なコンバータ | |
| JP2023009353A (ja) | 三相インバータのマルチパルスｐｗｍ制御法 | |
| Nishida et al. | Novel current control scheme with deadbeat algorithm and adaptive line enhancer for three-phase current-source active power filter | |
| JP3354465B2 (ja) | 電力変換装置 | |
| TWI810137B (zh) | 改善相位與振幅之方法及其系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081107 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081107 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111207 |