JP3778549B2 - 光子デバイス用気密形チップスケールパッケージ - Google Patents

Description

【０００１】
【発明の背景】
光子デバイスへの光学的結合及び電気的接続、特に単一チップ上の前記結合や接続のアレーは、環境の影響、電気的渦流（electrical parasitics）、機械的な不整合を被りやすい。これらの問題を有効に解消するとともに、耐衝撃性に優れコンパクトで高性能且つ信頼性のあるシステムを提供するために役立つ適切なパッケージングの取り組みはないようである。
【０００２】
【発明の概要】
本発明は、電気的にパターンが形成された透明なウインドウ上のバンプボンディング（bump bonding:隆起結合）を介した光学エミッタ及び／又は検出器の気密パッケージングにある。本発明は、同時に、密封収納即ち気密性、及びＶＣＳＥＬ又は検出器への光学的結合を、アレー（配列）又は単一デバイスとして提供するものである。これらのデバイスは、ガリウム砒素化合物のような半導体から作られる。環境に敏感なデバイスには、しばしば気密性が必要とされる。このような密封形アレーパッケージは知られていない。
【０００３】
半導体は、導電性トレースでパターンが形成されたウインドウにバンプボンディングされるが、ウインドウ自体は周辺がセラミック又は同様のパッケージに密封接合される。例えば、密封されたキャビティの外にある、インピーダンスが制御された多層型トレースへの電気的接続は、セラミックパッケージ内で行われる。ウインドウは、パッケージに入出する際の光学的連結を改良するために屈折レンズ又は回折レンズを備える。
【０００４】
光学デバイス及びこれに相当するレンズは、1次元アレーの形態でも２次元アレーの形態でもよい。デバイスのアレーに光学的に接続されるファイバーは、デバイスに出入りする光を伝達するための多数のファイバーを有するリボン又はコードの形態であってもよい。光学デバイスが中に入った第１レベルのパッケージを覆う第２レベルのパッケージを受動的又は半能動的に整列させるため、機械的な機構が設けられる。
【０００５】
パッケージは光学バックプレーンと共に利用される。この取り組みは、精密な光学連結整列、機械的頑強性、コンパクトさ、光学的及び電気的な絶縁性、非常に低い寄生特性、高速性能、周囲環境の水分、湿気及びその他の不要な汚染物質からの保護、デバイスの信頼性、及び製作上の有利性を提供する。
【０００６】
【実施例の説明】
図１ａは、光子デバイス用の気密性チップスケールパッケージ１０を示す。ＶＣＳＥＬ１１及び／又は検出器１２の線形又は２次元アレーへの機密的且つ効果的な光学的連結を実現するために、ＶＣＳＥＬ又は検出器を含んでいる半導体のダイは、一部金属被覆されたウインドウ１３に導電性バンプ１４でバンプ接着される。
【０００７】
ウインドウの金属被覆２８は、Ｃｒ、Ｐｔ、Ａｕ、Ｔｉ、Ｃｕ、ＩＴＯ、又はＮｉの組み合わせを、スパッタリング、蒸着、又はめっきにより形成したものである。ウインドウ１３も周囲が、気密性はんだシール１６を使って、多層セラミックパッケージ１５に密封接合され、同時にチップ対ウインドウの電気的接続が導電性バンプ１４で形成される。チップ１１、１２は、電気的及び／又は熱的接続部１７を介してセラミックパッケージ１５に取り付けられる。チップ１１、１２は、デバイス１０の周囲環境１８から気密密封される。
【０００８】
電気接続部１７はチップ１１、１２に接続され、且つ導電路３１を介して外部パッド１９に接続される。バンプ１４のパッドも、チップ１１、１２からパッド５１への導電トレース２８を介して電気経路３１に接続されており、これにより経路３１を経由して外部の電気的接続パッド２０に接続される。光学的連結の効率改善を促進するために、屈折及び／又は回折光学要素５８が、ウインドウの表面にエッチング加工されるか又は蒸着される。ここまで説明してきたパッケージは第１レベルのパッケージである。
【０００９】
第２レベルのパッケージは、ハウジング２１であり、気密シール内にチップ１１、１２を包んでいる第１レベルのパッケージ上にこれを取り囲んで嵌め込まれている。ハウジング２１は、ウインドウ１３上の１つ又はそれ以上のキー２２と機械的に整列している。フェルール（はばき金）２３は、ハウジング２１内に挿入され、フェルールの縁２４と単一又は複数のキー２２がぶつかる位置まで滑動できるようになっている。
【００１０】
フェルール２３には、単一又は複数のファイバー２５が設けられ、これらファイバーは、ＶＣＳＥＬ１１からの光信号２６及び／又は検出器１２への光信号２７を伝達する。ハウジング２１は、にかわ、接着剤、又はエポキシを使って第１レベルのハウジングに固定される。フェルール２３が完全にハウジング２１に挿入された後、フェルール２３は、定位置に接着してもよいし、しなくともよい。
【００１１】
図１ｂは、ファイバー２５と光子デバイス１１、１２との間の光学的連結をより詳しく示す図である。光はファイバー２５のコア部５３を通って出入りする。クラッディング（被覆材）５４はガラスコア部５３を覆って保護している。クラッディングは、光をコア部５３内に閉じ込めるような屈折率を有する。ファイバー２５は、ウインドウ１３に突き合わせられる。ウインドウ１３は、厚さ５５が凡そ２５から２５０ミクロンの範囲にある。ウインドウ１３の材料の屈折率は、約１．５２である。この屈折率は、パッケージ１０の具体的な設計により変わる。ウインドウ１３とデバイス１１、１２の発光部又は感知部の間には、約２５ミクロンの隙間５６がある。
【００１２】
図２ａは、ウインドウ１３の上に第１レベルのハウジング１５がはんだシール１６により接着される状態を示す。光信号源１１又は検出器１２は、ウインドウ１３の表面上の導電性又は金属のトレース２８及びチップ１１、１２上の金属端子２９を介して、はんだバンプ１４により、透明なウインドウ１３の表面にバンプ接着される。
【００１３】
金属被覆ストリップ２８は、横方向寸法が２０から５０ミクロンで、厚さは５ミクロン未満である。チップ１１、１２は、普通３から８ミリの間にある。ウインドウ１３は、石英又はサファイアのような材料で構成される。はんだリング１６は、すずを鉛、金、又は銀と組み合わせて作られる。はんだバンプ１４は、すずを鉛、金、又は銀と組み合わせて作られる。
【００１４】
図２ｂは、光学デバイス１１、１２を有するハウジングを示しており、電気的接続点５８は、導電ストリップ２８と整列して、デバイス１１、１２の感知域５７と接続点２９を電気的に接続するようになっている。外部接続部２０は、ハウジング１５内で接続点２９に接続される。
【００１５】
図３ａは実施例４０を示しており、この実施例では、プラグ即ちフェルール４３をハウジング４１に対して保持するためにピン４２を使っている。図３ａは、ピン４２に沿った切断面を示している。一方、図３ｂは、ファイバー２５及び発光又はレセプタ域５７に沿った切断面を示している。フェルール４３は、図３ｂに示すように、端部４４がバンパ４５に突き合わされており、バンパ４５はエラストマーシールでもよい。
【００１６】
ピン４２は、フェルール４３内の整列孔５１とハウジング４１内の整列孔５２を通して挿入され、ピン４２の端のノッチ４７に保持クリップ４６を挿入して定位置に固定される。フェルール４３は、フェルール４３と、ピン４２のノッチ４７がある端とは反対側の端のクリップ又はショルダ４９との間に配置された負荷ばね４８の張力により定位置にしっかり保持される。ピン４２と孔５１及び５２により、図３ｂに示すように、ファイバー２５とＶＣＳＥＬ１１又は検出器１２の発光部又はレセプタ域５７との整合度はそれぞれ、プラスマイナス５ミクロンｍｍ未満になる。
【００１７】
フェルール４３はハウジング４１に接着されていないので、必要時には、クリップ４６をノッチ４７から外せば、フェルール４３を外すことができる。実施例４０によると、チップ１１、１２は気密密封される。しかしながら、より費用の掛らない実施例４０とすると、多層セラミックパッケージをＦＲ４又は同等のプラスチックパッケージに代えることにより、チップ１１、１２を気密密封しない方式を選択することもできる。
【００１８】
図４ａ及び４ｂに示す装置では、ファイバーアレー２５と共にフェルール４３をハウジング４１に対して保持するピン４２を１つ又はそれ以上有する。ピン４２と各孔５１及び５２は、ファイバーアレー２５とレンズ３７及びチップ１１、１２の感知域又は発光域５７とを、確実に且つ丈夫に精度よく整列させるために、ファイバーアレー２５のそれぞれの側に配置される。
【００１９】
別の実施例では、プラグ又はフェルール４３は、バックプレーンの一部となっており、ハウジング４１は光学要素回路板に取り付けられ、プラグ４３及びハウジング４１を介してバックプレーンにプラグ接続される。本発明の、ここに開示していないその他の実施例及び変型例は、特許請求の範囲に述べたことに含まれ、本発明は、特許請求の範囲に述べる範囲にのみ限定され、これと等価なもの全てを含むものである。
【図面の簡単な説明】
【図１】 図１ａは光学デバイス用の気密形第１レベルパッケージ、及びそれら光学デバイスの光学的及び電気的連結を示す図であり、ボードレベルの電気パッド及び光ファイバー双方に対して図示の第２レベルパッケージアッセンブリを介して連結される状態を示す。図１ｂは光ファイバと光子デバイスとの間の光学的連結を示す図である。
【図２】 図２ａはウインドウを示す図であり、金属トレース及び機械的位置合わせ機構がウインドウの上に形成される。図２ｂは、光子デバイスを有するハウジングを示す図であり、その電気的相互接続がウインドウ上の対応している相互接続と整合している様子を示す。
【図３】 図３ａはウインドウに隣接して配置される光学的光波ガイド又はファイバ−を有するフェルール又はプラグを接続及び固定するためのピン装置を有するハウジングを示す。図３ｂはウインドウに隣接して配置される光学的光波ガイド又はファイバ−を有するフェルール又はプラグを接続及び固定するためのピン装置を有するハウジングを示す別の図である。
【図４】 図４ａはピン装置を有するプラグとハウジングの斜視図、図４ｂはピン装置を有するプラグとハウジングの別の斜視図である。

Claims (2)

1. 各々が各端にパッドを有する複数の導電路を支持するパッケージと、
   前記パッケージに結合され、且つ、トレースを有するウインドウのバンプと、
   前記ウインドウに結合された半導体チップのバンプと、積み重なった配置で、前記半導体チップと前記パッケージのパッドとの間にはさまれた電気接続部と、を有し、
   前記パッケージ及びウインドウは、協働して、前記半導体チップを気密に包囲する気密形チップスケールパッケージ。
2. 少なくとも 1 つの導電性トレースが表面にパターン形成された透明なウインドウと、
   前記ウインドウ上に固定された半導体チップであって、上面を有し、且つ、前記少なくとも 1 つの導電性トレースに電気的に接続されている前記半導体チップと、
   前記半導体チップの前記上面に取り付けられた電気接続部と、前記ウインドウ及び前記電気接続部に固定され、かつ、前記ウインドウと協働して、前記半導体チップを気密に包囲する多層セラミックパッケージと、
   前記多層セラミックパッケージ内部に保持され、且つ、前記多層セラミックパッケージの第一外部パッドと共に、前記少なくとも１つの伝導トレースに電気的に接続する第一導電路と、
   前記多層セラミックパッケージ内部に支持され、且つ、前記多層セラミックパッケージの第二外部パッドと共に、前記半導体チップの上面の電気接続部に電気的に接続する第二導電路であって、前記半導体チップの上面の電気接続部と機械的に接触している前記第二導電路と、
   を含む電子デバイス用のチップスケールパッケージ。

Images