JP3773387B2 - センスアンプ装置 - Google Patents
センスアンプ装置 Download PDFInfo
- Publication number
- JP3773387B2 JP3773387B2 JP2000045945A JP2000045945A JP3773387B2 JP 3773387 B2 JP3773387 B2 JP 3773387B2 JP 2000045945 A JP2000045945 A JP 2000045945A JP 2000045945 A JP2000045945 A JP 2000045945A JP 3773387 B2 JP3773387 B2 JP 3773387B2
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- amplifier transistor
- driver
- transistor
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 7
- 108091006146 Channels Proteins 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多数のセンスアンプトランジスタと、該センスアンプトランジスタに対応付けされた複数のドライバとを有する、半導体メモリ装置のためのセンスアンプ装置に関する。そのようなセンスアンプは、書込み/読出し増幅器とも称される。本願では“ドライバ”とは、固有のトランジスタか又は複数の個別トランジスタを意味し、これらはそれぞれセンスアンプトランジスタの起動制御のために設けられている。
【０００２】
【従来の技術】
半導体メモリ装置の場合には、複数のセンスアンプトランジスタがドライバと交互にセル領域の縁部に沿って配設されている。このことは、センスアンプトランジスタのグループがドライバに追従していることを意味し、さらにそれにはまた別のセンスアンプトランジスタのグループがつながっている。このような配置構成は図３に示してある。この場合センスアンプトランジスタのグループ１がドライバ２と交互に示されており、この配置構成のもとではセル領域が例えば図３の右側におかれている。
【０００３】
この種のセンスアンプトランジスタ１とドライバ２の構成は、半導体メモリ装置のレイアウトに対しては所定の利点を示しており、そのためこれまではそのような実施形態から離れることはなかった。この利点とは例えば、センスアンプグループとドライバの交互配置による面積の節約にある。
【０００４】
しかしながら図３によるセンスアンプ装置の欠点として、個々のセンスアンプトランジスタグループ１がそれぞれ異なる拡散領域を有し、その他にも各グループ１の個々のセンスアンプトランジスタと、対応するドライバ２との間のワイヤリング区間が比較的長くなってしまう欠点を有している。
【０００５】
【発明が解決しようとする課題】
従って本発明の課題は、センスアンプ装置において、個々のセンスアンプトランジスタグループの間の臨界的な拡散領域間隔が回避され、センスアンプトランジスタとドライバとの最適な結合が得られるように改善を行うことである。
【０００６】
【課題を解決するための手段】
前記課題は本発明により、各導電性タイプの複数のセンスアンプトランジスタが、それぞれ１つの共通の延在した拡散領域内に設けられ、該拡散領域は当該センスアンプトランジスタに対する共通のウエル領域を形成しており、さらに前記センスアンプトランジスタ用のドライバが前記拡散領域に対して並行に直接これらのセンスアンプトランジスタに隣接して配設され、前記センスアンプトランジスタは、上方から見てＵ字状に形成されたゲート電極を有し、複数の列で線形に相互に次のように並列に設けられており、すなわち当該Ｕ字状部の脚部が、列の長手方向に対して垂直な方向でそれぞれ一列に延在し、前記ドライバは前記Ｕ字状部の開放側脚部に沿って前記列に並行に配設されるように構成されて解決される。
【０００７】
本発明によるセンスアンプ装置の場合では、センスアンプとドライバに対するこれまでのレイアウトの構想から離れて、センスアンプトランジスタグループとドライバの交互配置の代わりに、ここではまず各導電性タイプのセンスアンプトランジスタ、すなわちＰ形センスアンプトランジスタとＮ形センスアンプトランジスタに対してそれぞれ１つの帯状に延在する拡散領域を設け、それによって完成後の臨界的な拡散領域間隔が回避される。ドライバはそれぞれ直接的にＮ形センスアンプトランジスタないしＰ形センスアンプトランジスタに隣接しておかれ、そのためドライバとセンスアンプトランジスタの間の最適な結合が実施可能となり、電荷移送を遅延せしめるような大きな配線抵抗は存在しない。
【０００８】
本発明によれば実質的に、それぞれ全てのＰ形センスアンプトランジスタと全てのＮ形センスアンプトランジスタが共通の拡散領域を有しており、この拡散領域がメモリセル領域の側方に配置されている。このＰ形センスアンプトランジスタないしＮ形センスアンプトランジスタに対する拡散領域に対して並列にそれぞれ１つのドライバが設けられ、このドライバは前述したように１つ又は複数のトランジスタからなっている。
【０００９】
【発明の実施の形態】
本発明の別の有利な実施例によれば、前記センスアンプトランジスタは、Ｕ字状に形成され、複数の列にて線形に配設されており、それによって当該Ｕ字状部の脚部が一つの方向でそれぞれ一列に延在し、前記ドライバは当該列に対して並行に、開放脚部に沿って配設されている。
【００１０】
センスアンプトランジスタのＵ字状の構成によってその値は実際には倍加する。これまでの半導体メモリ装置におけるセンスアンプトランジスタの直線的に延在していたゲートに代えて、本発明によるセンスアンプ装置では、そのゲートがこれまでのように直線的ではなく、Ｕ字状に形成されているセンスアンプトランジスタが用いられている。これはチャネル幅が有利には実質的に倍増する。
【００１１】
このＵ字形状のセンスアンプトランジスタは、既に前述したように、ドライバの直接近傍に設けられており、そのためドライバとセンスアンプトランジスタの間では配線抵抗の小さな短い局所的接続が形成され得る。それによりドライバとセンスアンプトランジスタの間の電荷移送の遅延が避けられる。
【００１２】
さらに有利には、前記Ｕ字状のセンスアンプトランジスタにおいて、当該Ｕ字状部の脚部とソースの間にドレインが当該Ｕ字状部の脚部外で存在している。
【００１３】
【実施例】
次に本発明を図面に基づき以下の明細書で詳細に説明する。なお図３は既に冒頭で説明済みである。
【００１４】
図１には本発明によるセンスアンプ装置の概略的な平面図が示されている。この装置では、センスアンプトランジスタの帯状部３が（図１では例えば右側にある）メモリセル領域に隣接して設けられている。各帯状部３の直ぐ隣にはドライバ４が設けられており、それによって帯状部３の個々のセンスアンプトランジスタとドライバ４の間には短い配線が生じるだけである。
【００１５】
図２には、この帯状部３が詳細に示されている。すなわち各帯状部３は、Ｕ字形状のＭＯＳセンスアンプトランジスタ６列からなり、この場合図示の“Ｕ字形状”はゲート電極の構成を表している。このＵ字状部の脚部の間には、ドレインＤが存在し、それに対してソースＳは、このＵ字状部の外側に配設される。センスアンプトランジスタ６のこの構成によって、大きなチャネル幅が生じる。これはセンスアンプトランジスタとその機能に対して有利に働く。
【００１６】
このセンスアンプトランジスタ６は、全て共通の拡散領域内におかれている。この拡散領域は、２つの帯状部３に対して共通である。この拡散領域は、Ｎ形導電性またはＰ形導電性であってもよい。このことは、このセンスアンプトランジスタ６がＮ形チャネルＭＯＳトランジスタなのかＰ形チャネルＭＯＳトランジスタなのかに依存している。Ｎ形チャネルＭＯＳトランジスタに対しては、例えばＰ形導電性の拡散領域が利用される。それに対してＰ形チャネルＭＯＳトランジスタの場合には、Ｎ形導電性のチャネル領域が適用される。
【００１７】
半導体メモリ装置に複数のＮ形センスアンプトランジスタとＰ形センスアンプトランジスタが設けられる場合には、図２に示した配置構成が点線１１で表されているように繰り返される。このことは例えば図２においてＮ形センスアンプトランジスタ６が示されている場合、Ｐ形センスアンプトランジスタの列３とドライバ５による同じ配置構成が繰り返される。これは点線１１で表されている。
【００１８】
ドライバ５は、センスアンプトランジスタ６の近傍におかれている。それにより、比較的短い局所的接続を用いた配線７によってセンスアンプトランジスタ６の所望の電極（ソースノード）とドライバ５との接続が可能となる。それによって配線抵抗は低く抑えられるので、電荷移送の遅延は避けられる。
【００１９】
図４には、センスアンプトランジスタ６の２つの帯状部を２つ備えた拡散領域の上方からの平面を示した図である（わかりやすくするためにセンスアンプトランジスタ６のコンタクトは強調して示されている）。この帯状部３の隣にはドライバ５が設けられており、この場合ここでは２つの帯状部３に１つのドライバ５のみが対応付けられている。しかしながら場合によっては図２に概略的に示されているように第２のドライバ５が設けられてもよい。
【００２０】
図４の左方に示されている帯状部３は、Ｎ形センスアンプトランジスタを形成している。それに対して図４の右方に示されている帯状部３は、Ｐ形センスアンプトランジスタを含んでいる。この図４から明らかなように、ドライバ５は、センスアンプトランジスタの直ぐ近傍の１つ又は複数のトランジスタからなっており、そのため配線７によって比較的低い配線抵抗で、実質的に遅延を伴わない電荷移送（出力伝送）が保証される。
【００２１】
センスアンプトランジスタ６は、拡散領域８に存在し、この拡散領域は図４及び図５の実施例においてはセンスアンプトランジスタ６のそれぞれ２つの帯状部３に対して共通である。
【００２２】
図６には、半導体基板９上の拡散領域８における３つのセンスアンプトランジスタ６によるラインＡＡ′の断面が示されている。ゲート電極Ｇは、Ｕ字形状でこのＵ字状部外に配設されている。それに対してドレインＤはこのＵ字状部内に存在する。
【００２３】
図５は、図４の平面上方に存在する金属化面のさらなる平面図である。この図からは特にセンスアンプトランジスタ６とドライバ５の間の接続のための配線部７が認められる。その他にもさらにビット線路１０が示されており、これはセンスアンプトランジスタ３とドライバ５の上方の高い平面内で延在する。
【００２４】
本発明によるセンスアンプ装置の特に有利な点は、センスアンプトランジスタのドライバ５に対する最適な結合が大きな配線抵抗を伴うことなく行われることと、センスアンプトランジスタ３の拡散領域８の完全な溶融構造である。
【図面の簡単な説明】
【図１】本発明によるセンスアンプ装置の概略的な平面図である。
【図２】図１に示されたセンスアンプ装置を個々のセンスアンプトランジスタの構成と共に示した平面図である。
【図３】従来のセンスアンプ装置の平面図である。
【図４】本発明によるセンスアンプ装置の拡散面を示した図である。
【図５】図４によるセンスアンプ装置の配線面がより緻密に描かれている平面図である。
【図６】図４のラインＡＡ′に沿った断面を示した図である。
【符号の説明】
１ センスアンプトランジスタグループ
２ ドライバ
３ 帯状部
４ ドライバ
５ ドライバ
６ センスアンプトランジスタ
７ 配線部
Ｇ ゲート
Ｓ ソース
Ｄ ドレイン
【発明の属する技術分野】
本発明は、多数のセンスアンプトランジスタと、該センスアンプトランジスタに対応付けされた複数のドライバとを有する、半導体メモリ装置のためのセンスアンプ装置に関する。そのようなセンスアンプは、書込み/読出し増幅器とも称される。本願では“ドライバ”とは、固有のトランジスタか又は複数の個別トランジスタを意味し、これらはそれぞれセンスアンプトランジスタの起動制御のために設けられている。
【０００２】
【従来の技術】
半導体メモリ装置の場合には、複数のセンスアンプトランジスタがドライバと交互にセル領域の縁部に沿って配設されている。このことは、センスアンプトランジスタのグループがドライバに追従していることを意味し、さらにそれにはまた別のセンスアンプトランジスタのグループがつながっている。このような配置構成は図３に示してある。この場合センスアンプトランジスタのグループ１がドライバ２と交互に示されており、この配置構成のもとではセル領域が例えば図３の右側におかれている。
【０００３】
この種のセンスアンプトランジスタ１とドライバ２の構成は、半導体メモリ装置のレイアウトに対しては所定の利点を示しており、そのためこれまではそのような実施形態から離れることはなかった。この利点とは例えば、センスアンプグループとドライバの交互配置による面積の節約にある。
【０００４】
しかしながら図３によるセンスアンプ装置の欠点として、個々のセンスアンプトランジスタグループ１がそれぞれ異なる拡散領域を有し、その他にも各グループ１の個々のセンスアンプトランジスタと、対応するドライバ２との間のワイヤリング区間が比較的長くなってしまう欠点を有している。
【０００５】
【発明が解決しようとする課題】
従って本発明の課題は、センスアンプ装置において、個々のセンスアンプトランジスタグループの間の臨界的な拡散領域間隔が回避され、センスアンプトランジスタとドライバとの最適な結合が得られるように改善を行うことである。
【０００６】
【課題を解決するための手段】
前記課題は本発明により、各導電性タイプの複数のセンスアンプトランジスタが、それぞれ１つの共通の延在した拡散領域内に設けられ、該拡散領域は当該センスアンプトランジスタに対する共通のウエル領域を形成しており、さらに前記センスアンプトランジスタ用のドライバが前記拡散領域に対して並行に直接これらのセンスアンプトランジスタに隣接して配設され、前記センスアンプトランジスタは、上方から見てＵ字状に形成されたゲート電極を有し、複数の列で線形に相互に次のように並列に設けられており、すなわち当該Ｕ字状部の脚部が、列の長手方向に対して垂直な方向でそれぞれ一列に延在し、前記ドライバは前記Ｕ字状部の開放側脚部に沿って前記列に並行に配設されるように構成されて解決される。
【０００７】
本発明によるセンスアンプ装置の場合では、センスアンプとドライバに対するこれまでのレイアウトの構想から離れて、センスアンプトランジスタグループとドライバの交互配置の代わりに、ここではまず各導電性タイプのセンスアンプトランジスタ、すなわちＰ形センスアンプトランジスタとＮ形センスアンプトランジスタに対してそれぞれ１つの帯状に延在する拡散領域を設け、それによって完成後の臨界的な拡散領域間隔が回避される。ドライバはそれぞれ直接的にＮ形センスアンプトランジスタないしＰ形センスアンプトランジスタに隣接しておかれ、そのためドライバとセンスアンプトランジスタの間の最適な結合が実施可能となり、電荷移送を遅延せしめるような大きな配線抵抗は存在しない。
【０００８】
本発明によれば実質的に、それぞれ全てのＰ形センスアンプトランジスタと全てのＮ形センスアンプトランジスタが共通の拡散領域を有しており、この拡散領域がメモリセル領域の側方に配置されている。このＰ形センスアンプトランジスタないしＮ形センスアンプトランジスタに対する拡散領域に対して並列にそれぞれ１つのドライバが設けられ、このドライバは前述したように１つ又は複数のトランジスタからなっている。
【０００９】
【発明の実施の形態】
本発明の別の有利な実施例によれば、前記センスアンプトランジスタは、Ｕ字状に形成され、複数の列にて線形に配設されており、それによって当該Ｕ字状部の脚部が一つの方向でそれぞれ一列に延在し、前記ドライバは当該列に対して並行に、開放脚部に沿って配設されている。
【００１０】
センスアンプトランジスタのＵ字状の構成によってその値は実際には倍加する。これまでの半導体メモリ装置におけるセンスアンプトランジスタの直線的に延在していたゲートに代えて、本発明によるセンスアンプ装置では、そのゲートがこれまでのように直線的ではなく、Ｕ字状に形成されているセンスアンプトランジスタが用いられている。これはチャネル幅が有利には実質的に倍増する。
【００１１】
このＵ字形状のセンスアンプトランジスタは、既に前述したように、ドライバの直接近傍に設けられており、そのためドライバとセンスアンプトランジスタの間では配線抵抗の小さな短い局所的接続が形成され得る。それによりドライバとセンスアンプトランジスタの間の電荷移送の遅延が避けられる。
【００１２】
さらに有利には、前記Ｕ字状のセンスアンプトランジスタにおいて、当該Ｕ字状部の脚部とソースの間にドレインが当該Ｕ字状部の脚部外で存在している。
【００１３】
【実施例】
次に本発明を図面に基づき以下の明細書で詳細に説明する。なお図３は既に冒頭で説明済みである。
【００１４】
図１には本発明によるセンスアンプ装置の概略的な平面図が示されている。この装置では、センスアンプトランジスタの帯状部３が（図１では例えば右側にある）メモリセル領域に隣接して設けられている。各帯状部３の直ぐ隣にはドライバ４が設けられており、それによって帯状部３の個々のセンスアンプトランジスタとドライバ４の間には短い配線が生じるだけである。
【００１５】
図２には、この帯状部３が詳細に示されている。すなわち各帯状部３は、Ｕ字形状のＭＯＳセンスアンプトランジスタ６列からなり、この場合図示の“Ｕ字形状”はゲート電極の構成を表している。このＵ字状部の脚部の間には、ドレインＤが存在し、それに対してソースＳは、このＵ字状部の外側に配設される。センスアンプトランジスタ６のこの構成によって、大きなチャネル幅が生じる。これはセンスアンプトランジスタとその機能に対して有利に働く。
【００１６】
このセンスアンプトランジスタ６は、全て共通の拡散領域内におかれている。この拡散領域は、２つの帯状部３に対して共通である。この拡散領域は、Ｎ形導電性またはＰ形導電性であってもよい。このことは、このセンスアンプトランジスタ６がＮ形チャネルＭＯＳトランジスタなのかＰ形チャネルＭＯＳトランジスタなのかに依存している。Ｎ形チャネルＭＯＳトランジスタに対しては、例えばＰ形導電性の拡散領域が利用される。それに対してＰ形チャネルＭＯＳトランジスタの場合には、Ｎ形導電性のチャネル領域が適用される。
【００１７】
半導体メモリ装置に複数のＮ形センスアンプトランジスタとＰ形センスアンプトランジスタが設けられる場合には、図２に示した配置構成が点線１１で表されているように繰り返される。このことは例えば図２においてＮ形センスアンプトランジスタ６が示されている場合、Ｐ形センスアンプトランジスタの列３とドライバ５による同じ配置構成が繰り返される。これは点線１１で表されている。
【００１８】
ドライバ５は、センスアンプトランジスタ６の近傍におかれている。それにより、比較的短い局所的接続を用いた配線７によってセンスアンプトランジスタ６の所望の電極（ソースノード）とドライバ５との接続が可能となる。それによって配線抵抗は低く抑えられるので、電荷移送の遅延は避けられる。
【００１９】
図４には、センスアンプトランジスタ６の２つの帯状部を２つ備えた拡散領域の上方からの平面を示した図である（わかりやすくするためにセンスアンプトランジスタ６のコンタクトは強調して示されている）。この帯状部３の隣にはドライバ５が設けられており、この場合ここでは２つの帯状部３に１つのドライバ５のみが対応付けられている。しかしながら場合によっては図２に概略的に示されているように第２のドライバ５が設けられてもよい。
【００２０】
図４の左方に示されている帯状部３は、Ｎ形センスアンプトランジスタを形成している。それに対して図４の右方に示されている帯状部３は、Ｐ形センスアンプトランジスタを含んでいる。この図４から明らかなように、ドライバ５は、センスアンプトランジスタの直ぐ近傍の１つ又は複数のトランジスタからなっており、そのため配線７によって比較的低い配線抵抗で、実質的に遅延を伴わない電荷移送（出力伝送）が保証される。
【００２１】
センスアンプトランジスタ６は、拡散領域８に存在し、この拡散領域は図４及び図５の実施例においてはセンスアンプトランジスタ６のそれぞれ２つの帯状部３に対して共通である。
【００２２】
図６には、半導体基板９上の拡散領域８における３つのセンスアンプトランジスタ６によるラインＡＡ′の断面が示されている。ゲート電極Ｇは、Ｕ字形状でこのＵ字状部外に配設されている。それに対してドレインＤはこのＵ字状部内に存在する。
【００２３】
図５は、図４の平面上方に存在する金属化面のさらなる平面図である。この図からは特にセンスアンプトランジスタ６とドライバ５の間の接続のための配線部７が認められる。その他にもさらにビット線路１０が示されており、これはセンスアンプトランジスタ３とドライバ５の上方の高い平面内で延在する。
【００２４】
本発明によるセンスアンプ装置の特に有利な点は、センスアンプトランジスタのドライバ５に対する最適な結合が大きな配線抵抗を伴うことなく行われることと、センスアンプトランジスタ３の拡散領域８の完全な溶融構造である。
【図面の簡単な説明】
【図１】本発明によるセンスアンプ装置の概略的な平面図である。
【図２】図１に示されたセンスアンプ装置を個々のセンスアンプトランジスタの構成と共に示した平面図である。
【図３】従来のセンスアンプ装置の平面図である。
【図４】本発明によるセンスアンプ装置の拡散面を示した図である。
【図５】図４によるセンスアンプ装置の配線面がより緻密に描かれている平面図である。
【図６】図４のラインＡＡ′に沿った断面を示した図である。
【符号の説明】
１ センスアンプトランジスタグループ
２ ドライバ
３ 帯状部
４ ドライバ
５ ドライバ
６ センスアンプトランジスタ
７ 配線部
Ｇ ゲート
Ｓ ソース
Ｄ ドレイン
Claims (3)
- 多数のセンスアンプトランジスタ（６）と、これらに対応付けされた複数のドライバ（５）とを有する、半導体メモリ装置用のセンスアンプ装置において、
各導電性タイプの複数のセンスアンプトランジスタ（６）が、それぞれ１つの共通の延在した拡散領域（８）内に設けられ、該拡散領域（８）は当該センスアンプトランジスタ（６）に対する共通のウエル領域を形成しており、さらに前記センスアンプトランジスタ（６）用のドライバ（５）が前記拡散領域（８）に対して並行に直接これらのセンスアンプトランジスタ（６）に隣接して配設され、
前記センスアンプトランジスタ（６）は、上方から見てＵ字状に形成されたゲート電極を有し、複数の列（３）で線形に相互に次のように並列に設けられており、すなわち当該Ｕ字状部の脚部が、列（３）の長手方向に対して垂直な方向でそれぞれ一列（３）に延在し、前記ドライバ（５）は前記Ｕ字状部の開放側脚部に沿って前記列（３）に並行に配設されていることを特徴とするセンスアンプ装置。 - 前記各センスアンプトランジスタ（６）とドライバ（５）の間に局所的接続部（７）が設けられている、請求項１記載のセンスアンプ装置。
- 前記センスアンプトランジスタ（６）の上方から見てＵ字状に形成されたゲート電極において、共通の拡散領域（８）内で当該センスアンプトランジスタ（６）のＵ字状ゲート電極（Ｇ）の脚部の間の領域に当該センスアンプトランジスタ（６）のドレイン（Ｄ）が存在し、さらに前記センスアンプトランジスタ（６）のソース（Ｓ）は、当該Ｕ字状ゲート電極（Ｇ）外の領域に存在している、請求項１または２記載のセンスアンプ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19907922.6 | 1999-02-24 | ||
| DE19907922A DE19907922C1 (de) | 1999-02-24 | 1999-02-24 | Leseverstärkeranordnung mit gemeinsamen durchgehendem Diffusionsgebiet der Leseverstärker-Transistoren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000252439A JP2000252439A (ja) | 2000-09-14 |
| JP3773387B2 true JP3773387B2 (ja) | 2006-05-10 |
Family
ID=7898673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000045945A Expired - Fee Related JP3773387B2 (ja) | 1999-02-24 | 2000-02-23 | センスアンプ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6240005B1 (ja) |
| EP (1) | EP1031986A3 (ja) |
| JP (1) | JP3773387B2 (ja) |
| KR (1) | KR100336913B1 (ja) |
| DE (1) | DE19907922C1 (ja) |
| TW (1) | TW508790B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404019B1 (en) * | 2000-09-29 | 2002-06-11 | Infineon Technologies Ag | Sense amplifier |
| KR100680973B1 (ko) | 2005-12-28 | 2007-02-09 | 주식회사 하이닉스반도체 | 반도체 소자의 센스 엠프 형성방법 |
| JP5112187B2 (ja) * | 2008-06-25 | 2013-01-09 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609152A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
| US4584672A (en) * | 1984-02-22 | 1986-04-22 | Intel Corporation | CMOS dynamic random-access memory with active cycle one half power supply potential bit line precharge |
| JP3242101B2 (ja) * | 1990-10-05 | 2001-12-25 | 三菱電機株式会社 | 半導体集積回路 |
| JP3129336B2 (ja) * | 1991-12-09 | 2001-01-29 | 沖電気工業株式会社 | 半導体記憶装置 |
| JP3352577B2 (ja) * | 1995-12-21 | 2002-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶装置 |
| JP3556416B2 (ja) * | 1996-11-29 | 2004-08-18 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP3209265B2 (ja) * | 1997-08-01 | 2001-09-17 | 日本電気株式会社 | 半導体回路 |
| US5831912A (en) * | 1997-09-26 | 1998-11-03 | Siemens Aktiengesellschaft | Semiconductor memory having space-efficient layout |
-
1999
- 1999-02-24 DE DE19907922A patent/DE19907922C1/de not_active Expired - Fee Related
-
2000
- 2000-02-18 TW TW089102847A patent/TW508790B/zh not_active IP Right Cessation
- 2000-02-18 KR KR1020000007784A patent/KR100336913B1/ko not_active IP Right Cessation
- 2000-02-23 JP JP2000045945A patent/JP3773387B2/ja not_active Expired - Fee Related
- 2000-02-24 EP EP00103878A patent/EP1031986A3/de not_active Ceased
- 2000-02-24 US US09/511,820 patent/US6240005B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW508790B (en) | 2002-11-01 |
| US6240005B1 (en) | 2001-05-29 |
| JP2000252439A (ja) | 2000-09-14 |
| DE19907922C1 (de) | 2000-09-28 |
| KR100336913B1 (ko) | 2002-05-16 |
| EP1031986A2 (de) | 2000-08-30 |
| EP1031986A3 (de) | 2000-10-11 |
| KR20000058101A (ko) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6521960B2 (en) | Column transistor for semiconductor devices | |
| KR100375885B1 (ko) | 구동성 강화 구동기 트랜지스터 구성체 및 증가된 전류 제공트랜지스터 구성체 | |
| KR930003235A (ko) | 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치 | |
| JP3773387B2 (ja) | センスアンプ装置 | |
| EP0393620B1 (en) | Semiconductor device | |
| KR100261900B1 (ko) | 반도체 집적 회로 장치 | |
| KR940010175A (ko) | 개선된 배치 패턴을 갖는 반도체 회로 | |
| JPS62276868A (ja) | 半導体集積回路装置 | |
| KR20010062376A (ko) | 반도체 기억 장치 | |
| JP2002343939A (ja) | 半導体メモリ素子におけるセンスアンプレイアウト方法及びこれを用いる半導体メモリ素子 | |
| JPH04164371A (ja) | 半導体集積回路 | |
| KR890013895A (ko) | 배선영역에 매입된 트랜지스터를 갖는 게이트 어레이 | |
| KR100548593B1 (ko) | 에스램 셀 구조 | |
| JP3022058B2 (ja) | 半導体メモリ装置 | |
| KR970023449A (ko) | 판독선 선택 트랜지스터를 구비한 비휘발성 반도체 메모리 | |
| JPS6080251A (ja) | ゲ−トアレイ大規模集積回路装置 | |
| JPH0140499B2 (ja) | ||
| KR940004405B1 (ko) | 게이트 어레이용 롬셀 | |
| JPS5844601Y2 (ja) | デュアル型電界効果トランジスタ | |
| JP2001015718A5 (ja) | ||
| JPH04115571A (ja) | マスタースライス半導体集積回路 | |
| JPS5910588B2 (ja) | 集積回路素子 | |
| JPS63194348A (ja) | ゲ−トアレイ | |
| KR970013322A (ko) | 모스(mos) 트랜지스터 | |
| JPH01233755A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050727 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |