KR100680973B1 - 반도체 소자의 센스 엠프 형성방법 - Google Patents

반도체 소자의 센스 엠프 형성방법 Download PDF

Info

Publication number
KR100680973B1
KR100680973B1 KR1020050132134A KR20050132134A KR100680973B1 KR 100680973 B1 KR100680973 B1 KR 100680973B1 KR 1020050132134 A KR1020050132134 A KR 1020050132134A KR 20050132134 A KR20050132134 A KR 20050132134A KR 100680973 B1 KR100680973 B1 KR 100680973B1
Authority
KR
South Korea
Prior art keywords
pick
region
insulating film
mask pattern
pmos
Prior art date
Application number
KR1020050132134A
Other languages
English (en)
Inventor
구동철
윤훈상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050132134A priority Critical patent/KR100680973B1/ko
Application granted granted Critical
Publication of KR100680973B1 publication Critical patent/KR100680973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 센스 엠프 형성방법을 개시한다. 개시된 본 발명의 방법은, 센스 엠프용 NMOS 및 PMOS가 형성되고, NMOS와 PMOS 사이의 기판 내에 평행한 바(bar) 타입의 P+ 픽-업 및 N+ 픽-업이 형성되며, NMOS와 P+ 픽-업 사이, P+ 픽-업과 N+ 픽-업 사이 및 N+ 픽-업과 PMOS 사이의 기판 상에 절연막이 형성되되, P+ 픽-업과 N+ 픽-업 사이에 형성되는 절연막 부분이 그 밖의 영역 상에 형성되는 절연막 부분 중 적어도 어느 하나와 브릿지되게 형성된 반도체 기판을 제공하는 단계와, NMOS, PMOS, P+ 픽-업 및 N+ 픽-업을 덮도록 절연막 상에 층간절연막을 형성하는 단계와, 층간절연막을 식각하여 NMOS의 접합영역, PMOS의 접합영역, P+ 픽-업, N+ 픽-업 및 게이트를 각각 노출시키는 콘택홀을 형성하는 단계와, 콘택홀이 형성된 기판 결과물 상에 PMOS의 접합영역 및 P+ 픽-업 영역 전면을 노출시키는 라인 타입의 개구부를 갖는 마스크패턴을 형성하는 단계와, 마스크패턴을 이온주입 장벽으로 사용해서 PMOS의 접합영역 및 P+ 픽-업 영역 전면에 P형 불순물 이온주입을 수행하는 단계와, 마스크패턴을 제거하는 단계와, 콘택홀이 형성된 기판 결과물을 세정하는 단계; 및 콘택홀을 매립하도록 층간절연막 상에 비트라인을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 센스 엠프 형성방법{METHOD FOR FORMING SENSE AMPLIFIER OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 센스 엠프 형성방법을 설명하기 위한 공정별 평면도.
도 2는 종래 기술의 문제점을 설명하기 위한 반도체 소자의 단면도.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 센스 엠프 형성방법을 설명하기 위한 공정별 평면도.
도 4a 내지 도 4c는 본 발명의 다른 실시예를 설명하기 위한 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
300 : 반도체 기판 310 : 소자분리막
320a : NMOS 형성 영역 320b : N+ 픽-업 형성 영역
330a : PMOS 형성 영역 330b : P+ 픽-업 형성 영역
340 : 게이트 350a : N+ 접합영역
350b : N+ 픽-업 360a : P+ 접합영역
360b : P+ 픽-업 370 : 비트라인용 콘택홀
ILD1 : 제1층간절연막 ILD2 : 제2층간절연막
M1, M1', M1" : 제1마스크패턴 M2, M2', M2" : 제2마스크패턴
M3, M3', M3" : 제3마스크패턴
본 발명은 반도체 소자의 센스 엠프 형성방법에 관한 것으로, 보다 상세하게는, 신호 증폭 소자인 센스 엠프 형성시 P+ 픽-업 영역 상부에 발생하는 비트라인의 브릿지 현상을 억제할 수 있는 방법에 관한 것이다.
반도체 소자 중에서 디램(DRAM)은 셀영역(cell region)과 주변회로영역(periphery region) 및 코어영역(core region)으로 구분된다. 여기서, 셀영역은 데이타(data)를 저장하는 장소이고, 주변회로영역은 외부 전압을 내부 전압으로 변환시키거나 셀(cell)을 포함하는 반도체 칩(chip) 내부와 외부 간의 신호 전달을 매개하는 장소이다. 한편, 코어영역은 셀에 데이타를 쓰거나 셀에 저장된 데이타를 읽기 위해 해당 셀과 연결된 워드라인(word line)과 비트라인(bit line)을 선택적으로 제어하는 장소이다.
일반적으로 디램에서 가장 작은 폭의 패턴을 형성하는 곳은 셀영역이고, 주변회로영역의 경우 셀영역에 비해 상대적으로 패턴의 폭이 크고 여유 면적도 넓은 편이다. 그런데, 코어영역의 경우 센스 엠프(sense amplifier)라 불리우는 증폭 소자가 형성되는데, 상기 센스 엠프는 매우 복잡한 회로로 구성되어 있어서, 셀영역의 디자인 룰(design rule)에 버금갈 정도도 미세한 디자인 룰이 요구된다. 최근에는 소자의 고집화가 진행되면서 셀영역 보다 코어영역에서의 패턴이 더 작은 경우 도 있다.
이하에서는, 도 1a 내지 도 1e를 참조하여, 종래 기술에 따른 센스 엠프 형성방법을 설명하도록 한다.
도 1a 내지 도 1e는 종래 기술에 따른 센스 엠프 형성방법을 설명하기 위한 공정별 평면도이다.
도 1a를 참조하면, 반도체 기판(100)의 센스 엠프 형성 영역 내에 센스 엠프 형성을 위한 활성영역을 한정하는 소자분리막(110)을 형성한다. 여기서, 상기 활성영역은 NMOS 형성 영역(120a), PMOS 형성 영역(130a), N+ 픽-업(pick-up) 형성 영역(120b) 및 P+ 픽-업 형성 영역(130b)으로 구분된다.
그런 다음, 상기 기판 상에 게이트절연막, 게이트도전막 및 하드마스크막의 적층막으로 이루어진 링(ring) 형태의 게이트(140)들을 형성한다. 여기서, 상기 게이트(140)는 NMOS 및 PMOS 형성 영역 상에 형성하되 모두 N형 게이트로 형성하는데, 활성영역을 벗어나 소자분리막(110) 상에 형성된 게이트(140) 부분은 게이트(140)와 배선간 콘택이 형성될 부분이다.
도 1b를 참조하면, 상기 게이트(140)가 형성된 기판 결과물 전면 상에 버퍼산화막(미도시)과 스페이서용 질화막(미도시)을 차례로 형성한 후, 상기 스페이서용 질화막 상에 게이트를 덮도록 절연막(미도시)을 형성한다.
다음으로, 상기 절연막 상에 NMOS 형성 영역(120a) 및 N+ 픽-업 형성 영역(120b)을 노출시키는 제1마스크패턴(M1)을 형성한 후, 상기 제1마스크패턴(M1)을 식각마스크로 사용하여 노출된 NMOS 형성 영역(120a) 및 N+ 픽-업 형성 영역(120b) 의 절연막을 식각하고, 계속해서, 그 아래의 스페이서용 질화막 및 버퍼산화막을 이방성 식각하여 게이트(140) 측벽에 스페이서(미도시)를 형성함과 아울러 게이트(140) 사이의 기판 활성영역 및 N+ 픽-업 형성 영역(120b)을 노출시킨다.
그런 다음, 상기 노출된 NMOS 형성 영역(120a)의 게이트(140) 사이의 기판 활성영역 및 N+ 픽-업 형성 영역(120b) 내에 N형 불순물을 이온주입하여 N+ 접합영역(150a) 및 N+ 픽-업(150b)을 형성한다.
도 1c를 참조하면, 제1마스크패턴을 제거한 상태에서, 상기 기판 결과물 전면 상에 PMOS 형성 영역(130a) 및 일부의 P+ 픽-업 형성 영역(130b)을 노출시키는 제2마스크패턴(M2)을 형성한 후, 상기 제2마스크패턴(M2)을 식각마스크로 사용하여 노출된 PMOS 형성 영역(130a) 및 P+ 픽-업 형성 영역(130b)의 절연막을 식각하고, 계속해서, 그 아래의 스페이서용 질화막 및 버퍼산화막을 이방성 식각하여 게이트(140) 측벽에 스페이서(미도시)를 형성함과 아울러 게이트(140) 사이의 기판 활성영역 및 P+ 픽-업 형성 영역(130b)을 노출시킨다.
그런 다음, 상기 노출된 게이트(140) 사이의 PMOS 형성 영역(130a)의 활성영역 및 P+ 픽-업 형성 영역(130b) 내에 P형 불순물을 이온주입하여 P+ 접합영역(160a) 및 P+ 픽-업(160b)을 형성한다.
여기서, 상기 제2마스크패턴(M2)은 P+ 픽-업 형성 영역(130b)의 중간 중간을 가리도록 형성하는데, 이에 따라, 상기 제2마스크패턴(M2)에 의해 가려지는 P+ 픽-업 형성 영역(130b) 부분 상에도 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴이 잔류된다. 이와 같이 P+ 픽-업 형성 영역(130b) 상에 버퍼산화막, 스페이서 용 질화막 및 절연막의 적층패턴을 잔류시키는 이유는 상기 P+ 픽-업 형성 영역(130b) 좌우측에서 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴들을 서로 연결해 주기 위함이다. 따라서, 상기 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴은 국부적으로
Figure 112005077392647-pat00001
모양을 갖게된다.
만약, 상기 제2마스크패턴(M2)이 P+ 픽-업 형성 영역(130b)을 모두 노출시키는 경우, 즉, P+ 픽-업 형성 영역(130b) 상에 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴이 없는 경우, 상기 P+ 픽-업 형성 영역(130b) 좌우측에서 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴은 서로를 연결시켜 주는 x축 방향의 지지대 없이 y축 방향으로 길게 형성되기 때문에 구조적으로 불안정하여 쓰러지기 쉽다. 그러므로, 상기 제2마스크패턴(M2)은 P+ 픽-업 형성 영역(130b)의 일부를 가리도록 형성해 주어야 한다. 이때, 상기 제2마스크패턴(M2)에 의해 가려지는 P+ 픽업 형성 영역(130b)은 이후 비트라인용 콘택홀이 형성되지 않는 부분이다.
한편, 상기 N+ 픽-업(150b)과 PMOS 영역 사이에 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴은 y축 방향으로 길게 형성되기는 하지만, PMOS 영역의 게이트(140)와 접해있기 때문에 쓰러질 우려는 없다.
도 1d를 참조하면, 제2마스크패턴을 제거한 상태에서, 상기 기판 결과물을 덮도록 제1층간절연막을 형성한 후, 상기 제1층간절연막을 게이트(140)가 노출될 때까지 에치-백(etch-back) 또는 CMP(Chemical Mechanical Polishing) 한다. 그런 다음, 상기 제1층간절연막 상에 제2층간절연막을 형성하고, 상기 제2, 제1층간절연 막의 소정 부분을 식각하여 N+ 접합영역(150a), P+ 접합영역(160a), N+ 픽-업(150b) 및 P+ 픽-업(160b)을 각각 노출시키는 비트라인용 콘택홀(170)을 형성한다. 이때, 상기 활성영역 외측의 소자분리막(110) 상에 형성된 게이트(140)의 게이트도전막 부분을 노출시키는 비트라인용 콘택홀(170)도 형성된다.
그런 다음, 상기 비트라인용 콘택홀(170)이 형성된 기판 결과물 상에 상기 제2마스크패턴(M2)과 동일한 형태의 제3마스크패턴(M3)을 형성한다. 그러므로, 상기 제3마스크패턴(M3)은 P+ 접합영역(160a) 및 일부의 P+ 픽-업(160b) 영역을 노출시키는 라인 타입이 개구부를 가지되, P+ 픽-업 영역(160b)의 중간 중간은 노출시키지 않는다.
다음으로, 상기 제3마스크패턴(M3)에 의해 노출된 P+ 접합영역(160a) 및 P+ 픽-업(160b) 영역의 비트라인용 콘택홀(170) 내에 추가 이온주입(Add Implantaion)을 수행한다. 여기서, 상기 추가 이온주입은 통상 P+ 접합영역(160a) 및 P+ 픽-업(160b) 영역 내에만 수행하고 NMOS 영역 및 N+ 픽-업(150b) 영역내에는 수행하지 아니하는데, 이는 P형 불순물이 N형 불순물에 비하여 고용이 잘되는 특성이 있기 때문에 P+ 접합영역(160a) 및 P+ 픽-업(160b) 영역에서 콘택 저항이 높아지는 문제가 발생하므로 이를 보상하기 위함이다. 즉, 콘택이 형성될 영역에 추가 이온주입을 수행하여 콘택 계면의 도핑 농도를 높여주어 콘택 저항을 낮추는 것이다.
한편, 활성영역 외측의 게이트(140) 부분에 형성된 비트라인용 콘택홀(170) 내에는 상기 추가적인 이온주입을 수행하지 않는데, 이는 상기 게이트(140) N형 게이트이므로 P형 불순물을 이온주입하면 오히려 저항이 커지기 때문이다.
도 1e를 참조하면, 제3마스크패턴을 제거한 상태에서, 비트라인용 콘택홀(170) 내부에 잔류된 불순물들을 제거하기 위한 세정 공정을 수행한다. 상기 세정 공정시 비트라인용 콘택홀(170) 외부의 제2층간절연막의 일부 두께가 손실된다.
다음으로, 도시하지는 않았지만, 상기 세정이 완료된 비트라인용 콘택홀(170)을 매립하도록 제2층간절연막 상에 텅스텐과 같은 비트라인용 도전막을 증착하고, 상기 비트라인용 도전막을 패터닝하여 N+ 접합영역(150a), P+ 접합영역(160a), N+ 픽-업(150b) 및 P+ 픽-업(160b) 및 게이트(140)와 각각 콘택되는 비트라인을 형성한다.
이후, 공지의 후속공정을 차례로 수행하여 반도체 소자의 센스 엠프를 형성한다.
그런데, 전술한 종래 기술에서는 추가적인 이온주입시 제2마스크패턴(M2)과 동일 형상의 이온주입 마스크패턴(제3마스크패턴:M3)을 사용하기 때문에, 상기 추가적인 이온주입시 P+ 픽-업(160b) 영역에 가려지는 부분이 발생하고, 상기 가려지는 P+ 픽-업(160b) 영역 상의 제2층간절연막 내에는 추가적인 이온주입이 이루어지지 않는다.
이렇게, P+ 픽-업(160b) 영역 중에서 추가적인 이온주입이 되지 않는 부분이 존재하면, 후속하여 비트라인용 콘택홀(170)을 세정할 때, 추가적인 이온주입이 된 부분과 되지 않는 부분에서 손실되는 제2층간절연막의 두께가 달라진다. 이것은 추가적인 이온주입이 된 부분은 이온에 의한 손상(damage) 때문에 세정시 손실 속도가 빠르기 때문이다.
이로 인해, 비트라인용 도전막을 증착하기 전, 제2층간절연막에 단차가 발생하게 되는데, 이러한 단차는 100nm 이상의 선폭을 갖는 소자에서는 큰 문제를 발생시키지 않았지만, 100nm이하의 선폭을 갖는 고집적 소자에서는 문제를 유발하고 있다. 즉, 소자가 고집적화됨에 따라, 비트라인의 선폭이 감소하고, 그들 간의 간격도 감소하므로, 비트라인용 도전막을 패터닝하는 공정이 점차 어려워지고 있는데, 상기 제2층간절연막의 단차로 인해 비트라인용 도전막의 표면 평탄도가 좋지못하여 비트라인 형성을 위한 노광 공정시 DOF(Depth of Focus) 마진이 감소되고, 그 결과, 비트라인간 브릿지(bridge)와 같은 패터닝 불량이 유발되는 것이다.
도 2는 도 1e의 a-a'선에 따른 단면도로서, 상기 비트라인용 도전막(180)을 증착한 후, 그리고, 상기 비트라인용 도전막(180)을 패터닝하기 전의 도면이며, 상기 비트라인용 콘택홀(170) 세정시 제2층간절연막(ILD2)에 발생된 단차를 보여준다. 여기서, 미설명된 도면부호 ILD1은 제1층간절연막을 나타낸다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 반도체 소자의 센스 엠프 형성시 P+ 픽-업 영역의 층간절연막 내에 이온주입되는 P형 불순물의 농도가 불균일하여 유발되는 층간절연막의 단차 및 그에 따른 비트라인간 브릿지 불량을 방지할 수 있는 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 센스 엠프 형성방법은, 센스 엠프용 NMOS 및 PMOS가 형성되고, NMOS와 PMOS 사이의 기판 내에 평 행한 바(bar) 타입의 P+ 픽-업 및 N+ 픽-업이 형성되며, NMOS와 P+ 픽-업 사이, P+ 픽-업과 N+ 픽-업 사이 및 N+ 픽-업과 PMOS 사이의 기판 상에 절연막이 형성되되, P+ 픽-업과 N+ 픽-업 사이에 형성되는 절연막 부분이 그 밖의 영역 상에 형성되는 절연막 부분 중 적어도 어느 하나와 브릿지되게 형성된 반도체 기판을 제공하는 단계; NMOS, PMOS, P+ 픽-업 및 N+ 픽-업을 덮도록 절연막 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 NMOS의 접합영역, PMOS의 접합영역, P+ 픽-업, N+ 픽-업 및 게이트를 각각 노출시키는 콘택홀을 형성하는 단계; 콘택홀이 형성된 기판 결과물 상에 PMOS의 접합영역 및 P+ 픽-업 영역 전면을 노출시키는 라인 타입의 개구부를 갖는 마스크패턴을 형성하는 단계; 마스크패턴을 이온주입 장벽으로 사용해서 PMOS의 접합영역 및 P+ 픽-업 영역 전면에 P형 불순물 이온주입을 수행하는 단계; 마스크패턴을 제거하는 단계; 콘택홀이 형성된 기판 결과물을 세정하는 단계; 및 콘택홀을 매립하도록 층간절연막 상에 비트라인을 형성하는 단계;를 포함한다.
여기서, 상기 라인 타입의 개구부를 갖는 마스크패턴은 I-라인 노광장비를 이용해서 형성할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 센스 엠프 형성방법을 설명하기 위한 공정별 평면도이다.
도 3a를 참조하면, 반도체 기판(300)의 센스 엠프 형성 영역 내에 센스 엠프 형성을 위한 활성영역을 한정하는 소자분리막(310)을 형성한다. 여기서, 상기 활성영역은 NMOS 형성 영역(320a), PMOS 형성 영역(330a), N+ 픽-업 형성 영역(320b) 및 P+ 픽-업 형성 영역(330b)으로 구분된다.
그런 다음, 상기 기판(300) 상에 게이트절연막, 게이트도전막 및 하드마스크막의 적층막으로 이루어진 링(ring) 형태의 N형 게이트(340)들을 형성한다. 여기서, 상기 게이트(340)는 NMOS 및 PMOS 형성 영역(320a, 330a) 상에 형성되는데, 활성영역을 벗어나 소자분리막(310) 상에 형성된 게이트(340) 부분은 게이트(340)와 배선간 콘택이 형성될 부분이다.
도 3b를 참조하면, 상기 게이트(340)가 형성된 기판 결과물 전면 상에 버퍼산화막(미도시)과 스페이서용 질화막(미도시)을 차례로 형성한 후, 상기 스페이서용 질화막 상에 게이트(340)를 덮도록 절연막(미도시)을 형성한다. 여기서, 상기 버퍼산화막은 TEOS 산화막 또는 HTO(High Temperature Oxide)막으로 20∼500Å의 두께로 형성하고, 스페이서용 질화막은 50∼700Å의 두께로 형성한다.
다음으로, 상기 절연막 상에 NMOS 형성 영역(320a) 및 N+ 픽-업 형성 영역(320b)을 노출시키는 제1마스크패턴(M1')을 형성한 후, 상기 제1마스크패턴(M1')을 식각마스크로 사용하여 노출된 NMOS 형성 영역(320a) 및 N+ 픽-업 형성 영역(320b)의 절연막을 식각하고, 계속해서, 그 아래의 스페이서용 질화막 및 버퍼산화막을 이방성 식각하여 게이트(340) 측벽에 스페이서(미도시)를 형성함과 아울러 게이트(340) 사이의 활성영역 및 N+ 픽-업 형성 영역(320b)을 노출시킨다.
그런 다음, 상기 노출된 NMOS 형성 영역(320a)의 게이트(340) 사이의 활성영역 및 N+ 픽-업 형성 영역(320b) 내에 N형 불순물을 이온주입하여 N+ 접합영역(350a) 및 N+ 픽-업(350b)을 형성한다.
도 3c를 참조하면, 제1마스크패턴(M1')을 제거한 상태에서, 상기 기판 결과물 전면 상에 PMOS 형성 영역(330a) 및 일부의 P+ 픽-업 형성 영역(330b)을 선택적으로 노출시키는 제2마스크패턴(M2')을 형성한 후, 상기 제2마스크패턴(M2')을 식각마스크로 사용하여 노출된 PMOS 형성 영역(330a) 및 P+ 픽-업 형성 영역(330b)의 절연막을 식각하고, 계속해서, 그 아래의 스페이서용 질화막 및 버퍼산화막을 이방성 식각하여 게이트(340) 측벽에 스페이서를 형성함과 아울러 게이트(340) 사이의 활성영역 및 P+ 픽-업 형성 영역(330b)을 노출시킨다.
그런 다음, 상기 노출된 게이트(340) 사이의 PMOS 형성 영역(330a)의 활성영역 및 P+ 픽-업 형성 영역(330b) 내에 P형 불순물을 이온주입하여 P+ 접합영역(360a) 및 P+ 픽-업(360b)을 형성한다.
여기서, 상기 제2마스크패턴(M2')은 P+ 픽-업 형성 영역(330b)의 중간 중간을 가리도록 형성하는데, 이에 따라, 상기 제2마스크패턴(M2')에 의해 가려지는 P+ 픽-업 형성 영역(330b) 부분 상에도 버퍼산화막, 스페이서용 질화막 및 절연막이 잔류된다. 이와 같이 P+ 픽-업 형성 영역(330b) 상에 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴을 잔류시키는 이유는 상기 P+ 픽-업 형성 영역(330b) 좌우측에서 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴을 서로 연결해 주기 위함이다. 따라서, 상기 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴은 국부적으로
Figure 112005077392647-pat00002
모양을 갖게된다. 여기서, 상기 x축 방향으로 잔류되는 적층패턴 및 y축 방향으로 길게 잔류되는 적층패턴은 100∼5000Å 정도의 폭 및 높이를 갖는다.
이로써, 센스 엠프용 NMOS 및 PMOS가 형성되고, 상기 NMOS와 PMOS 사이의 기판 내에 평행한 바(bar) 타입의 P+ 픽-업(360b) 및 N+ 픽-업(350b)이 형성되며, 상기 NMOS와 P+ 픽-업(360b) 사이, P+ 픽-업(360b)과 N+ 픽-업(350b) 사이 및 N+ 픽-업(350b)과 PMOS 사이의 기판 상에 절연막이 형성되되, P+ 픽-업(360b)과 N+ 픽-업(350b) 사이에 형성되는 절연막 부분이 NMOS와 P+ 픽-업(360b) 사이에 형성되는 절연막 부분과 브릿지되게 형성된 반도체 기판이 마련된다.
도 3d를 참조하면, 제2마스크패턴을 제거한 상태에서, 상기 기판 결과물을 덮도록 제1층간절연막을 형성한 후, 상기 제1층간절연막을 게이트(340)가 노출될 때까지 에치-백 또는 CMP한다. 그런 다음, 상기 제1층간절연막 상에 BPSG(Boro-phospho Silica Glass)막과 같은 제2층간절연막을 형성한 후, 그 표면을 평탄화한다. 다음으로, 상기 제2, 제1층간절연막의 소정 부분을 식각하여 N+ 접합영역(350a), P+ 접합영역(360a), N+ 픽-업(350b) 및 P+ 픽-업(360b)을 각각 노출시키는 비트라인용 콘택홀(370)을 형성한다. 이때, 상기 활성영역 외측의 소자분리막(310) 상에 형성된 게이트(340) 부분을 노출시키는 비트라인용 콘택홀(370)도 형성된다.
그런 다음, 상기 비트라인용 콘택홀(370)이 형성된 기판 결과물 상에 P+ 접합영역(360a) 및 P+ 픽-업(360b) 영역 전면을 노출시키는 라인 타입의 개구부를 갖는 제3마스크패턴(M3')을 형성한다.
종래 기술에서 추가 이온주입을 위한 제3마스크패턴(M3)은 제2마스크패턴(M2)과 동일한 형태로서, 일부의 P+ 픽-업(360b) 영역을 가리도록 형성하였지만, 본 발명의 제3마스크패턴(M3')은 종래의 그것과 달리 P+ 픽-업(360b) 영역 전면을 노출시킨다.
한편, 상기 라인 타입의 개구부를 갖는 제3마스크패턴(M3')은 종래 기술에서와 마찬가지로 I-라인을 광원으로 사용하는 노광장비를 이용해서 형성할 수 있기 때문에, 본 발명의 방법은 현재 반도체 소자 제조 공정에 용이하게 적용할 수 있다.
다음으로, 상기 제3마스크패턴(M3')에 의해 노출된 P+ 접합영역(360a) 및 P+ 픽-업(360b) 영역의 비트라인용 콘택홀(370) 내에 콘택 저항 개선을 위한 P형 불순물의 추가 이온주입을 수행한다.
도 3e를 참조하면, 제3마스크패턴을 제거한 상태에서, 상기 비트라인용 콘택홀(370) 내부에 잔류된 불순물들을 제거하기 위한 세정 공정을 수행한다. 상기 세정 공정시 비트라인용 콘택홀(370) 외부의 제2층간절연막의 일부 두께가 손실된다.
본 발명에서는 상기 P+ 접합영역(360a) 및 P+ 픽-업(360b) 영역의 제2층간절연막 내에 추가 이온주입이 균일하게 이루어졌기 때문에 상기 세정시 손실되는 제2층간절연막의 두께가 모든 영역에서 균일하다.
다음으로, 도시하지는 않았지만, 상기 세정이 완료된 비트라인용 콘택홀(370)을 매립하도록 제2층간절연막 상에 텅스텐과 같은 비트라인용 도전막을 증착하고, 상기 비트라인용 도전막을 패터닝하여 N+ 접합영역(350a), P+ 접합영역 (360a), N+ 픽-업(350b) 및 P+ 픽-업(360b) 및 게이트(340)와 각각 콘택되는 비트라인을 형성한다.
이후, 공지의 후속공정을 차례로 수행하여 반도체 소자의 센스 엠프를 형성한다.
이와 같이, 본 발명은 추가 이온주입을 위한 제3마스크패턴(M3')이 P+ 접합영역(360a) 및 P+ 픽-업(360b) 영역 전면을 노출시키는 라인 타입의 개구부를 갖도록 함으로써, P+ 픽-업(360b) 영역의 제2층간절연막 내에 추가 이온주입이 균일하게 이루어지도록 하여, 비트라인용 콘택홀(370) 세정시 P+ 픽-업(360b) 영역의 모든 영역에서 제2층간절연막이 균일한 두께로 손실되게 한다. 이에 따라, 상기 제2층간절연막 상에 단차가 유발되지 않으며, 제2층간절연막 상에 증착하는 비트라인용 도전막의 평탄도가 종래 보다 우수해진다. 그러므로, 본 발명은 상기 비트라인용 도전막의 패터닝시 노광 공정의 DOF 마진을 개선하여, 비트라인간 브릿지 불량을 억제할 수 있고, 따라서, 반도체 소자의 제조 수율을 개선할 수 있다.
한편, 전술한 본 발명의 실시예에서는 제2마스크패턴(M2')이 P+ 픽-업(360b) 영역의 중간 중간을 가리도록 함으로써, NMOS 영역과 P+ 픽-업(360b) 사이에 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴이 P+ 픽-업(360b)과 N+ 픽-업(350b) 사이에 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴과 브릿지되게 하여 상기 적층패턴의 쓰러짐 현상을 방지하고, 상기 제2마스크패턴과 다른 형상, 즉, P+ 픽-업(360b) 영역을 모두 노출시키는 제3마스크패턴(M3')을 형성하여 비트라인의 브릿지 불량을 방지하였지만, 본 발명의 다른 실시예에서 는, 도 4a 내지 도 4c에 도시된 바와 같이, 제1a마스크패턴(M1")이 N+ 픽-업(350b) 영역의 중간 중간을 가리도록하여 PMOS 영역과 N+ 픽-업(350b) 사이에 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴이 P+ 픽-업(360b)과 N+ 픽-업(350b) 사이에 잔류되는 버퍼산화막, 스페이서용 질화막 및 절연막의 적층패턴과 브릿지되게 하여 상기 적층패턴의 쓰러짐 현상을 방지하고, 제2a마스크패턴(M2")과 제3a마스크패턴(M3")을 PMOS 영역 및 P+ 픽-업(360b) 영역 전면을 노출시키는 동일한 형상으로 형성함으로써, 비트라인의 브릿지 불량을 방지할 수도 있다.
상기 본 발명의 다른 실시예에서와 같이, 제1a마스크패턴(M1")이 N+ 픽-업(350b) 영역의 중간 중간을 가리도록하고, 제2a마스크패턴(M2") 및 제3a마스크패턴(M3")이 P+ 접합영역(360a) 및 P+ 픽-업(360b) 영역의 전면을 노출시키도록 하는 경우, 상기 제2a마스크패턴(M2")과 제3a마스크패턴(M3")의 형상이 동일하기 때문에 공정에 소요되는 마스크(Mask)의 종류가 2가지이므로, 마스크 제작 비용이 절감된다는 잇점이 있다.
또한, 이상에서 설명한 본 발명의 실시예에서는 P+ 접합영역(360a) 및 P+ 픽-업(360b) 영역 내에 추가적인 이온주입을 수행하는 경우에 대해서만 도시하고 설명하였지만, 본 발명의 방법은 이에 한정되지 않으며, N+ 접합영역(350a) 및 N+ 픽-업(350b) 영역에 대한 추가적인 이온주입을 수행하는 경우에도 동일하게 적용될 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 반도체 소자의 센스 엠프를 형성함에 있어서, P형 불순물의 추가 이온주입시 사용하는 마스크패턴이 P+ 접합영역 및 P+ 픽-업 영역의 전면을 노출시키는 라인 타입의 개구부를 갖도록 함으로써, 모든 영역에 균일한 농도로 추가 이온주입이 이루어지도록 하여, 불균일한 추가 이온주입에 의한 층간절연막의 단차 및 그에 따른 비트라인의 브릿지 불량을 방지할 수 있다. 그러므로, 본 발명은 반도체 소자의 제조 수율을 개선할 수 있다.

Claims (2)

  1. 센스 엠프용 NMOS 및 PMOS가 형성되고, 상기 NMOS와 PMOS 사이의 기판 내에 평행한 바(bar) 타입의 P+ 픽-업 및 N+ 픽-업이 형성되며, 상기 NMOS와 P+ 픽-업 사이, P+ 픽-업과 N+ 픽-업 사이 및 N+ 픽-업과 PMOS 사이의 기판 상에 절연막이 형성되되, P+ 픽-업과 N+ 픽-업 사이에 형성되는 절연막 부분이 그 밖의 영역 상에 형성되는 절연막 부분 중 적어도 어느 하나와 브릿지되게 형성된 반도체 기판을 제공하는 단계;
    상기 NMOS, PMOS, P+ 픽-업 및 N+ 픽-업을 덮도록 절연막 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 NMOS의 접합영역, PMOS의 접합영역, P+ 픽-업, N+ 픽-업 및 게이트를 각각 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 기판 결과물 상에 PMOS의 접합영역 및 P+ 픽-업 영역 전면을 노출시키는 라인 타입의 개구부를 갖는 마스크패턴을 형성하는 단계;
    상기 마스크패턴을 이온주입 장벽으로 사용해서 PMOS의 접합영역 및 P+ 픽-업 영역 전면에 P형 불순물 이온주입을 수행하는 단계;
    상기 마스크패턴을 제거하는 단계;
    상기 콘택홀이 형성된 기판 결과물을 세정하는 단계; 및
    상기 콘택홀을 매립하도록 층간절연막 상에 비트라인을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 센스 엠프 형성방법.
  2. 제 1 항에 있어서, 상기 라인 타입의 개구부를 갖는 마스크패턴은 I-라인 노광장비를 이용해서 형성하는 것을 특징으로 하는 반도체 소자의 센스 엠프 형성방법.
KR1020050132134A 2005-12-28 2005-12-28 반도체 소자의 센스 엠프 형성방법 KR100680973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132134A KR100680973B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 센스 엠프 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132134A KR100680973B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 센스 엠프 형성방법

Publications (1)

Publication Number Publication Date
KR100680973B1 true KR100680973B1 (ko) 2007-02-09

Family

ID=38105994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132134A KR100680973B1 (ko) 2005-12-28 2005-12-28 반도체 소자의 센스 엠프 형성방법

Country Status (1)

Country Link
KR (1) KR100680973B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069611A (ko) * 1998-02-11 1999-09-06 구본준 반도체 메모리의 센스앰프 구조
KR20000001163A (ko) * 1998-06-09 2000-01-15 김영환 반도체 메모리의 센스앰프 레이아웃 구조
JP2000252439A (ja) 1999-02-24 2000-09-14 Infineon Technologies Ag 溶融された拡散領域と分散されたドライバ系を有するセンスアンプ装置
KR20040102718A (ko) * 2003-05-29 2004-12-08 주식회사 하이닉스반도체 센스 증폭 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990069611A (ko) * 1998-02-11 1999-09-06 구본준 반도체 메모리의 센스앰프 구조
KR20000001163A (ko) * 1998-06-09 2000-01-15 김영환 반도체 메모리의 센스앰프 레이아웃 구조
JP2000252439A (ja) 1999-02-24 2000-09-14 Infineon Technologies Ag 溶融された拡散領域と分散されたドライバ系を有するセンスアンプ装置
KR20040102718A (ko) * 2003-05-29 2004-12-08 주식회사 하이닉스반도체 센스 증폭 회로

Similar Documents

Publication Publication Date Title
KR100625126B1 (ko) 반도체 장치 및 이의 제조 방법
KR100618908B1 (ko) 게이트 저항을 개선한 반도체 소자 및 제조 방법
JP5073157B2 (ja) 半導体装置
US6709972B2 (en) Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions
KR100743651B1 (ko) 반도체 소자의 콘택 형성방법
US7473619B2 (en) Method of fabricating semiconductor device having alignment key and semiconductor device fabricated thereby
US8574988B2 (en) Method for forming semiconductor device
JP4556293B2 (ja) 半導体素子のキャパシタ製造方法
US20080179647A1 (en) Semiconductor device comprising a barrier insulating layer and related method
US20080081463A1 (en) Method for fabricating storage node contact in semiconductor device
KR100668867B1 (ko) 반도체 소자의 센스 엠프 형성방법
KR100680973B1 (ko) 반도체 소자의 센스 엠프 형성방법
KR100351915B1 (ko) 반도체 메모리 소자의 제조 방법
KR100618805B1 (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자의 자기정렬된 컨택 패드 형성방법
JP3971144B2 (ja) 半導体装置の製造方法及び半導体装置
KR100537187B1 (ko) 반도체소자 제조 방법
JP2011009625A (ja) 半導体装置の製造方法
KR100687882B1 (ko) 비트라인을 구비한 반도체 소자 및 그 제조 방법
KR100745063B1 (ko) 반도체장치의 랜딩 플러그 제조 방법
KR100429008B1 (ko) 반도체 장치의 콘택 홀 형성 방법
US7790619B2 (en) Method for fabricating semiconductor device having narrow channel
KR20060135292A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR20040059924A (ko) 디램 메모리 소자의 제조 방법
KR20040051302A (ko) 플래시 메모리 소자의 제조 방법
KR20050068343A (ko) 반도체 소자의 랜딩 플러그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee