JP2000252439A - 溶融された拡散領域と分散されたドライバ系を有するセンスアンプ装置 - Google Patents

Abstract

(57)【要約】 【課題】 個々のセンスアンプトランジスタグループの
間の臨界的な拡散領域間隔が回避され、センスアンプト
ランジスタとドライバとの最適な結合が得られるように
改善を行うこと。 【解決手段】 各導電性タイプの複数のセンスアンプト
ランジスタが、それぞれ１つの共通の延在した拡散領域
を有しており、さらに前記センスアンプトランジスタ用
のドライバが前記拡散領域に対して並行に直接これらに
隣接して配設されるように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多数のセンスアン
プトランジスタと、該センスアンプトランジスタに対応
付けされた複数のドライバとを有する、半導体メモリ装
置のためのセンスアンプ装置に関する。そのようなセン
スアンプは、書込み/読出し増幅器とも称される。本願
では“ドライバ”とは、固有のトランジスタか又は複数
の個別トランジスタを意味し、これらはそれぞれセンス
アンプトランジスタの起動制御のために設けられてい
る。

【０００２】

【従来の技術】半導体メモリ装置の場合には、複数のセ
ンスアンプトランジスタがドライバと交互にセル領域の
縁部に沿って配設されている。このことは、センスアン
プトランジスタのグループがドライバに追従しているこ
とを意味し、さらにそれにはまた別のセンスアンプトラ
ンジスタのグループがつながっている。このような配置
構成は図３に示してある。この場合センスアンプトラン
ジスタのグループ１がドライバ２と交互に示されてお
り、この配置構成のもとではセル領域が例えば図３の右
側におかれている。

【０００３】この種のセンスアンプトランジスタ１とド
ライバ２の構成は、半導体メモリ装置のレイアウトに対
しては所定の利点を示しており、そのためこれまではそ
のような実施形態から離れることはなかった。この利点
とは例えば、センスアンプグループとドライバの交互配
置による面積の節約にある。

【０００４】しかしながら図３によるセンスアンプ装置
の欠点として、個々のセンスアンプトランジスタグルー
プ１がそれぞれ異なる拡散領域を有し、その他にも各グ
ループ１の個々のセンスアンプトランジスタと、対応す
るドライバ２との間のワイヤリング区間が比較的長くな
ってしまう欠点を有している。

【０００５】

【発明が解決しようとする課題】従って本発明の課題
は、センスアンプ装置において、個々のセンスアンプト
ランジスタグループの間の臨界的な拡散領域間隔が回避
され、センスアンプトランジスタとドライバとの最適な
結合が得られるように改善を行うことである。

【０００６】

【課題を解決するための手段】前記課題は本発明によ
り、各導電性タイプの複数のセンスアンプトランジスタ
が、それぞれ１つの共通の延在した拡散領域を有してお
り、さらに前記センスアンプトランジスタ用のドライバ
が前記拡散領域に対して並行に直接これらに隣接して配
設されるように構成されて解決される。

【０００７】本発明によるセンスアンプ装置の場合で
は、センスアンプとドライバに対するこれまでのレイア
ウトの構想から離れて、センスアンプトランジスタグル
ープとドライバの交互配置の代わりに、ここではまず各
導電性タイプのセンスアンプトランジスタ、すなわちＰ
形センスアンプトランジスタとＮ形センスアンプトラン
ジスタに対してそれぞれ１つの帯状に延在する拡散領域
を設け、それによって完成後の臨界的な拡散領域間隔が
回避される。ドライバはそれぞれ直接的にＮ形センスア
ンプトランジスタないしＰ形センスアンプトランジスタ
に隣接しておかれ、そのためドライバとセンスアンプト
ランジスタの間の最適な結合が実施可能となり、電荷移
送を遅延せしめるような大きな配線抵抗は存在しない。

【０００８】本発明によれば実質的に、それぞれ全ての
Ｐ形センスアンプトランジスタと全てのＮ形センスアン
プトランジスタが共通の拡散領域を有しており、この拡
散領域がメモリセル領域の側方に配置されている。この
Ｐ形センスアンプトランジスタないしＮ形センスアンプ
トランジスタに対する拡散領域に対して並列にそれぞれ
１つのドライバが設けられ、このドライバは前述したよ
うに１つ又は複数のトランジスタからなっている。

【０００９】

【発明の実施の形態】本発明の別の有利な実施例によれ
ば、前記センスアンプトランジスタは、Ｕ字状に形成さ
れ、複数の列にて線形に配設されており、それによって
当該Ｕ字状部の脚部が一つの方向でそれぞれ一列に延在
し、前記ドライバは当該列に対して並行に、開放脚部に
沿って配設されている。

【００１０】センスアンプトランジスタのＵ字状の構成
によってその値は実際には倍加する。これまでの半導体
メモリ装置におけるセンスアンプトランジスタの直線的
に延在していたゲートに代えて、本発明によるセンスア
ンプ装置では、そのゲートがこれまでのように直線的で
はなく、Ｕ字状に形成されているセンスアンプトランジ
スタが用いられている。これはチャネル幅が有利には実
質的に倍増する。

【００１１】このＵ字形状のセンスアンプトランジスタ
は、既に前述したように、ドライバの直接近傍に設けら
れており、そのためドライバとセンスアンプトランジス
タの間では配線抵抗の小さな短い局所的接続が形成され
得る。それによりドライバとセンスアンプトランジスタ
の間の電荷移送の遅延が避けられる。

【００１２】さらに有利には、前記Ｕ字状のセンスアン
プトランジスタにおいて、当該Ｕ字状部の脚部とソース
の間にドレインが当該Ｕ字状部の脚部外で存在してい
る。

【００１３】

【実施例】次に本発明を図面に基づき以下の明細書で詳
細に説明する。なお図３は既に冒頭で説明済みである。

【００１４】図１には本発明によるセンスアンプ装置の
概略的な平面図が示されている。この装置では、センス
アンプトランジスタの帯状部３が（図１では例えば右側
にある）メモリセル領域に隣接して設けられている。各
帯状部３の直ぐ隣にはドライバ４が設けられており、そ
れによって帯状部３の個々のセンスアンプトランジスタ
とドライバ４の間には短い配線が生じるだけである。

【００１５】図２には、この帯状部３が詳細に示されて
いる。すなわち各帯状部３は、Ｕ字形状のＭＯＳセンス
アンプトランジスタ６列からなり、この場合図示の“Ｕ
字形状”はゲート電極の構成を表している。このＵ字状
部の脚部の間には、ドレインＤが存在し、それに対して
ソースＳは、このＵ字状部の外側に配設される。センス
アンプトランジスタ６のこの構成によって、大きなチャ
ネル幅が生じる。これはセンスアンプトランジスタとそ
の機能に対して有利に働く。

【００１６】このセンスアンプトランジスタ６は、全て
共通の拡散領域内におかれている。この拡散領域は、２
つの帯状部３に対して共通である。この拡散領域は、Ｎ
形導電性またはＰ形導電性であってもよい。このこと
は、このセンスアンプトランジスタ６がＮ形チャネルＭ
ＯＳトランジスタなのかＰ形チャネルＭＯＳトランジス
タなのかに依存している。Ｎ形チャネルＭＯＳトランジ
スタに対しては、例えばＰ形導電性の拡散領域が利用さ
れる。それに対してＰ形チャネルＭＯＳトランジスタの
場合には、Ｎ形導電性のチャネル領域が適用される。

【００１７】半導体メモリ装置に複数のＮ形センスアン
プトランジスタとＰ形センスアンプトランジスタが設け
られる場合には、図２に示した配置構成が点線１１で表
されているように繰り返される。このことは例えば図２
においてＮ形センスアンプトランジスタ６が示されてい
る場合、Ｐ形センスアンプトランジスタの列３とドライ
バ５による同じ配置構成が繰り返される。これは点線１
１で表されている。

【００１８】ドライバ５は、センスアンプトランジスタ
６の近傍におかれている。それにより、比較的短い局所
的接続を用いた配線７によってセンスアンプトランジス
タ６の所望の電極（ソースノード）とドライバ５との接
続が可能となる。それによって配線抵抗は低く抑えられ
るので、電荷移送の遅延は避けられる。

【００１９】図４には、センスアンプトランジスタ６の
２つの帯状部を２つ備えた拡散領域の上方からの平面を
示した図である（わかりやすくするためにセンスアンプ
トランジスタ６のコンタクトは強調して示されてい
る）。この帯状部３の隣にはドライバ５が設けられてお
り、この場合ここでは２つの帯状部３に１つのドライバ
５のみが対応付けられている。しかしながら場合によっ
ては図２に概略的に示されているように第２のドライバ
５が設けられてもよい。

【００２０】図４の左方に示されている帯状部３は、Ｎ
形センスアンプトランジスタを形成している。それに対
して図４の右方に示されている帯状部３は、Ｐ形センス
アンプトランジスタを含んでいる。この図４から明らか
なように、ドライバ５は、センスアンプトランジスタの
直ぐ近傍の１つ又は複数のトランジスタからなってお
り、そのため配線７によって比較的低い配線抵抗で、実
質的に遅延を伴わない電荷移送（出力伝送）が保証され
る。

【００２１】センスアンプトランジスタ６は、拡散領域
８に存在し、この拡散領域は図４及び図５の実施例にお
いてはセンスアンプトランジスタ６のそれぞれ２つの帯
状部３に対して共通である。

【００２２】図６には、半導体基板９上の拡散領域８に
おける３つのセンスアンプトランジスタ６によるライン
ＡＡ′の断面が示されている。ゲート電極Ｇは、Ｕ字形
状でこのＵ字状部外に配設されている。それに対してド
レインＤはこのＵ字状部内に存在する。

【００２３】図５は、図４の平面上方に存在する金属化
面のさらなる平面図である。この図からは特にセンスア
ンプトランジスタ６とドライバ５の間の接続のための配
線部７が認められる。その他にもさらにビット線路１０
が示されており、これはセンスアンプトランジスタ３と
ドライバ５の上方の高い平面内で延在する。

【００２４】本発明によるセンスアンプ装置の特に有利
な点は、センスアンプトランジスタのドライバ５に対す
る最適な結合が大きな配線抵抗を伴うことなく行われる
ことと、センスアンプトランジスタ３の拡散領域８の完
全な溶融構造である。

【図面の簡単な説明】

【図１】本発明によるセンスアンプ装置の概略的な平面
図である。

【図２】図１に示されたセンスアンプ装置を個々のセン
スアンプトランジスタの構成と共に示した平面図であ
る。

【図３】従来のセンスアンプ装置の平面図である。

【図４】本発明によるセンスアンプ装置の拡散面を示し
た図である。

【図５】図４によるセンスアンプ装置の配線面がより緻
密に描かれている平面図である。

【図６】図４のラインＡＡ′に沿った断面を示した図で
ある。

【符号の説明】

１ センスアンプトランジスタグループ ２ ドライバ ３ 帯状部 ４ ドライバ ５ ドライバ ６ センスアンプトランジスタ ７ 配線部 Ｇ ゲート Ｓ ソース Ｄ ドレイン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドミニク サヴィニャク ドイツ連邦共和国 イスマニング バーン ホーフシュトラーセ ２ (72)発明者 ヘルムート シュナイダー ドイツ連邦共和国 ミュンヘン ジークム ント−シャッキー−シュトラーセ 20

Claims (4)

【特許請求の範囲】
1. 【請求項１】 多数のセンスアンプトランジスタ（６）
   と、これらに対応付けされた複数のドライバ（５）とを
   有する、半導体メモリ装置用のセンスアンプ装置におい
   て、 各導電性タイプの複数のセンスアンプトランジスタ
   （６）が、それぞれ１つの共通の延在した拡散領域
   （８）を有しており、さらに前記センスアンプトランジ
   スタ（６）用のドライバ（５）が前記拡散領域（８）に
   対して並行に直接これらに隣接して配設されていること
   を特徴とするセンスアンプ装置。
2. 【請求項２】 前記センスアンプトランジスタ（６）
   は、Ｕ字状に形成され、複数の列（３）にて線形に配設
   されており、それによって当該Ｕ字状部の脚部が一つの
   方向でそれぞれ一列に延在し、前記ドライバ（５）は当
   該列（３）に対して並行に、開放脚部に沿って配設され
   ている、請求項１記載のセンスアンプ装置。
3. 【請求項３】 前記各センスアンプトランジスタ（６）
   とドライバ（５）の間に短い局所的接続部（７）が設け
   られている、請求項１または２記載のセンスアンプ装
   置。
4. 【請求項４】 前記Ｕ字状のセンスアンプトランジスタ
   （６）において、当該Ｕ字状部の脚部とソース（Ｓ）の
   間にドレイン（Ｄ）が当該Ｕ字状部の脚部外で存在して
   いる、請求項２または３記載のセンスアンプ装置。