JPH0745961Y2 - バスラインドライバ - Google Patents

Description

【考案の詳細な説明】 （イ） 産業上の利用分野 本考案はプリチャージ方式のデータバスラインを有する
集積回路に関し、特に信号伝達を高めたデータバスライ
ンに関するものである。

（ロ） 従来の技術 一般に第３図に示すようにプリチャージ方式のデータバ
スライン（21）には、例えばＰ型MOSトランジスタで形
成されたプリチャージトランジスタ（11）と、Ｎ型MOS
トランジスタを複数個有するデータバスラインドライバ
を有し、例えばデータバスライン（21）側より制御信号
が印加されるトランジスタ（6）、データ信号が印加さ
れるトランジスタ（7）、ディスチャージ信号が印加さ
れるトランジスタ（8）が順次接続されている。ただし
データバスラインドライバは３段とは限らない。

そして例えば第４図に示すように制御信号およびデータ
信号がオン状態の時に、プリチャージ信号が印加される
とデータバスライン（21）のプリチャージ時間はT_Pのプ
リチャージ時間を必要とし、更にはディスチャージ信号
が印加されるとT_Dのディスチャージ時間を必要としてい
た。

（ハ） 考案が解決しようとする問題点 前述の如き構成はシステムが大きくなると、前述したバ
スラインドライバの数も増え、バスライン（21）に有す
るバスライン容量（12）が増加し、プリチャージ時間T_P
およびディスチャージ時間T_Dが大きくなり、動作スピー
ドが大きく左右されていた。

つまり第３図に示すバスラインドライバがバスライン
（21）に数多く接続されるとバスライン容量（12）の一
部となるドレイン容量（13）もバスラインドライバの数
だけ容量を増加していた。

（ニ） 問題点を解決するための手段 本考案は上述の問題点に鑑みてなされ、プリチャージ方
式のデータバスライン（１）と所定電位間に複数のMOS
トランジスタ（６）（７）（８）が直列接続されてなる
バスラインドライバにおいて、LOCOS領域に囲まれ、前
記複数のMOSトランジスタが形成される素子形成領域
と、該素子形成領域をほぼ２分する位置に設けられ、中
心部において前記データバスライン（１）と接続される
ドレイン領域（２）と、該ドレイン領域（２）の両側に
対向して設けられ、前記LOCOS領域上で連続する複数の
ゲート電極（３）（４）（５）とを備え、前記ドレイン
領域（２）に対して線対称に前記複数のMOSトランジス
タ（６）（７）（８）が形成されることにより解決する
ものである。

（ホ） 作用 従来のドレイン容量は第２図の斜線領域に示す如きドレ
イン領域（22）に発生を生ずるが、第１図に示す如く斜
線領域のドレイン領域（２）の両側に形成し所定箇所で
電気的に接続することで従来のトランジスタ（6）とし
ての機能を有しドレイン領域（22）の面積を小さくする
ことができる。

従ってドレイン領域（２）の面積を小さくできるのでド
レイン容量を減少でき動作スピードを速めることができ
る。

（ヘ） 実施例 以下に本考案の実施例を図面を参照しながら説明する。

第１図に示す如く先ずプリチャージ方式のデータバスラ
イン（１）と、このデータバスライン（１）と接続して
なる所定長，所定幅のドレイン領域（２）と、このドレ
イン領域（２）の両側に形成され所定箇所で電気的に接
続しているゲート電極（３），（４），（５）とで形成
されるトランジスタ（6），（7），（8）がある。

ここでは一点鎖線で示されているようにLOCOS線があ
り、また２点鎖線のウェル領域（９）が形成されてい
る。このLOCOS線の外側は例えばLOCOSによって分離され
ている。また前記ウェル領域（９）内に図面上では省略
しているがN⁺型の拡散領域が形成され、夫々のソースお
よびドレイン領域として機能する。

また半導体基板上には絶縁膜が形成され、この絶縁膜を
介してゲート電極（３），（４），（５）が形成され
る。更にこのゲート電極（３），（４），（５）と半導
体基板上に絶縁膜を介してデータバスライン（１）が形
成される。

ここでデータバスライン（１）は前記LOCOS線内の領域
をほぼ２分割しており、またデータバスライン（１）の
中央にはコンタクト領域（10）が形成されている。また
第３図における制御信号が印加されるトランジスタ
（6）の前記ゲート電極（３）は前記コンタクト領域（1
0）を中心にして図面上で上下に夫々設けられ、上下の
ゲート電極（３），（３）の一端（図では左端）を前記
ウェル領域（９）内外で電気的に接続している。従って
全体の形としてはほぼＵ字状にしてある。更に前記ゲー
ト電極（３）と同様に第３図に示してあるデータ信号お
よびディスチャージ信号が印加されるトランジスタ
（7），（8）のゲートデータ（４），（５）が、夫々前
記ゲート電極（３）の外側に形成される。

本考案の特徴とする所は前記ゲート電極（３），
（４），（５）にある。つまりゲート電極（３），
（４），（５）を前記コンタクト領域（10）を中心にし
て図面上で上下に配置し、上下のゲート電極の一端を前
記ウェル領域（９）内外で電気的に接続すると、特にト
ランジスタ（６）のゲート長は従来の第２図によるゲー
ト長と同じになるがドレイン面積を略1/2とすることが
できる。従ってこのドレイン面積で生ずるドレイン容量
は略1/2となるためデータバスライン（１）に生ずる容
量を低減できる。

ここで従来および本考案のゲート長およびゲート間隔を
３μｍとし、ゲート幅は夫々75μｍおよび37.5μｍとし
た。またバスラインドライバは３段にトランジスタ
（6），（7），（8）が形成されているがこの限りでは
ない。

（ト） 考案の効果 以上詳述した如く、プリチャージ方式のデータバスライ
ン（１）と、このデータバスライン（１）と接続してな
る所定長，所定幅のドレイン領域（２）と、このドレイ
ン領域（２）の両側に形成され所定箇所で電気的に接続
しているゲート電極（３），（４），（５）とで形成さ
れるトランジスタ（6），（7），（8）を有するデータ
バスライン（１）は、ドレイン容量を低減できるため信
号伝達速度を速めることができる。

【図面の簡単な説明】

第１図は本考案のバスラインドライバを説明する平面
図、第２図は従来のバスラインドライバを説明する平面
図、第３図はバスラインドライバの回路図、第４図はバ
スラインドライバのタイミング図である。 （１）はデータバスライン、（２）はドレイン領域、
（３），（４），（５）はゲート電極、（6），（7），
（8）はトランジスタ、（９）はウェル領域、（10）は
コンタクト領域、（11）はプリチャージトランジスタ、
（12）はバスライン容量、（13）はドレイン容量であ
る。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】プリチャージ方式のデータバスラインと所
   定電位間に複数のMOSトランジスタが直列接続されてな
   るバスラインドライバにおいて、LOCOS領域に囲まれ、
   前記複数のMOSトランジスタが形成される素子形成領域
   と、該素子形成領域をほぼ２分する位置に設けられ、中
   心部において前記データバスラインと接続されるドレイ
   ン領域と、該ドレイン領域の両側に対向して設けられ、
   前記LOCOS領域上で連続する複数のゲート電極とを備
   え、前記ドレイン領域に対して線対称に前記複数のMOS
   トランジスタが形成されることを特徴とするバスライン
   ドライバ。