JP3703353B2 - Sdh信号発生装置 - Google Patents
Sdh信号発生装置 Download PDFInfo
- Publication number
- JP3703353B2 JP3703353B2 JP2000011012A JP2000011012A JP3703353B2 JP 3703353 B2 JP3703353 B2 JP 3703353B2 JP 2000011012 A JP2000011012 A JP 2000011012A JP 2000011012 A JP2000011012 A JP 2000011012A JP 3703353 B2 JP3703353 B2 JP 3703353B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- increase
- output
- timing
- decrease
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007423 decrease Effects 0.000 claims description 65
- 230000004044 response Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0062—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Tests Of Electronic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の属する技術分野】
本発明は、SDH信号をそのSDH信号に含まれるAUポインタの値を任意のシーケンスパターンで増減させながら生成出力するSDH信号装置において、シーケンスパターンの容易に変更できるようにするための技術に関する。
【0002】
【従来の技術】
STM(同期転送モード)のシステムでは、図6に示すように、9×9バイトのSOH(セクションオーバヘッド)部と9×261バイトのペイロード部とで1フレームが構成されるSDH(シンクロナスディジタルハイアラーキ)信号を用いてデータの伝送を行っている。
【0003】
このフレームのSOH部の4バイト目には、ペイロード部の情報先頭位置を示す値AがAU(アドミニストラクティブユニット)ポインタ値として挿入されている。
【0004】
このようなフレームが連続して伝送されるシステムでは、ペイロード部の情報を多重化する際の信号間の周波数差等によって、ペイロード部の情報先頭位置が初期のフレームのAUポインタで指定された位置から徐々にずれていくという現象が発生する。
【0005】
この位置ずれを防止するため、従来のSTMシステムではSDH信号のAUポインタの値を徐々に増減させて、AUポインタが示す位置に常に情報先頭位置がくるように調整しながらデータの伝送を行っている。
【0006】
したがって、このような伝送システムを構築する際やメインテナンスを行う際には、AUポインタの増減変化に対する伝送システムの応答を試験する必要がある。
【0007】
このAUポインタの増減は、例えば、図7に示すように、ある繰り返し周期ΔTaでNa回連続してAUポインタ値を一つずつ増加してから、繰り返し周期ΔTbでNb回連続してAUポインタ値を一つずつ減少させるというように、バースト状のパターンで行う場合が多い。
【0008】
このようにAUポインタが所定のパターンで増減するSDH信号を発生させる従来のSDH信号発生装置では、例えば、図8に示すようなポインタシーケンス生成回路10を用いていた。
【0009】
このポインタシーケンス生成回路10は、設定手段11と、第1計時手段12と、計数手段13と、第2計時手段14と、増減タイミング出力手段15によって構成されている。
【0010】
第1計時手段12は、スタートしてから計数手段13から回数完了信号が入力されるまでの間、予め設定手段11によって設定されている設定時間が経過する毎に、計数手段13および増減タイミング出力手段15に出力指示信号を出力する。
【0011】
計数手段13は、第1計時手段12からの出力指示信号を計数し、予め設定手段11によって設定されている回数になると、第1計時手段12および第2計時手段14へ回数満了信号を出力する。
【0012】
第2計時手段14は、計数手段13から回数満了信号を受けた時点から予め設定手段11によって設定されている時間が経過すると、第1計時手段12、計数手段13または増減タイミング出力手段15へ次パターン開始信号を出力する。
【0013】
この次パターン開始信号により第1計時手段12は、再び出力指示信号の出力を開始し、計数手段13は再び計数を開始する。また増減タイミング出力手段15は、第1計時手段12からの出力指示信号を受けてポインタ増加のタイミングを示す信号またはポインタ減少のタイミングを示す信号を固定的に、あるいは第2計時手段14からの次パターン開始信号を受ける毎に交互に出力する。
【0014】
【発明が解決しようとする課題】
しかしながら、前記したポインタシーケンス生成回路では、出力できるパターンについて柔軟性に欠けるため、いくつかの異なるシーケンス用に前記回路を複数組設けなければならず、装置の構成が複雑化し大型化し、しかも、新しいシーケンスに対応することも困難であった。
【0015】
本発明は、この問題を解決し、簡単な構成で、発生するシーケンスパターンについての柔軟性があり、新しいシーケンスに容易に対応できるSDH信号発生装置を提供することを目的としている。
【0016】
【課題を解決するための手段】
前記目的を達成するために、本発明のSDH信号発生装置は、
所望のシーケンスパターンにしたがって増減タイミングを出力するポインタシーケンス生成部(21)と、前記ポインタシーケンス生成部から出力される増減タイミングにしたがってAUポインタ値が増減するフレームデータを生成出力するフレームデータ生成部(30)とを備えたSDH信号発生装置において、
前記ポインタシーケンス生成部が、
増減の種別と繰り返し周期が同一で所定回数連続してAUポインタを可変するパターンを一つの共通パターンとし、所望のポインタシーケンスを構成する各共通パターンについて前記増減の種別、繰り返し周期、繰り返し回数および次パターンの情報記憶領域を指定するアドレスを一組のパターン情報として、各共通パターン毎に異なる記憶領域に記憶しているメモリ(23)と、
予め設定された設定時間が経過する毎に増減タイミングの出力を指示するための出力指示信号を出力する計時手段(25)と、
前記計時手段から出力指示信号が出力される毎に、予め設定された増減タイミングを前記フレームデータ生成部へ出力する増減タイミング出力手段(28)と、
前記計時手段から、出力指示信号が予め設定されている設定回数出力されたときにパターン切換信号を出力する計数手段(26)と、
所定のスタート信号を受けて前記メモリの所定記憶領域に記憶されているパターン情報を読み出し、該読み出したパターン情報に含まれる繰り返し周期を前記設定時間として前記計時手段に設定し、前記読み出したパターン情報に含まれる増減タイミングを前記増減タイミング出力手段に設定し、前記読み出したパターン情報に含まれる繰り返し回数を前記設定回数として前記計数手段に設定し、該計数手段から前記パターン切換信号を受けると、前記読み出したパターン情報に含まれる次パターンのアドレスで指定される前記メモリの記憶領域に記憶されているパターン情報を読み出して、前記計時手段、前記増減タイミング出力手段および前記計数手段にそれぞれ設定するパラメータ設定手段(24)とによって構成されている。
【0017】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。図1は、本発明の実施形態のSDH信号発生装置20の構成を示している。
【0018】
このSDH信号発生装置20は、ポインタシーケンス生成部21と、SDHのフレームデータを生成出力するフレームデータ生成部30とによって構成されている。
【0019】
フレームデータ生成部30は、ポインタ処理部31が発生したポインタと、そのポインタにしたがって、ペイロードデータ発生部32が生成したペイロードデータとをSOH合成部33で合成処理してSDHのフレームデータを生成出力する。
【0020】
このフレームデータ生成部30のポインタ処理部31は、AUポインタの値をポインタシーケンス生成部21からの増減タイミングとその増減の種別とを含む信号に基づいて増減させる。なお、以下の説明では増減のタイミングとその増減の種別および増減の大きさとを含む信号を増減タイミングを呼ぶ。
【0021】
ポインタシーケンス生成部21は、メモリ23、パラメータ設定手段24、計時手段25、計数手段26、増減タイミング出力手段28によって構成されている。
【0022】
メモリ23は、RAMあるいはROMからなり、AUポインタの増減の種別、繰り返し周期が同一で所定回数連続してAUポインタを可変するパターンを一つの共通パターンとし、その共通パターンの増減の種別(+/−)、繰り返し周期ΔT、繰り返し回数Nおよび次に発生する共通パターンの情報が記憶されている記憶領域の先頭アドレスAとを一組のパターン情報として、各共通パターン毎に異なる記憶領域に記憶している。
【0023】
例えば、図2に示すシーケンスパターンのように、繰り返し周期ΔTaでNa回連続してポインタ値を1ずつ増加させてから、繰り返し周期ΔTbでNb回連続してポインタ値を1ずつ増加させ、さらに続いて、繰り返し周期ΔTcでNc回連続してポインタ値を1ずつ減少させるという動作を繰り返し行う場合について説明する。
【0024】
この場合、繰り返し周期ΔTaでNa回連続してポインタ値を1ずつ増加させるという動作を一つの共通パターンとし、図3に示すように、メモリ23のアドレスA1〜A2−1の記憶領域に、増減タイミング(+1)と、繰り返し周期ΔTaと、繰り返し回数Naと、次の共通パターンの先頭アドレスAk=A2とを一組のパターン情報として記憶する。
【0025】
同様に、メモリ23のアドレスA2〜A3−1の記憶領域に、増減タイミング(+1)と、繰り返し周期ΔTbと、繰り返し回数Nbと、次の共通パターンの先頭アドレスAk=A3とを一組のパターン情報として記憶し、アドレスA3〜A4−1の記憶領域に、増減タイミング(−1)と、繰り返し周期ΔTcと、繰り返し回数Ncと、次の共通パターンの先頭アドレスAk=A1とを一組のパターン情報として記憶する。
【0026】
パラメータ設定手段24は、図示しない操作部等からスタート信号を受けると、アドレスA1で指定された記憶領域の情報を読み出して、繰り返し周期ΔTを計時手段25に設定し、繰り返し回数Nを計数手段26に設定し、増減タイミングを増減タイミング出力手段28に設定する。
【0027】
また、パラメータ設定手段24は、計数手段26からパターン切換信号Eが出力されると、メモリ23から読み出したアドレス情報で指定されたアドレスを先頭とする領域の情報を読み出して、繰り返し周期ΔTを計時手段25に設定し、繰り返し回数Nを計数手段26に設定し、増減タイミングを増減タイミング出力手段28に設定する。
【0028】
計時手段25は、パラメータ設定手段24から繰り返し周期ΔTが設定されると、ΔT時間が経過する毎(基準クロックCKがΔT回入力される毎)に出力指示信号Pを増減タイミング出力手段28に出力する。
【0029】
なお、ここでは、メモリ23に設定される繰り返し周期ΔTは、基準クロックCKの周期Trを単位時間として数値設定されるものとし、基準クロックCKの周期Trは、SDHのフレーム周期(例えば125μ秒)の整数倍(例えば8倍の1m秒)に設定されているものとする。
【0030】
計数手段26は、計時手段25から出力される出力指示信号Pの出力回数を計数し、その出力回数がパラメータ設定手段24から設定された繰り返し回数Nに一致したとき、パラメータ設定手段24にパターン切換信号Eを出力する。
【0031】
増減タイミング出力手段28は、計時手段25から出力指示信号Pを受ける毎に、パラメータ設定手段24によって設定された増減タイミングをフレームデータ生成部30のSOHデータ発生部31に出力する。
【0032】
次に上記のように構成されたSDH信号発生装置20の動作を説明する。
予め、前記図3に示したようにシーケンスデータがメモリ23に設定されている状態で、スタート信号が入力されると、パラメータ設定手段24は、アドレスA1を先頭とする記憶領域から、増減タイミング(+1)、繰り返し周期ΔTa、繰り返し回数Naおよび次アドレスA2を読み出し、増減タイミング(+1)を増減タイミング出力手段28に設定し、繰り返し周期ΔTaを計時手段25に設定し、繰り返し回数Naを計数手段26に設定する。
【0033】
計時手段25は、図4の(a)に示す基準クロックCKを受け、パラメータ設定手段24から繰り返し周期ΔTaが設定された時点から図4の(b)のように基準クロックCKの計数を開始して、基準クロックCKがΔTa個入力される毎に出力指示信号Pを出力する。
【0034】
この出力指示信号Pを受けた増減タイミング出力手段28は、図4の(d)に示すように、AUポインタ値を1だけ増加させるための増減タイミング(+1)をフレームデータ生成部30に出力する。
【0035】
このため、フレームデータ生成部30から出力されるSDHのフレームデータのAUポインタ値は、図4の(g)のように、それまでのポインタ値Rから(R+1)、(R+2)、(R+3)、…と1ずつ増加する。
【0036】
一方、計時手段25からの出力指示信号Pを受けた計数手段26は、この出力指示信号Pを図4の(e)のように計数し、出力指示信号Pの計数結果がNaに達すると、図4の(f)のように、パラメータ設定手段24に対してパターン切換信号Eを出力する。
【0037】
このパターン切換信号Eを受けたパラメータ設定手段24は、メモリ23からアドレスA2を先頭アドレスとする記憶領域に記憶されている増減タイミング(+1)、繰り返し周期ΔTb、繰り返し回数Nbおよび次アドレスA3を読み出し、増減タイミング(+1)を増減タイミング出力手段28に設定し、繰り返し周期ΔTbを計時手段25に設定し、繰り返し回数Nbを計数手段26に設定する。
【0038】
このため、計時手段25からは、前記同様に、出力指示信号PがΔTb周期でNb回連続して出力され、この出力指示信号Pに同期して(+1)の増減タイミングがSOHデータ発生部31に出力され、フレームデータ生成部30から出力されるSDHのフレームデータのAUポインタの値は、(R+Na+1)、(R+Na+2)、(R+Na+3)、…というように1ずつ増加する。
【0039】
以後の動作は図示していないが前記動作の繰り返しとなる。即ち、Nb個目の出力指示信号Pが出力されると、計数手段26からパターン切換信号Eがパラメータ設定手段24に出力され、このパターン切換信号Eを受けたパラメータ設定手段24は、メモリ23からアドレスA3を先頭アドレスとする記憶領域に記憶されている増減タイミング(−1)、繰り返し周期ΔTc、繰り返し回数Ncおよび次アドレスA1を読み出し、増減タイミング(−1)を増減タイミング出力手段28に設定し、繰り返し周期ΔTcを計時手段25に設定し、繰り返し回数Ncを計数手段26に設定する。
【0040】
このため、計時手段25からは、前記同様に、出力指示信号PがΔTc周期でNc回連続して出力され、この出力指示信号Pに同期して(−1)の増減タイミングがSOHデータ発生部31に出力され、フレームデータ生成部30から出力されるSDHのフレームデータのAUポインタの値は、(R+Na+Nb−1)、(R+Na+Nb−2)、(R+Na+Nb−3)、…というように1ずつ減少していく。
【0041】
そして、Nc個目の出力指示信号Pが出力されて、パターン切換信号Eが計数手段26から出力されると、パラメータ設定手段24は、アドレスA1を先頭とする記憶領域から、増減タイミング(+1)、繰り返し周期ΔTa、繰り返し回数Naおよび次アドレスA2を読み出し、増減タイミング(+1)を増減タイミング出力手段28に設定し、繰り返し周期ΔTaを計時手段25に設定し、繰り返し回数Naを計数手段26に設定する。
【0042】
以後、上記動作が繰り返されることになり、フレームデータ生成部30から出力されるSDHのフレームデータのAUポインタの値は、前記した図2に示すシーケンスパターンにしたがって増減変化する。
【0043】
なお、このシーケンスパターンを変更する場合には、メモリ23の記憶内容の一部を変更することで容易に対応できる。
【0044】
例えば、前記した三種類の共通パターンと異なる新たな共通パターンを最後に追加して4種類の共通パターンからなるシーケンスパターンを繰り返す場合には、図5に示すように、メモリ23のアドレスA3を先頭アドレスとする記憶領域の次パターンアドレスをA4に設定し、アドレスA4〜A5−1の記憶領域に、新たな共通パターンの増減タイミング(−1)、繰り返し周期ΔTd、繰り返し回数Ndおよび次パターンアドレスA1を記憶設定すればよい。
【0045】
なお、前記実施形態では、スタート信号を受けたときにパラメータ設定手段24が最初にアクセスするメモリ23のアドレスで指定される記憶領域にパターン情報が記憶されていたが、最初に発生するパターンを変更できるように、スタート信号を受けたときにパラメータ設定手段24がメモリ23に最初にアクセスするアドレスに、最初に発生しようとするパターンの情報が記憶されている記憶領域の先頭アドレスを設定しておき、この先頭アドレスで指定された記憶領域に記憶されているパターン情報を最初に読み出して設定してもよい。
【0046】
このように、実施形態のSDH信号発生装置20では、シーケンスパターンを構成する複数の共通パターンのパターン情報をブロック化してメモリ23に設定し、これを各パターン情報に指定されている次パターンアドレス情報にしたがって切り換えるようにしているので、構成が簡単で、しかも、全体のシーケンスパターンを変更する場合でも、一部のデータを変更するだけで対応することができ、シーケンスパターンを容易に変更することができる。
【0047】
【発明の効果】
以上説明したように、本発明のSDH信号発生装置は、シーケンスパターンを構成する各共通パターンのパターン情報をブロック化してメモリに設定し、これを各パターン情報に指定されている次パターンアドレス情報にしたがって切り換えるようにしているので、簡単な構成で、棚発生するシーケンスパターンについての柔軟性があり、新しいシーケンスパターンにも容易に対応できる。
【図面の簡単な説明】
【図1】本発明の実施形態の構成を示すブロック図
【図2】ポインタシーケンスの一例を示すパターン図
【図3】メモリの内容を示す図
【図4】実施形態の動作を説明するためのタイミング図
【図5】ポインタシーケンスを変更したときのメモリの内容を示す図
【図6】SDHのフレーム構成図
【図7】ポインタシーケンスの一例を示すパターン
【図8】従来装置の要部の構成を示す図
【符号の説明】
20 SDH信号発生装置
21 ポインタシーケンス生成部
23 メモリ
24 パラメータ設定手段
25 計時手段
26 計数手段
28 増減タイミング出力手段
30 フレームデータ生成部
31 ポインタ処理部
32 ペイロードデータ発生部
33 SOH合成部
Claims (1)
- 所望のシーケンスパターンにしたがって増減タイミングを出力するポインタシーケンス生成部(21)と、前記ポインタシーケンス生成部から出力される増減タイミングにしたがってAUポインタ値が増減するフレームデータを生成出力するフレームデータ生成部(30)とを備えたSDH信号発生装置において、
前記ポインタシーケンス生成部が、
増減の種別と繰り返し周期が同一で所定回数連続してAUポインタを可変するパターンを一つの共通パターンとし、所望のポインタシーケンスを構成する各共通パターンについて前記増減の種別、繰り返し周期、繰り返し回数および次パターンの情報記憶領域を指定するアドレスを一組のパターン情報として、各共通パターン毎に異なる記憶領域に記憶しているメモリ(23)と、
予め設定された設定時間が経過する毎に増減タイミングの出力を指示するための出力指示信号を出力する計時手段(25)と、
前記計時手段から出力指示信号が出力される毎に、予め設定された増減タイミングを前記フレームデータ生成部へ出力する増減タイミング出力手段(28)と、
前記計時手段から、出力指示信号が予め設定されている設定回数出力されたときにパターン切換信号を出力する計数手段(26)と、
所定のスタート信号を受けて前記メモリの所定記憶領域に記憶されているパターン情報を読み出し、該読み出したパターン情報に含まれる繰り返し周期を前記設定時間として前記計時手段に設定し、前記読み出したパターン情報に含まれる増減タイミングを前記増減タイミング出力手段に設定し、前記読み出したパターン情報に含まれる繰り返し回数を前記設定回数として前記計数手段に設定し、該計数手段から前記パターン切換信号を受けると、前記読み出したパターン情報に含まれる次パターンのアドレスで指定される前記メモリの記憶領域に記憶されているパターン情報を読み出して、前記計時手段、前記増減タイミング出力手段および前記計数手段にそれぞれ設定するパラメータ設定手段(24)とによって構成されていることを特徴とするSDH信号発生装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011012A JP3703353B2 (ja) | 2000-01-19 | 2000-01-19 | Sdh信号発生装置 |
US09/756,027 US6785297B2 (en) | 2000-01-19 | 2001-01-05 | SDH signal generator |
EP01100981A EP1119125B1 (en) | 2000-01-19 | 2001-01-17 | SDH signal generator |
DE60127196T DE60127196T2 (de) | 2000-01-19 | 2001-01-17 | SDH-Signalgenerator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000011012A JP3703353B2 (ja) | 2000-01-19 | 2000-01-19 | Sdh信号発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001203660A JP2001203660A (ja) | 2001-07-27 |
JP3703353B2 true JP3703353B2 (ja) | 2005-10-05 |
Family
ID=18538943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000011012A Expired - Fee Related JP3703353B2 (ja) | 2000-01-19 | 2000-01-19 | Sdh信号発生装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6785297B2 (ja) |
EP (1) | EP1119125B1 (ja) |
JP (1) | JP3703353B2 (ja) |
DE (1) | DE60127196T2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8180919B1 (en) * | 2004-07-30 | 2012-05-15 | Xilinx, Inc. | Integrated circuit and method of employing a processor in an integrated circuit |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0443029B1 (en) * | 1989-04-28 | 1995-09-20 | Anritsu Corporation | Signal generator and signal receiver based on synchronous multiplex transmission system |
JPH05292040A (ja) * | 1992-04-08 | 1993-11-05 | Hitachi Ltd | 光伝送システムの構築方法 |
JP3025123B2 (ja) * | 1993-01-13 | 2000-03-27 | アンリツ株式会社 | デジタル試験信号発生装置 |
IT1265424B1 (it) * | 1993-12-22 | 1996-11-22 | Alcatel Italia | Metodo e disposizione ciruitale di realizzazione della funzione di hpa negli apparati sdh |
JP3859268B2 (ja) * | 1996-07-11 | 2006-12-20 | 富士通株式会社 | Sdh伝送方式におけるポインタ処理装置 |
JP3415378B2 (ja) * | 1996-11-15 | 2003-06-09 | 富士通株式会社 | フレーム同期パターン処理装置並びにフレーム同期パターン検出装置及びフレーム同期パターン検出方法 |
JP3421208B2 (ja) * | 1996-12-20 | 2003-06-30 | 沖電気工業株式会社 | ディジタル伝送システムおよび同期伝送装置におけるパス試験信号生成回路ならびにパス試験信号検査回路 |
-
2000
- 2000-01-19 JP JP2000011012A patent/JP3703353B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-05 US US09/756,027 patent/US6785297B2/en not_active Expired - Fee Related
- 2001-01-17 DE DE60127196T patent/DE60127196T2/de not_active Expired - Lifetime
- 2001-01-17 EP EP01100981A patent/EP1119125B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6785297B2 (en) | 2004-08-31 |
JP2001203660A (ja) | 2001-07-27 |
EP1119125A2 (en) | 2001-07-25 |
US20010008537A1 (en) | 2001-07-19 |
EP1119125B1 (en) | 2007-03-14 |
DE60127196T2 (de) | 2007-11-22 |
EP1119125A3 (en) | 2005-08-31 |
DE60127196D1 (de) | 2007-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0311448B1 (en) | Digital multiplexer | |
JP3703353B2 (ja) | Sdh信号発生装置 | |
JP2620089B2 (ja) | パターン発生装置 | |
JP4190217B2 (ja) | クロック生成装置及びオーディオデータ処理装置 | |
JP3343807B2 (ja) | タイミング信号発生装置 | |
JP2878743B2 (ja) | タイミング信号作成方法 | |
JP3408634B2 (ja) | フレーム位相同期回路 | |
JP2880019B2 (ja) | パターン発生装置 | |
KR970024666A (ko) | 피씨엠 데이타 지연회로 | |
JP3104604B2 (ja) | タイミング発生回路 | |
JP2548709B2 (ja) | 多重フレ−ムアライナ | |
JP3703599B2 (ja) | パターン信号発生装置 | |
JPH05292556A (ja) | スイッチシステムおよびスイッチング方法 | |
JP3821682B2 (ja) | データ変換回路 | |
JPH0797325B2 (ja) | パリティ演算回路 | |
JPH0630513B2 (ja) | デ−タ伝送バツフア回路 | |
JPH1195860A (ja) | パターン発生回路 | |
JPH01235427A (ja) | マルチフレーム同期方式 | |
JPS58151745A (ja) | ル−プ式デ−タハイウエイの同期装置 | |
JPH03174837A (ja) | タイミング整合回路 | |
JPH04137843A (ja) | データ発生装置 | |
KR19980027537A (ko) | 마이콤 인터페이스 장치 | |
JPH0712163B2 (ja) | 多重化マルチフレ−ム同期回路 | |
JPH08107416A (ja) | Atmセル信号フォーマット変換装置 | |
JPH0454044A (ja) | ディジタル信号の速度変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050719 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110729 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120729 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130729 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |