KR19980027537A - 마이콤 인터페이스 장치 - Google Patents
마이콤 인터페이스 장치 Download PDFInfo
- Publication number
- KR19980027537A KR19980027537A KR1019960046336A KR19960046336A KR19980027537A KR 19980027537 A KR19980027537 A KR 19980027537A KR 1019960046336 A KR1019960046336 A KR 1019960046336A KR 19960046336 A KR19960046336 A KR 19960046336A KR 19980027537 A KR19980027537 A KR 19980027537A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- data
- multiplexer
- microcomputer
- counter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1281—Servo information
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은 마이콤 인터페이스(Interface) 장치에 관한 것으로서, 특히 마이콤의 어드레스 및 데이타의 병렬(Parallel)처리 및 직렬(Serial) 처리를 겸용하여 사용자에 의해 선택이 가능한 인터페이스 장치에 관한 것이며, 직렬로 입력되는 소정 단위의 데이타를 병렬로 변환하는 시프트 레지스터부, 상기 시프트 레지스터부에서의 소정 단위의 데이타와 병렬로 입력되는 소정 단위의 데이타중에 어느하나를 선택하는 제1멀티플렉서부, 마이콤에서 발생하는 클럭 신호를 카운트하는 제1카운터부, 상기 제1카운터부의 카운트 신호와 상기 마이콤에서 발생하는 클럭 신호중 어느하나를 선택하는 제2멀티플렉서부, 상기 제2멀티플렉서부 선택된 신호를 카운트하는 제2카운터부, 상기 제2카운터부의 카운트 신호와 상기 제2멀티플렉서부에서의 선택 신호를 조합하여 복수개의 클럭 신호들을 생성하는 디코더부, 상기 제1멀티플렉서부에서 발생하는 소정 단위의 데이타들을 디코더부에서 발생하는 복수개의 클럭 신호들에 동기 시켜 순서적으로 저장하는 레지스터부, 상기 레지스터부에 저장된 소정 단위의 데이타들을 선택적으로 출력하는 제3멀티플렉서부를 포함한다. 본 발명에 의하면 어드레스와 데이타 처리 속도를 크게 증가 시킨 병렬 처리와 기존의 직렬 처리를 겸용하여 사용자의 필요에 따라 선택함으로서, 각종 전자기기의 데이타 신호 처리 속도가 훨씬 빨라지는 잇점이 있다.
Description
본 발명은 마이콤 인터페이스(Interface) 장치에 관한 것으로서, 특히 마이콤의 어드레스 및 데이타의 병렬(Parallel)처리 및 직렬(Serial) 처리를 겸용하여 사용자에 의해 선택이 가능한 인터페이스 장치에 관한 것이다.
일반적으로 콤팩트 디스크 플레이어(Compact Disc Player:CDP)의 서보(Servo)는 마이콤(또는 마이크로 컴퓨터)에서 출력되어 지는 어드레스와 데이타에 의해 제어된다. 마이콤에서 서보의 디지탈 신호 처리기에 어드레스와 데이타를 전송하기 위해 마이콤 인터페이스 블럭에서 적당한 처리가 필요하다. 도 1은 종래의 마이콤에서 입력되는 신호 포맷을 보이는 파형도이다. 도 1에 도시된 바와 같이 마이콤에서 어드레스와 데이타가 클럭(CLK)의 로우 엣지에 동기되어 서보의 마이콤 인터페이스 회로에 입력된다. 인터페이스 회로에 입력된 어드레스와 데이타는 시프트 레지스터를 거쳐 병렬 포맷으로 변환되고 로우 액티브인 래치 신호(XLT)에 의해 서보에 입력 완료 플래그를 보냄으로서 일련의 처리를 종료하게 된다. 이과정에서 클럭의 주파수와 직렬 데이타의 비트 수만큼 지연 시간이 발생하게 된다. 따라서 종래의 인터페이스 장치에서 직렬로 보내지는 마이콤의 어드레스와 데이타는 병렬로 처리하는 서보 시스템과의 포맷 문제로 마이콤의 인터페이스에서 변환되어지기 위해서 불필요한 시간이 많이 소요되어 서보 시스템의 처리 속도를 떨어뜨리는 단점이 있었다.
본 발명이 이루고자하는 기술적 과제는 마이콤의 어드레스 및 데이타의 병렬(Parallel)처리 및 직렬(Serial) 처리를 겸용하여 사용자에 의해 선택이 가능한 인터페이스 장치를 제공하는 데있다.
도 1은 종래의 마이콤에서 입력되는 신호 포맷을 보이는 파형도이다.
도 2는 본 발명에 따른 마이콤 인터페이스 장치의 일실시예를 보이는 블럭도이다.
도 3은 직렬 처리시 도 2의 각 블럭의 동작 파형을 보이는 타이밍도이다. 도 4는 병렬 처리시 도 2의 각 블럭의 동작 파형을 보이는 타이밍도이다.
상기 과제를 이루기 위하여 본 발명은 병렬(Parallel)처리 및 직렬(Serial) 데이타 처리를 겸용하는 마이콤 인터페이스 장치에 있어서, 직렬로 입력되는 소정 단위의 데이타를 병렬로 변환하는 시프트 레지스터부, 상기 시프트 레지스터부에서의 소정 단위의 데이타와 병렬로 입력되는 소정 단위의 데이타중에 어느하나를 선택하는 제1멀티플렉서부, 마이콤에서 발생하는 클럭 신호를 카운트하는 제1카운터부, 상기 제1카운터부의 카운트 신호와 상기 마이콤에서 발생하는 클럭 신호중 어느하나를 선택하는 제2멀티플렉서부, 상기 제2멀티플렉서부 선택된 신호를 카운트하는 제2카운터부, 상기 제2카운터부의 카운트 신호와 상기 제2멀티플렉서부에서의 선택 신호를 조합하여 복수개의 클럭 신호들을 생성하는 디코더부, 상기 제1멀티플렉서부에서 발생하는 소정 단위의 데이타들을 디코더부에서 발생하는 복수개의 클럭 신호들에 동기 시켜 순서적으로 저장하는 레지스터부, 상기 레지스터부에 저장된 소정 단위의 데이타들을 선택적으로 출력하는 제3멀티플렉서부를 포함하는 것을 특징으로 하는 마이콤 인터페이스 장치이다.
이하 첨부된 도면들을 참조하면서 본 발명에 따른 바람직한 실시예를 설명하기로 한다.
도 2는 본 발명에 따른 마이콤 인터페이스 장치의 일실시예를 보이는 블럭도이며, 마이콤에서 발생하는 클럭 신호(MWRB)에 따라 직렬로 입력되는 어드레스 및 데이타를 병렬로 변환하는 시프트 레지스터(212), 상기 시프트 레지스터(212)에서 출력되는 어드레스 및 데이타와 데이타선으로 부터 출력되는 데이타를 선택하는 제1멀티플렉서(MUX)(214), 마이콤에서 발생하는 클럭 신호(MWRB)를 카운트하는 제1카운터(216), 클럭 신호(MWRB)와 상기 제1카운터(216)의 출력 신호를 선택하는 제2멀티플렉서(MUX)(217), 상기 제2멀티플렉서(217)에서 선택된 신호를 카운트하는 제2카운터(218), 상기 제2카운터(218)의 카운트 출력 신호, 클럭 신호(MWRB) 및 데이타 어드레스 인에이블신호를 조합하여 레지스터를 위한 클럭 신호들(CW,W0,W1,W2,W3)을 생성하는 디코더(220), 상기 제1멀티플렉서(MUX)(214)에서 발생하는 어드레스 및 데이타들(데이타 0,1,2,3)을 디코더(220)에서 발생하는 클럭 신호들에 따라 순서적으로 저장하는 레지스터단들(222,223,224,226,227), 상기 레지스터단들(222,223,224,226,227)에서 출력되는 데이타들을 데이타 셀렉터(236)의 신호에 따라서 선택하는 제3멀티플렉서(MUX)(230), 어드레스 제어 신호(RA0,RA1)에 따라서 서보의 필요에 의해 상기 레지스터단들(222, 223,224,226,227)의 어드레스와 상기 제3멀티플렉서(MUX)(230)의 데이타들을 리드 어드레스(RA0,RA1)의 제어에 따라 독출하는 쓰리 스테이트 버퍼(232,234)로 구성된다. 도 3은 직렬 처리시 도 2의 각 블럭의 동작 파형을 보이는 타이밍도이며, 도 4는 병렬 처리시 도 2의 각 블럭의 동작 파형을 보이는 타이밍도이다.
도 2에 도시된 바와 같이 본 발명의 마이콤 인터페이스 블럭은 직렬 처리와 병렬 처리를 겸용하는데 먼저 직렬로 입력되는 신호를 처리하는 동작에 대해서 설명하면, 직렬 처리시 제1멀티플렉서(214)와 제2멀티플렉서(217)는 시프트 레지스터(212)의 출력과 제1카운터의 출력을 선택하도록 설정된다. 시프트 레지스터(212)는마이콤에서 도 3의 DATA 단자로 8비트의 어드레스(ADDRESS)와 8비트 단위의 데이타들이 직렬로 입력되면 이를 병렬로 변환하여 마이컴에서 발생되는 클럭 신호(도 3의 MWRB)에 의해 동기시켜 출력한다. 또한 제1카운터(216)는 마이컴에서 발생하는 클럭 신호(도 3의 MWRB)를 카운트하여 8비트를 나타내기 위하여 번째 마다 하이 펄스로 출력한다(도 3의 카운터1). 제2멀티플렉서(217)에서 선택된 제1카운터의 출력은 2비트의 제2카운터(218)로 입력되어 도 3의 카운터1의 파형에서 도 3의 카운터2의 파형을 형성한다. 여기서 데이타 어드레스 인에이블 신호(도 3의 DAB)가 발생하면 제2카운터(218)의 출력(도 3의 카운터2 및 도 3의 카운터3)과 제2멀티플렉서(217)를 통과한 클럭 신호(MWRB)를 조합하여 각 레지스터단(222,223,224,226,227)을 동작시키기 위한 클럭 신호들CW,W0,W1,W2,W3)을 발생한다. 도 3의 클럭 신호들(CW,W0,W1,W2,W3)에 동기되어 시프트 레지스터(212)에서 발생된 병렬 어드레스와 데이타가 각각의 레지스터단에 먼저들어온 순서대로 저장된다(First In First Out: FIFO). 즉, 제1레지스터(222)에는 어드레스가, 제2레지스터(223)에는 데이타3가, 제3레지스터(224)에는 데이타2가, 제4레지스터(226)에는 데이타1가, 제5레지스터(227)에는 데이타0가 각각 저장된다. 저장된 데이타들은 제3멀티플렉서(230)에 입력되며 리드 어드레스(RA1)의 제어하에 데이타 셀렉터(236)가 하이로 액티브될 때마다 제3멀티플렉서(230)를 동작시켜 처음엔 데이타3 및 데이타2가 리드되고 다음엔 데이타1 및 데이타0가 리드된다. 또한 서보의 필요에 따라 리드 어드레스(RA0)의 제어하에 어드레스가 리드되며, 리드 어드레스(RA1)의 제어하에 데이타가 리드된다.
다음 병렬로 입력되는 신호를 처리하는 동작에 대해서 설명하면, 병렬 처리시 제1멀티플렉서(214)와 제2멀티플렉서(217)는 도 4의 데이타 파형에 도시된 병렬 어드레스(ADDRESS)와 데이타(데이타3,데이타2,데이타1,데이타0)를 마이콤에서 발생하는 클럭(도 4의 MWRB)에 의해 직접 선택하도록 설정된다. 마이콤에서 발생하는 클럭(MWRB)은 제1카운터(216)를 거치지 않고 곧바로 제2카운터(218)로 입력되어 도 4의 카운터 1,2의 파형으로 출력된다. 따라서 제2카운터(218)의 출력과 제2멀티플렉서(217)를 통과한 클럭(MERB)와 도 4에 도시된 데이타 어드레스 인에이블 신호(DAB)의 조합으로 각 레지스터단(222,223,224,226,227)을 동작시키기 위한 클럭 신호들CW,W0,W1,W2,W3)을 발생한다. 도 4의 클럭 신호들(CW,W0,W1,W2,W3)에 동기되어 데1멀티플렉서(214)에서 발생된 병렬 어드레스와 데이타가 각각의 레지스터단에 먼저들어온 순서대로 저장된다(First In First Out: FIFO). 즉, 제1레지스터(222)에는 어드레스가, 제2레지스터(223)에는 데이타3가, 제3레지스터(224)에는 데이타2가, 제4레지스터(226)에는 데이타1가, 제5레지스터(227)에는 데이타0가 각각 저장된다. 저장된 데이타들은 제3멀티플렉서(230)에 입력되며 리드 어드레스(RA1)의 제어하에 데이타 셀렉터(236)가 하이로 액티브될 때마다 제3멀티플렉서(230)를 동작시켜 처음엔 데이타3 및 데이타2가 리드되고 다음엔 데이타1 및 데이타0가 리드된다. 또한 서보의 필요에 따라 리드 어드레스(RA0)의 제어하에 어드레스가 리드되며, 리드 어드레스(RA1)의 제어하에 데이타가 리드된다.
어드레스와 데이타 처리 속도를 크게 증가 시킨 병렬 처리와 기존의 직렬 처리를 겸용하여 사용자의 필요에 따라 선택함으로서, 각종 전자기기의 데이타 신호 처리 속도가 훨씬 빨라지는 잇점이 있다.
Claims (5)
- 병렬(Parallel)처리 및 직렬(Serial) 데이타 처리를 겸용하는 마이콤 인터페이스 장치에 있어서,직렬로 입력되는 소정 단위의 데이타를 병렬로 변환하는 시프트 레지스터부;상기 시프트 레지스터부에서의 소정 단위의 데이타와 병렬로 입력되는 소정 단위의 데이타중에 어느하나를 선택하는 제1멀티플렉서부;마이콤에서 발생하는 클럭 신호를 카운트하는 제1카운터부;상기 제1카운터부의 카운트 신호와 상기 마이콤에서 발생하는 클럭 신호중 어느하나를 선택하는 제2멀티플렉서부;상기 제2멀티플렉서부 선택된 신호를 카운트하는 제2카운터부;상기 제2카운터부의 카운트 신호와 상기 제2멀티플렉서부에서의 선택 신호를 조합하여 복수개의 클럭 신호들을 생성하는 디코더부;상기 제1멀티플렉서부에서 발생하는 소정 단위의 데이타들을 디코더부에서 발생하는 복수개의 클럭 신호들에 동기 시켜 순서적으로 저장하는 레지스터부;상기 레지스터부에 저장된 소정 단위의 데이타들을 선택적으로 출력하는 제3멀티플렉서부를 포함하는 것을 특징으로 하는 마이콤 인터페이스 장치.
- 제1항에 있어서, 상기 시프트 레지스터부의 데이타는 마이콤에서 발생하는 클럭 신호에 따라서 동기되는 것을 특징으로 하는 마이콤 인터페이스 장치.
- 제1항에 있어서, 상기 레지스터부의 데이타 리드 및 라이트는 선입 선출 방식(FIFO)인 것을 특징으로 하는 마이콤 인터페이스 장치.
- 제1항에 있어서, 상기 레지스터부는 어드레스를 저장하기 위한 영역을 구비하는 것을 특징으로 하는 마이콤 인터페이스 장치.
- 제1항에 있어서, 상기 제3멀티플렉서부는 데이타 선택 제어 신호에 따라 상기 레지스터부에 먼저 저장된 순서대로 데이타를 선택하는 것임을 특징으로 하는 마이콤 인터페이스 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046336A KR100200736B1 (ko) | 1996-10-16 | 1996-10-16 | 마이콤 인터페이스 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960046336A KR100200736B1 (ko) | 1996-10-16 | 1996-10-16 | 마이콤 인터페이스 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027537A true KR19980027537A (ko) | 1998-07-15 |
| KR100200736B1 KR100200736B1 (ko) | 1999-06-15 |
Family
ID=19477730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960046336A KR100200736B1 (ko) | 1996-10-16 | 1996-10-16 | 마이콤 인터페이스 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100200736B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210101823A (ko) * | 2020-02-11 | 2021-08-19 | 금오공과대학교 산학협력단 | 전자 상관관계에 기반의 멀티플렉서와 ｄ 플립플롭를 이용한 양자점 셀룰러 오토마타 범용 시프트 레지스터 |
-
1996
- 1996-10-16 KR KR1019960046336A patent/KR100200736B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210101823A (ko) * | 2020-02-11 | 2021-08-19 | 금오공과대학교 산학협력단 | 전자 상관관계에 기반의 멀티플렉서와 ｄ 플립플롭를 이용한 양자점 셀룰러 오토마타 범용 시프트 레지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100200736B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416749A (en) | Data retrieval from sequential-access memory device | |
| US4903240A (en) | Readout circuit and method for multiphase memory array | |
| US6587942B1 (en) | Circuit for converting input serial data in a plurality of possible formats into output data in parallel format by interpreting input data format indication information | |
| KR19980027537A (ko) | 마이콤 인터페이스 장치 | |
| JP2786170B2 (ja) | フレームデータ変換回路 | |
| JPS58181346A (ja) | デ−タ多重化回路 | |
| JP4060270B2 (ja) | 送信装置と受信装置の間においてビデオのライン・データを遅延させる装置および方法 | |
| JPS6129226A (ja) | チヤネルデ−タ分離装置 | |
| US6801055B1 (en) | Data driven clocking | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| KR100210856B1 (ko) | 음성 신호 인터페이스 회로 | |
| JP2548709B2 (ja) | 多重フレ−ムアライナ | |
| KR100280426B1 (ko) | 주파수변환장치 | |
| JPH0950691A (ja) | 半導体記憶装置 | |
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPH04157831A (ja) | 重畳信号挿入回路 | |
| JPH01283623A (ja) | Ｆｉｆｏメモリ制御回路 | |
| JPH08106430A (ja) | データ転送方法 | |
| JPH01307319A (ja) | データ変換方式 | |
| GB2228848A (en) | A data synchronisation arrangement | |
| JPH08237229A (ja) | 多数決判定回路 | |
| JPH04186938A (ja) | デジタル信号変換方式 | |
| JPS5857775B2 (ja) | 直列多信号の速度変換受信装置 | |
| JPH0821019B2 (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |