JPH08107416A - Ａｔｍセル信号フォーマット変換装置 - Google Patents
Ａｔｍセル信号フォーマット変換装置Info
- Publication number
- JPH08107416A JPH08107416A JP24046394A JP24046394A JPH08107416A JP H08107416 A JPH08107416 A JP H08107416A JP 24046394 A JP24046394 A JP 24046394A JP 24046394 A JP24046394 A JP 24046394A JP H08107416 A JPH08107416 A JP H08107416A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- format
- signal
- atm
- atm cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 装置内部のＡＴＭセル信号フォーマットから
伝送路上のＳＤＨフォーマットへ変換する際に、変換メ
モリへ書込んで読出しつつ変換を行うが、このメモリの
アンダフローが生ずることを防止する。 【構成】 メモリ１１からセル信号をＳＤＨフォーマッ
トで読出す際に、２４フレームのうち１１フレームはポ
ジティブスタッフ領域を使用し（その領域の読出しは禁
止）、残り１３フレームは通常のＳＤＨフレームで読出
すように、読出しカウンタ制御部１２で読出しカウンタ
１３を制御する。 【効果】 これにより、メモリへの書込み信号レートと
読出し信号レートとが等しくなり、メモリアンダフロー
は生じない。
伝送路上のＳＤＨフォーマットへ変換する際に、変換メ
モリへ書込んで読出しつつ変換を行うが、このメモリの
アンダフローが生ずることを防止する。 【構成】 メモリ１１からセル信号をＳＤＨフォーマッ
トで読出す際に、２４フレームのうち１１フレームはポ
ジティブスタッフ領域を使用し（その領域の読出しは禁
止）、残り１３フレームは通常のＳＤＨフレームで読出
すように、読出しカウンタ制御部１２で読出しカウンタ
１３を制御する。 【効果】 これにより、メモリへの書込み信号レートと
読出し信号レートとが等しくなり、メモリアンダフロー
は生じない。
Description
【０００１】
【産業上の利用分野】本発明はＡＴＭ（Asynchronous T
ransfer Mode) セル信号フォーマット変換装置に関し、
特に伝送路変動を吸収するためのスタッフ吸収領域が予
め設定されたＳＤＨ(Synchronous Digital Hierarchy)
フォーマットを利用したＡＴＭ通信方式におけるＡＴＭ
セル信号フォーマット変換装置に関するものである。
ransfer Mode) セル信号フォーマット変換装置に関し、
特に伝送路変動を吸収するためのスタッフ吸収領域が予
め設定されたＳＤＨ(Synchronous Digital Hierarchy)
フォーマットを利用したＡＴＭ通信方式におけるＡＴＭ
セル信号フォーマット変換装置に関するものである。
【０００２】
【従来の技術】ＡＴＭ通信においては、伝送路へ送出す
べき複数の連続する入力ＡＴＭセル信号フォーマットを
ＳＤＨフォーマットのペイロード部のみにこれ等ＡＴＭ
セルが挿入されたＳＤＨフォーマットに変換して当該伝
送路上へ送出する必要があり、そのために入力ＡＴＭセ
ル信号フォーマット（装置内信号フォーマット）からＳ
ＤＨフォーマットに変換するＡＴＭセル信号フォーマッ
ト変換装置が用いられている。
べき複数の連続する入力ＡＴＭセル信号フォーマットを
ＳＤＨフォーマットのペイロード部のみにこれ等ＡＴＭ
セルが挿入されたＳＤＨフォーマットに変換して当該伝
送路上へ送出する必要があり、そのために入力ＡＴＭセ
ル信号フォーマット（装置内信号フォーマット）からＳ
ＤＨフォーマットに変換するＡＴＭセル信号フォーマッ
ト変換装置が用いられている。
【０００３】入力ＡＴＭセル信号フォーマットである装
置内信号フォーマットは図７に示す如き構成である。す
なわち、（Ａ）に示す様に、装置内のセル信号は５４バ
イトからなり、有効なデータ５３バイトに１バイトの冗
長バイトが先頭に付加されて１セルが構成されている。
置内信号フォーマットは図７に示す如き構成である。す
なわち、（Ａ）に示す様に、装置内のセル信号は５４バ
イトからなり、有効なデータ５３バイトに１バイトの冗
長バイトが先頭に付加されて１セルが構成されている。
【０００４】このセル信号が図７（Ｂ）に示す如く１２
５μｓｅｃ（８ＫＨZ ）の区間に７２０セル連続して配
置されている。この場合、有効セルは７０６個であり、
冗長セルは１４個であって、そのセル配列は、５２セル
を一つのセル群としてこれ等セル群の先頭に冗長セル１
個が配置され、その後に有効セルが５１個続いて配置さ
れた状態となっている。このセル群が１３群配置され、
最後の１４群は有効セルが４３セルとなっている。この
図７（Ｂ）に示すＡＴＭセル信号フォーマットが８ＫＨ
Z 周期で繰返し存在するようになっている。
５μｓｅｃ（８ＫＨZ ）の区間に７２０セル連続して配
置されている。この場合、有効セルは７０６個であり、
冗長セルは１４個であって、そのセル配列は、５２セル
を一つのセル群としてこれ等セル群の先頭に冗長セル１
個が配置され、その後に有効セルが５１個続いて配置さ
れた状態となっている。このセル群が１３群配置され、
最後の１４群は有効セルが４３セルとなっている。この
図７（Ｂ）に示すＡＴＭセル信号フォーマットが８ＫＨ
Z 周期で繰返し存在するようになっている。
【０００５】この様なフォーマットを有する装置セル信
号を伝送路上へ送出するには、ＩＴＵ勧告，Ｇ．７０９
に準拠したＳＤＨフォーマットに変換収容して送出する
必要がある。このＳＤＨフォーマットでは、図８（Ａ）
に示す如く、１セル当り５３バイト構成であり、冗長バ
イトは含まれず全て有効信号となっている。
号を伝送路上へ送出するには、ＩＴＵ勧告，Ｇ．７０９
に準拠したＳＤＨフォーマットに変換収容して送出する
必要がある。このＳＤＨフォーマットでは、図８（Ａ）
に示す如く、１セル当り５３バイト構成であり、冗長バ
イトは含まれず全て有効信号となっている。
【０００６】このセル信号をＳＤＨフォーマットに収容
するわけであるが、そのフォーマットの例が図８（Ｂ）
に示されており、ＳＴＭ（Synchronous Transfer Mode
）１６フレームフォーマットである。すなわち、１フ
レームは９行構成で、各行当り４３２０バイトからな
り、 ４３２０バイト×９行＝３８８８０バイト の容量となっている。しかし、実際のセル信号を配置で
きるのは、ペイロート部分のみであり、このペイロード
部分は１行当り４１６０バイトである。つまり、 ４１６０バイト×９行＝３７４４０バイト となる。
するわけであるが、そのフォーマットの例が図８（Ｂ）
に示されており、ＳＴＭ（Synchronous Transfer Mode
）１６フレームフォーマットである。すなわち、１フ
レームは９行構成で、各行当り４３２０バイトからな
り、 ４３２０バイト×９行＝３８８８０バイト の容量となっている。しかし、実際のセル信号を配置で
きるのは、ペイロート部分のみであり、このペイロード
部分は１行当り４１６０バイトである。つまり、 ４１６０バイト×９行＝３７４４０バイト となる。
【０００７】残余の１４４０バイトはセクション・パス
オーバヘッド（ＳＯＨ／ＰＯＨまたはＳＰＯＨ）部分で
あり、各行の先頭の１６０バイトがこのオーバヘッド部
分が割当てられることになる。
オーバヘッド（ＳＯＨ／ＰＯＨまたはＳＰＯＨ）部分で
あり、各行の先頭の１６０バイトがこのオーバヘッド部
分が割当てられることになる。
【０００８】図９は従来のＡＴＭセル信号フォーマット
変換装置のブロック図であり、図７に示した装置内５４
バイト構成のセル信号を図８に示した伝送路５３バイト
構成のセル信号に変換するものである。
変換装置のブロック図であり、図７に示した装置内５４
バイト構成のセル信号を図８に示した伝送路５３バイト
構成のセル信号に変換するものである。
【０００９】この装置は、フォーマット変換を行うため
の変換メモリ８１と、５４バイト構成のセル信号をこの
変換メモリ８１へ書込むための書込みカウンタ８５と、
この書込みカウンタ８５を制御する書込みカウンタ制御
部８４と、変換メモリ８１より伝送路に送信するための
５３バイト構成のセル信号を読出すための読出しカウン
タ８３と、この読出しカウンタ８３を制御するための読
出しカウンタ制御部８２と、更に、書込みカウンタ８５
と読出しカウンタ８３との位相を比較して両位相が接近
したときに書込みカウンタ制御部８４へ通知する位相比
較部８１とを有している。
の変換メモリ８１と、５４バイト構成のセル信号をこの
変換メモリ８１へ書込むための書込みカウンタ８５と、
この書込みカウンタ８５を制御する書込みカウンタ制御
部８４と、変換メモリ８１より伝送路に送信するための
５３バイト構成のセル信号を読出すための読出しカウン
タ８３と、この読出しカウンタ８３を制御するための読
出しカウンタ制御部８２と、更に、書込みカウンタ８５
と読出しカウンタ８３との位相を比較して両位相が接近
したときに書込みカウンタ制御部８４へ通知する位相比
較部８１とを有している。
【００１０】変換メモリ８１への書込み／読出し信号の
具体的な例を図７，８を用いて説明する。書込みデータ
は、８ＫＨZ 周期で、７２０セルのうち冗長セルを除い
た７０６セルである。
具体的な例を図７，８を用いて説明する。書込みデータ
は、８ＫＨZ 周期で、７２０セルのうち冗長セルを除い
た７０６セルである。
【００１１】一方、読出しデータは、同じく８ＫＨZ 周
期で７０６．４１…セルとなる。図８（Ｂ）のペイロー
ド部分（３７４４０バイト）に５３バイト構成のセル信
号を収容するのであるから、 ３７４４０バイト÷５３＝７０６．４１…セル となるのである。
期で７０６．４１…セルとなる。図８（Ｂ）のペイロー
ド部分（３７４４０バイト）に５３バイト構成のセル信
号を収容するのであるから、 ３７４４０バイト÷５３＝７０６．４１…セル となるのである。
【００１２】この様に、変換メモリ８１への書込み信号
レートと読出し信号レートとの関係は、 書込み信号レート＜読出し信号レート となっているので、時間の経過と共に変換メモリ８１は
いわゆるアンダフローの状態となり、最終的には読出し
データにエラーが生ずることになる。
レートと読出し信号レートとの関係は、 書込み信号レート＜読出し信号レート となっているので、時間の経過と共に変換メモリ８１は
いわゆるアンダフローの状態となり、最終的には読出し
データにエラーが生ずることになる。
【００１３】そこで、位相比較器８６を設けて書込み位
相と読出し位相とを比較して書込み位相を制御するよう
にしているのである。
相と読出し位相とを比較して書込み位相を制御するよう
にしているのである。
【００１４】
【発明が解決しようとする課題】この様に、従来のＡＴ
Ｍセルフォーマット変換装置においては、常に書込み位
相と読出し位相とを比較し、変換メモリにアンダフロー
が生じない様に書込み位相を制御する必要があり、よっ
て位相比較部８６を設けたり、また書込みカウンタ制御
部８４内に書込み位相制御のための回路を設けなければ
ならず、回路規模が増大するという欠点がある。
Ｍセルフォーマット変換装置においては、常に書込み位
相と読出し位相とを比較し、変換メモリにアンダフロー
が生じない様に書込み位相を制御する必要があり、よっ
て位相比較部８６を設けたり、また書込みカウンタ制御
部８４内に書込み位相制御のための回路を設けなければ
ならず、回路規模が増大するという欠点がある。
【００１５】また、位相比較部８６よりアンダフローの
通知を受けた書込みカウンタ制御部８４にて制御される
書込みカウンタ８５は、図７の装置内フォーマットにお
いて、本来メモリ８１に書込みを行わないセル信号を書
込む必要があり、そのために書込みを行わないセル信号
部に伝送路へ送信する有効なセル信号を配置する制御が
必要になるという欠点もある。
通知を受けた書込みカウンタ制御部８４にて制御される
書込みカウンタ８５は、図７の装置内フォーマットにお
いて、本来メモリ８１に書込みを行わないセル信号を書
込む必要があり、そのために書込みを行わないセル信号
部に伝送路へ送信する有効なセル信号を配置する制御が
必要になるという欠点もある。
【００１６】本発明の目的は、変換メモリのアンダフロ
ーを検出して書込み位相を制御する必要のない簡単な構
成のＡＴＭセルフォーマット変換装置を提供することで
ある。
ーを検出して書込み位相を制御する必要のない簡単な構
成のＡＴＭセルフォーマット変換装置を提供することで
ある。
【００１７】
【課題を解決するための手段】本発明によれば、伝送路
へ送出すべき複数の連続する入力ＡＴＭセル信号フォー
マットをＳＤＨフォーマットのペイロード部のみにこれ
等ＡＴＭセルが挿入されかつポジティブスタッフ領域を
有するＳＤＨフォーマットに変換して前記伝送路上へ送
出するようにしたＡＴＭセル信号フォーマット変換装置
であって、前記入力ＡＴＭセル信号フォーマットを前記
ＳＤＨフォーマットに変換するために前記ＡＴＭセルを
一次格納する変換メモリと、前記変換メモリへ前記ＡＴ
Ｍセルを所定周期で書込み制御する書込み制御手段と、
前記変換メモリからの前記ＡＴＭセルの読出しに際し
て、前記ＳＤＨフォーマットの連続する所定数ｍ（ｍは
正の整数）のフレームのうちｎフレームでは前記ペイロ
ード部内の前記ポジティブスタッフ領域のＡＴＭセルの
読出しを禁止し、残余のｍ−ｎ（ｎは正の整数）フレー
ムでは前記ポジティブスタッフ領域のＡＴＭセルの読出
しを行うよう制御する読出し制御手段と、を含むことを
特徴とするＡＴＭセル信号フォーマット変換装置が得ら
れる。
へ送出すべき複数の連続する入力ＡＴＭセル信号フォー
マットをＳＤＨフォーマットのペイロード部のみにこれ
等ＡＴＭセルが挿入されかつポジティブスタッフ領域を
有するＳＤＨフォーマットに変換して前記伝送路上へ送
出するようにしたＡＴＭセル信号フォーマット変換装置
であって、前記入力ＡＴＭセル信号フォーマットを前記
ＳＤＨフォーマットに変換するために前記ＡＴＭセルを
一次格納する変換メモリと、前記変換メモリへ前記ＡＴ
Ｍセルを所定周期で書込み制御する書込み制御手段と、
前記変換メモリからの前記ＡＴＭセルの読出しに際し
て、前記ＳＤＨフォーマットの連続する所定数ｍ（ｍは
正の整数）のフレームのうちｎフレームでは前記ペイロ
ード部内の前記ポジティブスタッフ領域のＡＴＭセルの
読出しを禁止し、残余のｍ−ｎ（ｎは正の整数）フレー
ムでは前記ポジティブスタッフ領域のＡＴＭセルの読出
しを行うよう制御する読出し制御手段と、を含むことを
特徴とするＡＴＭセル信号フォーマット変換装置が得ら
れる。
【００１８】
【作用】ＳＤＨフォーマットには伝送路の速度変動を吸
収するためにスタッフ実行領域が設けられており、具体
的には４行目のＳＰＯＨ（オーバヘッド）部のＨ３バイ
トと呼ばれる４８バイトと、そのＨ３バイトの後のペイ
ロード内部の４８バイトである。このスタッフ領域のう
ちペイロード部分の４８バイトに信号を配置すると、 ３７４４０＋４８＝３７４８８バイト の信号収容が可能となる。
収するためにスタッフ実行領域が設けられており、具体
的には４行目のＳＰＯＨ（オーバヘッド）部のＨ３バイ
トと呼ばれる４８バイトと、そのＨ３バイトの後のペイ
ロード内部の４８バイトである。このスタッフ領域のう
ちペイロード部分の４８バイトに信号を配置すると、 ３７４４０＋４８＝３７４８８バイト の信号収容が可能となる。
【００１９】本発明では、このＳＤＨフォーマットのス
タッフ領域を利用するものであり、例えば２４フレーム
のうち１１フレームはこのスタッフ領域のセル信号のメ
モリからの読出しを禁止し、残余の１３フレームはスタ
ッフ領域にもセル信号を配置するのである。
タッフ領域を利用するものであり、例えば２４フレーム
のうち１１フレームはこのスタッフ領域のセル信号のメ
モリからの読出しを禁止し、残余の１３フレームはスタ
ッフ領域にもセル信号を配置するのである。
【００２０】こうすると、メモリへの書込み信号量は、 ７０６セル×５３バイト×２４フレーム＝８９８０３２
バイト となり、一方読出し信号量は、 ３７３９２バイト×１１フレーム＋３７４４０バイト×
１３フレーム＝８９８０３２バイト となって、両者は一致するのである。
バイト となり、一方読出し信号量は、 ３７３９２バイト×１１フレーム＋３７４４０バイト×
１３フレーム＝８９８０３２バイト となって、両者は一致するのである。
【００２１】
【実施例】以下、図面を用いて本発明の実施例について
詳述する。
詳述する。
【００２２】図１は本発明の実施例のブロック図であ
る。図において、変換メモリ１１は図７に示した装置内
信号フォーマットから伝送路へ送信する図８のＳＤＨフ
ォーマットへ変換するためのバッファメモリである。書
込みカウンタ１５はメモリ１１の書込みを制御するもの
であり、書込みカウンタ制御部１４は書込みカウンタ１
５の動作制御を行うものであって、装置内部のセル信号
フォーマットの基準フレーム信号（８ＫＨZ ）で動作す
る。
る。図において、変換メモリ１１は図７に示した装置内
信号フォーマットから伝送路へ送信する図８のＳＤＨフ
ォーマットへ変換するためのバッファメモリである。書
込みカウンタ１５はメモリ１１の書込みを制御するもの
であり、書込みカウンタ制御部１４は書込みカウンタ１
５の動作制御を行うものであって、装置内部のセル信号
フォーマットの基準フレーム信号（８ＫＨZ ）で動作す
る。
【００２３】読出しカウンタ１３はメモリ１１の読出し
を制御するものであり、読出しカウンタ制御部１２は読
出しカウンタ１３の動作制御を行うものであってＳＤＨ
フォーマットの基準信号である８ＫＨZ フレーム信号を
基に動作する。
を制御するものであり、読出しカウンタ制御部１２は読
出しカウンタ１３の動作制御を行うものであってＳＤＨ
フォーマットの基準信号である８ＫＨZ フレーム信号を
基に動作する。
【００２４】書込みカウンタ制御部１４と書込みカウン
タ１５とによりメモリ１１への装置内セル信号を順次書
込むわけであるが、この場合、図７に示した如く、装置
内５４バイト構成セル信号の先頭の冗長バイト（１バイ
ト）の書込みを禁止すると共に、更に８ＫＨZ 周期毎に
冗長セルの１４個の書込みをも禁止する様に動作する。
タ１５とによりメモリ１１への装置内セル信号を順次書
込むわけであるが、この場合、図７に示した如く、装置
内５４バイト構成セル信号の先頭の冗長バイト（１バイ
ト）の書込みを禁止すると共に、更に８ＫＨZ 周期毎に
冗長セルの１４個の書込みをも禁止する様に動作する。
【００２５】そのために、書込みカウンタ制御部１４は
図２に示す構成となっており、その動作を示すタイムチ
ャートが図３に示されている。装置内部のセル信号フォ
ーマットの基準フレーム信号（８ＫＨZ ）に同期してク
ロックＣＬＫを計数するセルタイムスロットカウンタ３
１を有している。このクロックＣＬＫはセル信号の各バ
イト（０〜５３の各バイト）に同期したクロックパルス
であり、このセルタイムスロットカウンタ３１は計数値
が“０”のときすなわち各セルの先頭バイト（冗長バイ
ト）に同期したセルパルスを生成する。従ってこのセ
ルパルスの周期が１セルの長さに相当する期間（５４
ＴＳ：タイムスロット）を示している。
図２に示す構成となっており、その動作を示すタイムチ
ャートが図３に示されている。装置内部のセル信号フォ
ーマットの基準フレーム信号（８ＫＨZ ）に同期してク
ロックＣＬＫを計数するセルタイムスロットカウンタ３
１を有している。このクロックＣＬＫはセル信号の各バ
イト（０〜５３の各バイト）に同期したクロックパルス
であり、このセルタイムスロットカウンタ３１は計数値
が“０”のときすなわち各セルの先頭バイト（冗長バイ
ト）に同期したセルパルスを生成する。従ってこのセ
ルパルスの周期が１セルの長さに相当する期間（５４
ＴＳ：タイムスロット）を示している。
【００２６】基準フレーム信号に同期してセルパルス
を計数する５２進のセルカウンタ３２が設けられてお
り、このカウンタ３２は計数値が“０”のときすなわち
５２個のセル群の先頭セル（冗長セル）に同期した冗長
セルパルスを生成する。従って、この冗長セルパルス
の周期が５２個のセル群の長さに相当することにな
る。尚、８ＫＨZ フレーム信号の到来によりこのセルカ
ウンタ３２は強制的にその内容が“０”に初期ロードさ
れる。
を計数する５２進のセルカウンタ３２が設けられてお
り、このカウンタ３２は計数値が“０”のときすなわち
５２個のセル群の先頭セル（冗長セル）に同期した冗長
セルパルスを生成する。従って、この冗長セルパルス
の周期が５２個のセル群の長さに相当することにな
る。尚、８ＫＨZ フレーム信号の到来によりこのセルカ
ウンタ３２は強制的にその内容が“０”に初期ロードさ
れる。
【００２７】ゲート３３はセルパルスと冗長セルパル
スとを加えて出力するものであり、従って、図３に示
すの波形が書込みカウンタ制御信号として得られるこ
とになる。書込みカウンタ１５はこの書込みカウンタ制
御信号の存在期間（図７ではローアクティブとして示
している）書込みを禁止する様動作するものであり、よ
ってこのカウンタ１５は書込みカウンタ制御信号がロ
ーの間、セル信号のバイトに同期したクロックＣＬＫの
入力が禁止され、よってその間の冗長バイト及び冗長セ
ルのメモリ１１への書込みが禁止される。
スとを加えて出力するものであり、従って、図３に示
すの波形が書込みカウンタ制御信号として得られるこ
とになる。書込みカウンタ１５はこの書込みカウンタ制
御信号の存在期間（図７ではローアクティブとして示
している）書込みを禁止する様動作するものであり、よ
ってこのカウンタ１５は書込みカウンタ制御信号がロ
ーの間、セル信号のバイトに同期したクロックＣＬＫの
入力が禁止され、よってその間の冗長バイト及び冗長セ
ルのメモリ１１への書込みが禁止される。
【００２８】この結果、メモリ１１に書込まれる装置内
部のセル信号は１２５μｓｅｃ（８ＫＨz ）の期間にお
いて、 （７２０セル−１４セル）×５３バイト＝３７４１８バ
イト となる。
部のセル信号は１２５μｓｅｃ（８ＫＨz ）の期間にお
いて、 （７２０セル−１４セル）×５３バイト＝３７４１８バ
イト となる。
【００２９】次に、メモリ１１の読出し制御について説
明する。図４は図１の読出しのブロック図であり、図５
はその各部動作例を示すタイムチャートを示している。
明する。図４は図１の読出しのブロック図であり、図５
はその各部動作例を示すタイムチャートを示している。
【００３０】タイムスロットカウンタ２１は８ＫＨZ フ
レーム信号に同期してセル信号のバイトに同期したクロ
ックＣＬＫを計数する４３２０進のカウンタである。こ
のカウンタ２１は図８に示したＳＤＨフォーマットのオ
ーバヘッド部（ＳＯＨ／ＰＯＨまたはＳＰＯＨとして示
す）の期間（１６０バイト）を示す信号（図５（Ａ）
参照）と、そのオーバヘッド部の期間（１６０バイト）
に更にポジティブスタッフ領域の期間（４８バイト）を
加えた長さを示す信号記′とを夫々生成して出力する
カウンタからなっている。
レーム信号に同期してセル信号のバイトに同期したクロ
ックＣＬＫを計数する４３２０進のカウンタである。こ
のカウンタ２１は図８に示したＳＤＨフォーマットのオ
ーバヘッド部（ＳＯＨ／ＰＯＨまたはＳＰＯＨとして示
す）の期間（１６０バイト）を示す信号（図５（Ａ）
参照）と、そのオーバヘッド部の期間（１６０バイト）
に更にポジティブスタッフ領域の期間（４８バイト）を
加えた長さを示す信号記′とを夫々生成して出力する
カウンタからなっている。
【００３１】ロウカウンタ２２はフレーム信号に同期し
てタイムスロットカウンタ２１が“０”になる毎にカウ
ントアップする９進カウンタであり、その値が“３”
（ＳＤＨフォーマットのＳＴＭ１６フレームフォーマッ
トの第４行目を示す）になったときにローレベルのパル
スを生成する。
てタイムスロットカウンタ２１が“０”になる毎にカウ
ントアップする９進カウンタであり、その値が“３”
（ＳＤＨフォーマットのＳＴＭ１６フレームフォーマッ
トの第４行目を示す）になったときにローレベルのパル
スを生成する。
【００３２】ＳＯＨ／ＰＯＨ生成部２４は、図４（Ｂ）
に示す如く、スイッチＳＷを有しており、タイムスロッ
トカウンタ２１から生成される２つのパルス，′を
ロウカウンタ２２の出力により択一的に切換えつつ導
出してパルスを出力する他に、パルスをそのままの
出力する機能を有する。
に示す如く、スイッチＳＷを有しており、タイムスロッ
トカウンタ２１から生成される２つのパルス，′を
ロウカウンタ２２の出力により択一的に切換えつつ導
出してパルスを出力する他に、パルスをそのままの
出力する機能を有する。
【００３３】スイッチＳＷはロウカウンタ２２の出力
がハイレベルの間は１６０バイト（１６０ＴＳ）の長さ
のパスルを選択し、ローレベル（第４行目）の間は２
０８バイト（２０８ＴＳ）の長さのパルス′を選択し
て出力してパルスとする。
がハイレベルの間は１６０バイト（１６０ＴＳ）の長さ
のパスルを選択し、ローレベル（第４行目）の間は２
０８バイト（２０８ＴＳ）の長さのパルス′を選択し
て出力してパルスとする。
【００３４】フレームカウンタ２３は８ＫＨZ フレーム
信号を計数する２４進カウンタであり、図５（Ｂ）にそ
の動作例を示す如く、その計数値が“０”〜“１２”の
間はローレベルとなり、また、“１３”〜“２３”の間
はハイレベルとなるパルスを生成する。
信号を計数する２４進カウンタであり、図５（Ｂ）にそ
の動作例を示す如く、その計数値が“０”〜“１２”の
間はローレベルとなり、また、“１３”〜“２３”の間
はハイレベルとなるパルスを生成する。
【００３５】フレームセレクタ２５はこのフレームカウ
ンタ２３からのパルスのハイローの各レベルに従って
入力パルス，のいずれかを選択して出力するもので
ある。本例では、２４フレームのうち最初の１３フレー
ムでは、１６０バイト（１６０ＴＳ）長のパルスが選
択されて読出しカウンタ制御信号となり、残余の１１フ
レームでは、２０８バイト（２０８ＴＳ）長のパルス部
分（４行目に相当）を含むパルスが選択されて読出し
カウンタ制御信号となる。
ンタ２３からのパルスのハイローの各レベルに従って
入力パルス，のいずれかを選択して出力するもので
ある。本例では、２４フレームのうち最初の１３フレー
ムでは、１６０バイト（１６０ＴＳ）長のパルスが選
択されて読出しカウンタ制御信号となり、残余の１１フ
レームでは、２０８バイト（２０８ＴＳ）長のパルス部
分（４行目に相当）を含むパルスが選択されて読出し
カウンタ制御信号となる。
【００３６】読出しカウンタ１３はこの読出し制御信号
の存在期間（図８ではローアクティブとして示してい
る）読出しを禁止するよう動作するものであり、よって
このカウンタ１３は読出しカウンタ制御信号がローの
間、セル信号のバイトに同期したクロックＣＬＫの入力
が禁止され、よってＳＯＨ／ＰＯＨ部の読出しは必ず禁
止され、またスタッフ領域については、２４フレームの
うち１１フレームの間は読出しが禁止され、残余の１３
フレームの間は通常のＳＤＨフォーマットとして読出さ
れることになる。
の存在期間（図８ではローアクティブとして示してい
る）読出しを禁止するよう動作するものであり、よって
このカウンタ１３は読出しカウンタ制御信号がローの
間、セル信号のバイトに同期したクロックＣＬＫの入力
が禁止され、よってＳＯＨ／ＰＯＨ部の読出しは必ず禁
止され、またスタッフ領域については、２４フレームの
うち１１フレームの間は読出しが禁止され、残余の１３
フレームの間は通常のＳＤＨフォーマットとして読出さ
れることになる。
【００３７】以上の動作に基づくメモリ１１に対する書
込み，読出し信号量を算出する。書込み信号量は、７０
６セル×５３バイト×２４フレーム＝８９８０３２バイ
トとなり、読出し信号量は、 ３７３９２バイト×１１フレーム＋３７４４０バイト×
１３フレーム＝８９８０３２バイト となって両者の信号レートは同一となり、メモリ１１の
アンダフローは生じないのである。
込み，読出し信号量を算出する。書込み信号量は、７０
６セル×５３バイト×２４フレーム＝８９８０３２バイ
トとなり、読出し信号量は、 ３７３９２バイト×１１フレーム＋３７４４０バイト×
１３フレーム＝８９８０３２バイト となって両者の信号レートは同一となり、メモリ１１の
アンダフローは生じないのである。
【００３８】このスタッフ領域にセル信号を挿入した場
合には、オーバヘッド部のＨ１，Ｈ２のＡＵポインタと
呼ばれるフラグバイトをポジティブスタッフ状態に設定
して対向局へ送出するようにすれば、対向局では問題な
く受信処理することができる。
合には、オーバヘッド部のＨ１，Ｈ２のＡＵポインタと
呼ばれるフラグバイトをポジティブスタッフ状態に設定
して対向局へ送出するようにすれば、対向局では問題な
く受信処理することができる。
【００３９】図６はこのＡＵポインタのＨ１，Ｈ２バイ
トを示しており、図８のＳＴＭフレームフォーマットの
４行目の先頭から２バイトがＨ１，Ｈ２バイトであり、
そのうちの後部１０ビットがＡＵポインタとなってい
る。この１０ビットのうち図６に示した各ビット（＊で
示す）を反転して対向局へ送信することで、対向局はこ
れ等反転ビットによりポジティブスタッフを実行する。
トを示しており、図８のＳＴＭフレームフォーマットの
４行目の先頭から２バイトがＨ１，Ｈ２バイトであり、
そのうちの後部１０ビットがＡＵポインタとなってい
る。この１０ビットのうち図６に示した各ビット（＊で
示す）を反転して対向局へ送信することで、対向局はこ
れ等反転ビットによりポジティブスタッフを実行する。
【００４０】尚、上記実施例では、ＳＤＨフォーマット
としてＩＴＵ勧告，Ｇ．７０９に準拠した図８のＳＴＭ
１６フレームフォーマットとして説明したが、一般には
ＳＴＭ１×Ｎ（Ｎは整数）にて定められてポジティブス
タッフ領域を有するフレームフォーマットであれば、同
様に適用できるものである。
としてＩＴＵ勧告，Ｇ．７０９に準拠した図８のＳＴＭ
１６フレームフォーマットとして説明したが、一般には
ＳＴＭ１×Ｎ（Ｎは整数）にて定められてポジティブス
タッフ領域を有するフレームフォーマットであれば、同
様に適用できるものである。
【００４１】上記実施例では、Ｎ＝１６としてＳＴＭ１
６の場合を例にとり、ｍ＝２４フレームのうちｎ＝１１
フレームはポジティブスタッフ領域の読出しを禁止して
いるが、Ｎの値に応じてすなわちフレームフォーマット
に応じてｍ，ｎの値は適宜選定されることになる。
６の場合を例にとり、ｍ＝２４フレームのうちｎ＝１１
フレームはポジティブスタッフ領域の読出しを禁止して
いるが、Ｎの値に応じてすなわちフレームフォーマット
に応じてｍ，ｎの値は適宜選定されることになる。
【００４２】
【発明の効果】以上述べた如く、本発明によれば、ＳＤ
Ｈフォーマットのポジティブスタッフ領域にセル信号の
挿入，非挿入の制御を行うようにして、変換メモリへの
書込み，読出しの各レートを一致させるようにしたの
で、メモリのアンダフローを検出してそれを回避する回
路が不要となるという効果がある。また装置内部におい
ては、冗長セルの位置を固定することができ周期的にセ
ル信号の処理を行うことができるという効果がある。
Ｈフォーマットのポジティブスタッフ領域にセル信号の
挿入，非挿入の制御を行うようにして、変換メモリへの
書込み，読出しの各レートを一致させるようにしたの
で、メモリのアンダフローを検出してそれを回避する回
路が不要となるという効果がある。また装置内部におい
ては、冗長セルの位置を固定することができ周期的にセ
ル信号の処理を行うことができるという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックの書込みカウンタ制御部１５の
ブロック図である。
ブロック図である。
【図３】図２のブロックの動作を示すタイムチャートで
ある。
ある。
【図４】図１のブロックの読出しカウンタ制御部１２の
ブロック図である。
ブロック図である。
【図５】図４のブロックの動作を示すタイムチャートで
ある。
ある。
【図６】ＳＴＭ１６フレームフォーマットのＨ１，Ｈ２
バイトのＡＵポインタを示す図である。
バイトのＡＵポインタを示す図である。
【図７】装置内セル信号のフォーマットを示す図であ
る。
る。
【図８】ＳＤＨフォーマットを示す図である。
【図９】従来のＡＴＭセル信号フォーマット変換装置の
ブロック図である。
ブロック図である。
１１ フォーマット変換メモリ １２ 読出しカウンタ制御部 １３ 読出しカウンタ １４ 書込みカウンタ制御部 １５ 書込みカウンタ ２１ タイムスロットカウンタ ２２ ロウカウンタ ２３ フレームカウンタ ２４ ＳＯＨ／ＰＯＨ生成部 ２５ フレームセレクタ ３１ セルタイムスロットカウンタ ３２ セルカウンタ ３３ ゲート
Claims (4)
- 【請求項１】 伝送路へ送出すべき複数の連続する入力
ＡＴＭセル信号フォーマットをＳＤＨフォーマットのペ
イロード部のみにこれ等ＡＴＭセルが挿入されかつポジ
ティブスタッフ領域を有するＳＤＨフォーマットに変換
して前記伝送路上へ送出するようにしたＡＴＭセル信号
フォーマット変換装置であって、 前記入力ＡＴＭセル信号フォーマットを前記ＳＤＨフォ
ーマットに変換するために前記ＡＴＭセルを一次格納す
る変換メモリと、 前記変換メモリへ前記ＡＴＭセルを所定周期で書込み制
御する書込み制御手段と、 前記変換メモリからの前記ＡＴＭセルの読出しに際し
て、前記ＳＤＨフォーマットの連続する所定数ｍ（ｍは
正の整数）のフレームのうちｎフレームでは前記ペイロ
ード部内の前記ポジティブスタッフ領域のＡＴＭセルの
読出しを禁止し、残余のｍ−ｎ（ｎは正の整数）フレー
ムでは前記ポジティブスタッフ領域のＡＴＭセルの読出
しを行うよう制御する読出し制御手段と、 を含むことを特徴とするＡＴＭセル信号フォーマット変
換装置。 - 【請求項２】 前記入力ＡＴＭセル信号フォーマット
は、冗長バイトを第１バイト目に含む所定バイトからな
る単位セルを複数個連続して配置し、この連続セルの先
頭に冗長セル１つを設けて一つのセル群として更にこの
セル群が連続して配置された構成であり、 前記書込み制御手段は、前記ＡＴＭセルの１セルのバイ
ト数に相当する周期を有するセルパルスを生成する手段
と、このセルパルスを計数して前記冗長セルに同期した
冗長セルパルスを生成する手段と、これ等セルパルス及
び冗長セルパルスにより前記変換メモリの書込みパルス
を生成する手段とを含むことを特徴とする請求項１記載
のＡＴＭセル信号フォーマット変換装置。 - 【請求項３】 前記ＳＤＨフォーマットは、１フレーム
が複数行からなり各行は先頭領域にオーバーヘッド部
が、それに続く領域がペイロード部であり、所定行のオ
ーバヘッドに続いて一定長のポジティブスタッフ領域が
設けられた構成であり、 前記読出し制御手段は、前記ＳＤＨフォーマットの各行
のオーバヘッド部に相当する期間を示す第１の期間信号
を生成する手段と、前記オーバヘッドと前記ポジティブ
スタッフ領域に相当する期間との合計期間を示す第２の
期間信号を生成する手段と、前記ＳＤＨフォーマットの
ポジティブスタッフ領域の存在期間は前記第２の期間信
号を残余の期間は前記第１の期間信号を択一的に導出す
る第１の選択手段と、前記ｎフレームでは前記選択手段
の出力を、前記ｍ−ｎフレームでは前記第１の期間信号
を択一的に導出する第２の選択手段とを有し、 前記第２の選択手段の出力を前記変換メモリの読出しパ
ルスとしたことを特徴とする請求項１または２記載のＡ
ＴＭセル信号フォーマット変換装置。 - 【請求項４】 前記ＳＤＨフォーマットはＳＴＬ１６フ
レームフォーマットであり、前記ｍは２４，前記ｎは１
１であることを特徴とする請求項１〜３いずれか記載の
ＡＴＭセル信号フォーマット変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24046394A JP2655489B2 (ja) | 1994-10-05 | 1994-10-05 | Ａｔｍセル信号フォーマット変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24046394A JP2655489B2 (ja) | 1994-10-05 | 1994-10-05 | Ａｔｍセル信号フォーマット変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107416A true JPH08107416A (ja) | 1996-04-23 |
| JP2655489B2 JP2655489B2 (ja) | 1997-09-17 |
Family
ID=17059886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24046394A Expired - Lifetime JP2655489B2 (ja) | 1994-10-05 | 1994-10-05 | Ａｔｍセル信号フォーマット変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655489B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181675B1 (en) | 1997-07-08 | 2001-01-30 | Nec Corporation | Uninterrupted switching between active and backup systems in ATM communication apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244129A (ja) * | 1992-02-27 | 1993-09-21 | Oki Electric Ind Co Ltd | Ｓｄｈインタフェース回路 |
| JPH06177959A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | Ｓｄｈ伝送装置および方法 |
-
1994
- 1994-10-05 JP JP24046394A patent/JP2655489B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05244129A (ja) * | 1992-02-27 | 1993-09-21 | Oki Electric Ind Co Ltd | Ｓｄｈインタフェース回路 |
| JPH06177959A (ja) * | 1992-12-07 | 1994-06-24 | Fujitsu Ltd | Ｓｄｈ伝送装置および方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181675B1 (en) | 1997-07-08 | 2001-01-30 | Nec Corporation | Uninterrupted switching between active and backup systems in ATM communication apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2655489B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341376A (en) | ATM cell format conversion system | |
| JP2948464B2 (ja) | 非同期転送モード（ａｔｍ）ペイロード同期装置 | |
| US6842787B2 (en) | Method and device for converting virtually concatenated data streams into contiguously concatenated data streams | |
| US7277447B2 (en) | Onboard RAM based FIFO with pointers to buffer overhead bytes of synchronous payload envelopes in synchronous optical networks | |
| US4392234A (en) | PCM Signal interface apparatus | |
| US20100296523A1 (en) | Telecom multiplexer for variable rate composite bit stream | |
| US6349101B1 (en) | Cell buffer circuit for an ATM cells to SDH-based data conversion system | |
| JP2655489B2 (ja) | Ａｔｍセル信号フォーマット変換装置 | |
| US20020026568A1 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
| US5715249A (en) | ATM cell format converter using cell start indicator for generating output cell pulse | |
| JP2713252B2 (ja) | パケット位相同期回路 | |
| JPH0621929A (ja) | 伝送装置および等化回路装置 | |
| JP2963194B2 (ja) | ジッタ抑圧回路 | |
| JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
| JP3949595B2 (ja) | ジッタ抑圧回路 | |
| JPH057219A (ja) | Ａｔｍセルフオーマツト変換方式 | |
| US5933432A (en) | Mapping apparatus for use in a synchronous multiplexer | |
| KR950007433B1 (ko) | 동기/비동기 1.544Mbps 신호의 동기식 컨테이너로의 사상기 | |
| WO1995010897A1 (en) | A buffering method and a buffer | |
| JP2631699B2 (ja) | セル・フオーマツテイング方式 | |
| JPH05260076A (ja) | Ａｔｍ／ｓｔｍインターフェイス回路 | |
| JP3548946B2 (ja) | Ａｔｍ通信装置 | |
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JPH08298494A (ja) | フレーム位相乗り換え方法、フレーム位相乗り換え回路およびポインタ処理回路 | |
| JP3408634B2 (ja) | フレーム位相同期回路 |