JPH04137843A

JPH04137843A - データ発生装置

Info

Publication number: JPH04137843A
Application number: JP2259116A
Authority: JP
Inventors: Masatoshi Otake; 大竹　雅敏; Hideyuki Matsumoto; 英之松本
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1990-09-28
Filing date: 1990-09-28
Publication date: 1992-05-12
Anticipated expiration: 2013-10-15
Also published as: JP2810777B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は次世代Ｉ　ＳＤＮ　（Ｂ−Ｉ　５ＤＮ）におけ
るＡＴＭ通信方式に用いられるＡ　Ｔ　Ｍ交換機等の動
作試験を行うための試験用セルのデータを圧力するデー
タ発生装置に関する。

［従来の技術］従来、ｌ５ＤＮ（サービス総合デジタル網）のデータ回
線に伝送されるパケット通信において、一つの情報を伝
送する伝送フレームは、第３図（ａ）（ｂ）に示すよう
に、先頭に伝送フレーム１の種類や送信先アドレスやデ
ータ長等を含む固定長のヘッダー２が配置され、このヘ
ッダー２に続いて情報領域３が続く。この情報領域３の
長さはこの伝送フレーム１で伝送する情報量（データ長
）によって任意に変更可能である。

しかし、第３図に示すように、伝送すべき情報量（デー
タ長）によって伝送フレーム長が変化すると、伝送フレ
ーム１をソフト的に読取り、さらにソフト的に解析処理
する必要があり、処理速度を一定量上に上昇できない等
の問題がある。

このような不都合を解消するために、近年Ａ　Ｔ　Ｍ通
信方式が提唱されている。このＡ　Ｔ　Ｖ（Ａｓｙｎｃ
ｈｒｏｎｏｕｓ　Ｔｒａｎｓｒｅｒ　Ｍｏｄｅ＋非同期
転送モト）通信方式においては、情報を伝送する伝送フ
レームは［セル］と呼ばれ、第４図に示すように、５ハ
イドからなるヘッダー５と４８バイトからなる情報領域
５との合計５３バイトで構成されている。そして、この
セル４の５３バイトの長さは既に国際規格で固定されて
いる。したかつて、情報領域５に収納される情報量（デ
ータ長）は４８バイト以下に制限される。このようにセ
ル４の長さを固定することによって、このセル４を送受
信するｌ５ＤＮ端末における送受信動作および解析処理
動作を論理回路を組合わせたノ＼−ド回路で実現できる
ので、処理速度を大幅に上昇できる。このようなセル４
をＩＳＤＭ端末相互間で送受信するためには、第５図に
示すようなＡＴＭ交換機７が必要となる。このＡＴＭ交
換機７は通常の電話交換機と同様に、複数のｌ５ＤＮ端
末機８が接続されている。

このようなＡ　Ｔ　Ｍ交換機７を新規に据付けて実際に
稼働する前に、このＡ　Ｔ　Ｍ交換機７が正常に動作す
ることを確認する必要かある。このＡ　Ｔ　Ｍ交換機７
の動作を試験する一般的手法としては、ｌ５ＤＮ端末８
か接続される一つの信号端子に汎用の試験データ信号発
生装置を接続し、また、他の各信号端子にそれぞれ受信
機を接続する。そして、試験データ発生装置は、ヘッダ
ー５に送信先アドレスを組込むとともに、そのセル４を
Ａ　Ｔ　Ｖ交換機７へ出力する。そして、送信先アドレ
スが指定した信号端子に接続された受信機に該当セル４
か受信されることを確認する。

［発明が解決しようとする課題］しかしながら、上述した汎用の試験データ発生装置にお
いては、内部メモリに一定のパターンデータか記憶され
ており、例えばクロック信号等によって、一定周期でそ
のパータンデータを繰返し送出する。そして、第４図の
セル４の情報領域６に上述したパータンデータを設定し
て送出していた。また、送信先アドレスは操作者かその
都度設定するか、またはカウンタ等を用いて順番に設定
していく等の手法を採用していた。

操作者かその都度送信先アドレスを設定したり、又はカ
ウンタ等を用いて送信先アドレスを順番に設定していく
手法は、Ａ、　Ｔ　Ｍ交換機７の実際の使用状況とは大
きくかけ離れており、正確に使用状態をシミュレートし
たことにはならない。

特に、ＡＴＭ交換機７の切換スイッチ群は時分割アナロ
グスイッチで構成されているので、ランダムに切換動作
を行って、あらゆる接続状態を再現して異常の有無を確
認する必要がある。しかるに、前述した手法によれば、
たとえ長時間に亘って試験用のセル４を送出し続けたと
しても、切換スイッチ群において全ての接続組合わせが
生じない。

本発明はこのような事情に鑑みてなされたものであり、
ヘッダーのビットデータの一部を擬以ランダム信号のビ
ットデータに置換えることにより、ＡＴＭ交換機へ入力
される試験用セルのへ・ソダ−に含まれる送信先アドレ
スをランダムに変化でき、Ａ　Ｔ　Ｍ交換機のあらゆる
接続状態を再現でき、より実際の使用状況をシミュレー
トした状態で試験が実施できるデータ発生装置を提供す
ることを目的とする。

［課題を解決するための手段］上記課題を解消するために本発明のデータ発生装置にお
いては、クロック信号を受けて、このタロツク信号をセ
ルを構成する規定ビ・ント数に分周する分周回路と、セ
ルの各ビット位置に設定すべき各データをクロック信号
に同期して出力するデータ出力回路と、クロック信号に
同期して連続する擬似ランダム信号を出力するＰＮ発生
回路と、セル内における擬似ランダム信号のビットデー
タを挿入すべきビット位置を、分周回路から出力される
分周信号入力時刻からのクロ・ンク数でもって指定する
挿入ビット位置指定回路と、データ出力回路から出力さ
れる各データのうち挿入ビット位置指定回路にて指定さ
れたビット位置のデータをＰＮ発生回路から出力される
擬似ランダム信号のビットデータに置換えるセレクタ回
路とを備えている。

［作用］このように構成されたデータ発生装置であれば、データ
出力回路からクロック信号に同期してセルに組込むべき
各データが順次出力される。一方、ＰＮ発生回路から前
記クロック信号に同期して擬似ランダム信号のデータか
順次出力される。また、擬似ランダム信号のビットデー
タを挿入すべきビット位置をセルのヘッダー内に指定す
れば、挿入ビット位置指定回路からはセルのヘッダーに
ランダムデータを挿入すべき挿入位置を指定する指定信
号が出力される。よって。セレクタ回路はデータ出力回
路から出力されるセルの各データのうち挿入ビット位置
指定回路か指定したビット位置のデータをＰＮ発生回路
から出力された擬似ランダム信号のビットデーに置換え
る。よって、セレクト回路から出力されるセルのヘッダ
ーの一部にはランダムデータが含まれる。

したがって、ヘッダーに含まれる送信先アドレスかラン
ダムに変化するので、ＡＴＭ交換機を実際の使用状況に
近い状態で試験できる。

［実施例］以下本発明の一実施例を図面を用いて説明する。

第１図は実施例のデータ発生装置の概略構成を示すブロ
ック図である。なお、このデータ発生装置から出力され
る試験用のセル４は当然第４図に示したセル４と同一構
成であり、５バイトのヘッダー５と４８バイトの情報領
域６との合計５３バイトのフレーム長Ｌ（−５３）を有
する。また、１バイトを８ビツト構成とすると、セル４
は合計５３Ｘ　８−４２４ビツトで構成されている。

図中１１はＡＴＭ通信方式によって予め定められている
セル４の伝送速度によって決まる１５５．５２ＭＨｚの
周波数Ｆ。（−１／Ｔｏ）を有するクロック信号ａを発
生するクロック発生器である。このクロック発生器１１
から出力されたクロック信号ａは分周回路１２へ入力さ
れる。分周回路１２は入力信号の周波数を１／８に分周
する分周器１２ａと、この分周器１２ａの出力信号の周
波数をさらこ１１５３に分周する分周器１２ｂとの２個
の分周器１２ａ　　１２ｂを直列接続したものである。

したかって、分周回路１２から出力される分周信号Ｃは
クロック信号ａをセル４の規定ビット数である１／４２
４に分周した周波数（周期）を有する。

クロック発生器１１から出力されたクロック信号ａおよ
び分周回路１２から出力された分周信号Ｃはデータ出力
回路１３内のカウンタ１３ａのクロック端子ＣＫおよび
リセット端子Ｒに印加される。カウンタ１３ａは人力さ
れたクロック信号ａのクロック数を計数して、計数値を
アドレス値として次のデータメモリ１３ｂのアドレス端
子へ送出する。そして、リセット端子Ｒに分周信号Ｃが
入力されると計数値を０にクリアして再度０から計数を
再開する。

データメモリ１３ｂ内には、１〜４２４の各アドレスに
それぞれＤ１〜Ｄ４２４の合計４２４個のビットデータ
が記憶されている。この各ビットデータＤ１〜Ｄ４２４
の値は予め適当な値に設定されている。そして、カウン
タ１３ａからアドレス値が指定されると、該当アドレス
に記憶されている一つのデータＤを読み出してデータ信
号ｆとしてセレクタ回路１４の一方の入力端子Ａへ送出
する。

すなわち、データ出力回路１３は分周信号Ｃが入力され
ると、クロック信号ａに同期してＡＴＭ通信方式のセル
４の４２４個の各ビットに設定すべき予め設定された４
２４個のビットデータＤ１〜Ｄ４２４をデータ信号ｆと
して出力する。

クロック発生器１１から出力されたクロック信号ａはＰ
　Ｎ　（Ｐｓｅｕｄｏ　Ｎｏ１ｓｅ）発生回路１５のク
ロック端子ＣＫへ印加される。ＰＮ発生回路１５は、周
知のように、クロック端子ＣＫへ入力されるクロック信
号ａに同期してそのデータ値ＰＮがほぼランダムに変化
する擬似ランダム信号ｅを出力する。

ＰＮ発生回路１５から出力される擬似ランダム信号ｅは
前記セレクタ回路１４の他方の入力端子Ｂへ入力される
。

さらに、クロック発生器１１から出力されたクロック信
号ａおよび分周回路１２から出力された分周信号Ｃは挿
入ビット位置指定回路１８内のシフトレジスタ１８Ｈの
タロツク端子ＣＫおよびロト端子ＬＤに印加される。こ
のシフトレジスタ１８ａのデータ入力端子りには挿入ビ
ット位置指定メモリ１８ｂから４２４ビツト構成のビッ
ト位置指定データが印加される。

挿入ビット位置指定メモリ１８ｂ内には、このデータ発
生装置から出力する試験用のセル４を構成する４２４個
のビットデータのどのビット位置にランダムデータを挿
入するかの情報が先頭からのクロック数で記憶されてい
る。第２図に示すように、先頭から２番目のビット位置
と４番目のビ・ント位置と１０番目のビット位置にラン
ダムデータを挿入する場合には、前述した４２４個のデ
ータのうち２．４．１０番目のビットデータを１とし他
の全てのビットデータを０に設定したビット位置指定デ
ータ［０１０１０００００１０００・・・・・・０００
］が記憶されている。

シフトレジスタ１８ａは内部に４２４個の内部レジスタ
Ｒ１〜Ｒ４２４を有し、ロード端子ＬＤに分周信号Ｃが
印加されると、データ端子りに印加されている前述した
４２４桁のビット位置指定データを内部レジスタＲ１〜
Ｒ４２４に取込む。そして、クロック端子ＣＫにクロッ
ク信号ａか入力される毎に、内部レジスタＲ１〜Ｒ４２
４に記憶されているビット位置指定データの各ビットデ
ータを出力する。このシフトレジスタ１８ａから出力さ
れたビット位置指定信号ｇは前記セレクタ回路１４のセ
レクト端子ＳＥＬへ印加される。

セレクタ回路１４は挿入ビット位置指定回路１８から送
出されるビット位置指定信号ｇが［１コレベルになると
、データ出力回路１３からクロック信号ａに同期して入
力されているデータ信号ｆのビットデータをＰＮ発生回
路１５から入力されているビットデータに置換えてセル
データ信号りとして出力する。

次に、このように構成されたデータ発生装置の動作を第
２図のタイムチャートを用いて説明する。

時刻ｔ。にて分周回路１２から出力される分周信号Ｃが
立上がると、データ出力回路１３のカウンタ１３ａの計
数値かリセットされ再度０から計数を開始する。そして
、クロック信号ａが出力される毎に、カウンタ１３ａか
らデータメモリ１３ｂへ入力されるアドレス値か増大し
ていく、よってデータメモリ１３ｂからビットデータＤ
１〜Ｄ４２４かデータ信号ｆとして出力されていく。

また、時刻ｔ。にて分周信号Ｃか立ち上がると、シフト
レジスタ１８ａの内部レジスタＲ１−Ｒ４２４に挿入ビ
ット位置メモリ１８ｂに設定されているビット位置指定
データが取込まれ、クロック信号ａに同期してセレクタ
回路１４へ送出される。

なお、ＰＮ発生回路１５は分局信号Ｃの立上がりに関係
なくクロック信号ａに同期して常時擬似ランダム信号ｅ
を出力している。したがって、セレクト回路１４からク
ロック信号ａに同期してデータ出力回路１３からのデー
タ信号ｆがセルデータ信号りとして出力される。

そして、時刻ｔ、にてビット位置指定信号ｇが〔１コレ
ベルへ立上がると、データ信号ｆのビットデータを擬似
ランダム信号ｅのビットデータに置換える。すなわち、
セルデータ信号りの該当ビット位置にはランダムデータ
ＰＮ２が挿入さる。

同様に、時刻ｔ２＋　および時刻ｔ、にてランダムデー
タＰＮ４．ＰＮＩＯが挿入される。

そして、時刻ｔ４にて再度分周信号Ｃが立上がると、１
個分のセル４を構成する４２４個のビットデータからな
るセルデータ信号りの送出が終了する。そして、次の１
個分のセル４のセルデータ信号りの出力か開始される。

この場合、データ出力回路１３から出力されるデータ信
号ｆを構成する各データは分周信号Ｃが入力される毎に
繰返される。しかし、セルデータ信号りのヘッダー内の
２番目、４番目および１０番目のビットデータはＰＮ発
生回路１５から出力される擬似ランダム信号ｅのビット
データがその都度置き換えられる。

したがって、セル４のヘソグー５の送信先アドレスは出
力される試験用のセル４毎に異なったランダム値となる
。

よって、このようなデータ発生装置をＡＴＭ交換機７の
信号端子に接続して、ＡＴＭ交換機７の動作試験を実施
すれば、信号端子に印加される試駅用のセル４の送信先
アドレスがランダムに変化するので、ＡＴＭ交換機７に
おける切換スイッチ群における全ての接続状態の組合わ
せが実現される。よって、より実際の使用状況に近い状
態で試験を実施できる。

なお、本発明は上述した実施例に限定されるものではな
い。実施例装置においては、挿入ビット位置指定メモリ
１８ｂに２．４．１０番目のビット位置のビットデータ
を１に設定したが、必要に応してヘッダー５内の任意の
ビット位置のビットデータを１に設定可能である。すな
わち、出力される試験用のセル４のヘッダー５の任意位
置のビットデータをランダムデータに置換えることが可
能である。

また、実施例装置においては、クロック信号ａをタロツ
ク発生器１１で発生させるようにしたが、必要に応して
、本実施例装置の外部から入力するようにしてもよい。

［発明の効果］以上説明したように本発明のデータ発生装置によれば、
ＡＴＭ通信方式におけるセルのヘッダー内におけるビッ
トデータの一部を擬似ランダム信号のビットデータに置
換えている。したかって、Ａ　Ｔ　Ｍ交換機へ入力され
る試験用のセルのヘッダーに含まれる送信先アドレスを
ランダムに変化させることが可能になる。その結果、Ａ
　Ｔ　Ｍ交換機のあらゆる接続状態を再現でき、より実
際の使用状況をシミュレートした状態でこのＡ　Ｔ　Ｆ
ｖｌ交換機に対する試験を実施できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるデータ発生装置の概
略構成を示すブロック図、第２図は同実施例装置の動作
を示すタイムチャート、第３図は一般的な伝送フォーマ
ットを示す図、第４図はＡＴＭ通信方式のセルのフォー
マットを示す図、第５図は一般的なＡＴＭ交換機を示す
図である。４・・・セル、５・・・ヘッダー　６・・・情報領域、
７・・・ＡＴＭ交換機、１１・・クロック発生器、１２
・・・分周回路、１３・・・データ出力回路、１３ａ・
・・カウンタ、１３ｂ・・・データメモリ、１４・・・
セレクタ回路、１５・・ＰＮ発生回路、１８・・挿入ビ
ット位置指定回路、１８ａ・・・シフトレジスタ、１８
ｂ・・・挿入ビット位置指定メモリ、ａ・・・タロツク
信号、Ｃ・・分周信号、ｅ・・・擬似ランダム信号、ｆ
・・データ信号、ｇ・・ビット位置指定信号、ｈ・・セ
ルデータ信号。

Claims

【特許請求の範囲】

クロック信号を受けて、このクロック信号をセルを構成
する規定ビット数に分周する分周回路（１２）と、前記
セルの各ビット位置に設定すべき各データを前記クロッ
ク信号に同期して出力するデータ出力回路（１３）と、
前記クロック信号に同期して連続する擬似ランダム信号
を出力するＰＮ発生回路（１５）と、前記セル内におけ
る前記擬似ランダム信号のビットデータを挿入すべきビ
ット位置を、前記分周回路から出力される分周信号入力
時刻からのクロック数でもって指定する挿入ビット位置
指定回路（１８）と、前記データ出力回路から出力され
る各データのうち前記挿入ビット位置指定回路にて指定
されたビット位置のデータを前記ＰＮ発生回路から出力
される前記擬似ランダム信号のビットデータに置換える
セレクタ回路（１４）とを備えたデータ発生装置。