JP2810777B2 - データ発生装置 - Google Patents
データ発生装置Info
- Publication number
- JP2810777B2 JP2810777B2 JP25911690A JP25911690A JP2810777B2 JP 2810777 B2 JP2810777 B2 JP 2810777B2 JP 25911690 A JP25911690 A JP 25911690A JP 25911690 A JP25911690 A JP 25911690A JP 2810777 B2 JP2810777 B2 JP 2810777B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- cell
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は次世代ISDN（Ｂ−ISDN）におけるATM通信方
式に用いられるATM交換機等の動作試験を行うための試
験用セルのデータを出力するデータ発生装置に関する。
式に用いられるATM交換機等の動作試験を行うための試
験用セルのデータを出力するデータ発生装置に関する。
［従来の技術］ 従来、ISDN（サービス総合デジタル網）のデータ回線
に伝送されるパケット通信において、一つの情報を伝送
する伝送フレームは、第３図（ａ）（ｂ）に示すよう
に、先頭に伝送フレーム１の種類や送信先アドレスやデ
ータ長等を含む固定長のヘッダー２が配置され、このヘ
ッダー２に続いて情報領域３が続く。この情報領域３の
長さはこの伝送フレーム１で伝送する情報量（データ
長）によって任意に変更可能である。
に伝送されるパケット通信において、一つの情報を伝送
する伝送フレームは、第３図（ａ）（ｂ）に示すよう
に、先頭に伝送フレーム１の種類や送信先アドレスやデ
ータ長等を含む固定長のヘッダー２が配置され、このヘ
ッダー２に続いて情報領域３が続く。この情報領域３の
長さはこの伝送フレーム１で伝送する情報量（データ
長）によって任意に変更可能である。
しかし、第３図に示すように、伝送すべき情報量（デ
ータ長）によって伝送フレーム長が変化すると、伝送フ
レーム１をソフト的に読取り、さらにソフト的に解析処
理する必要があり、処理速度を一定以上に上昇できない
等の問題がある。
ータ長）によって伝送フレーム長が変化すると、伝送フ
レーム１をソフト的に読取り、さらにソフト的に解析処
理する必要があり、処理速度を一定以上に上昇できない
等の問題がある。
このような不都合を解消するために、近年ATM通信方
式が提唱されている。このATM（Asynchronous Transfer
Mode:非同期転送モード）通信方式においては、情報を
伝送する伝送フレームは［セル］と呼ばれ、第４図に示
すように、５バイトからなるヘッダー５と48バイトから
なる情報領域５との合計53バイトで構成されている。そ
して、このセル４の53バイトの長さは既に国際規格で固
定されている。したがって、情報領域５に収納される情
報量（データ長）は48バイト以下に制限される。このよ
うにセル４の長さを固定することによって、このセル４
を送受信するISDN端末における送受信動作および解析処
理動作を論理回路を組合わせたハード回路で実現できる
ので、処理速度を大幅に上昇できる。このようなセル４
をISDM端末相互間で送受信するためには、第５図に示す
ようなATM交換機７が必要となる。このATM交換機７は通
常の電話交換機と同様に、複数のISDM端末機８が接続さ
れている。
式が提唱されている。このATM（Asynchronous Transfer
Mode:非同期転送モード）通信方式においては、情報を
伝送する伝送フレームは［セル］と呼ばれ、第４図に示
すように、５バイトからなるヘッダー５と48バイトから
なる情報領域５との合計53バイトで構成されている。そ
して、このセル４の53バイトの長さは既に国際規格で固
定されている。したがって、情報領域５に収納される情
報量（データ長）は48バイト以下に制限される。このよ
うにセル４の長さを固定することによって、このセル４
を送受信するISDN端末における送受信動作および解析処
理動作を論理回路を組合わせたハード回路で実現できる
ので、処理速度を大幅に上昇できる。このようなセル４
をISDM端末相互間で送受信するためには、第５図に示す
ようなATM交換機７が必要となる。このATM交換機７は通
常の電話交換機と同様に、複数のISDM端末機８が接続さ
れている。
このようなATM交換機７を新規に据付けて実際に稼働
する前に、このATM交換機７が正常に動作することを確
認する必要がある。このATM交換機７の動作を試験する
一般的手法としては、ISDM端末８が接続される一つの信
号端子に汎用の試験データ信号発生装置を接続し、ま
た、他の各信号端子にそれぞれ受信機を接続する。そし
て、試験データ発生装置は、ヘッダー５に送信先アドレ
スを組込むとともに、そのセル４をATM交換機７へ出力
する。そして、送信先アドレスが指定した信号端子に接
続された受信機に該当セル４が受信されることを確認す
る。
する前に、このATM交換機７が正常に動作することを確
認する必要がある。このATM交換機７の動作を試験する
一般的手法としては、ISDM端末８が接続される一つの信
号端子に汎用の試験データ信号発生装置を接続し、ま
た、他の各信号端子にそれぞれ受信機を接続する。そし
て、試験データ発生装置は、ヘッダー５に送信先アドレ
スを組込むとともに、そのセル４をATM交換機７へ出力
する。そして、送信先アドレスが指定した信号端子に接
続された受信機に該当セル４が受信されることを確認す
る。
［発明が解決しようとする課題］ しかしながら、上述した汎用の試験データ発生装置に
おいて、内部メモリに一定のパターンデータが記憶され
ており、例えばクロック信号等によって、一定周期でそ
のパータンデータを繰返し送出する。そして、第４図の
セル４の情報領域６に上述したパータンデータを設定し
て送出していた。また、送信先アドレスは操作者がその
都度設定するか、またはカウンタ等を用いて順番に設定
していく等の手法を採用していた。
おいて、内部メモリに一定のパターンデータが記憶され
ており、例えばクロック信号等によって、一定周期でそ
のパータンデータを繰返し送出する。そして、第４図の
セル４の情報領域６に上述したパータンデータを設定し
て送出していた。また、送信先アドレスは操作者がその
都度設定するか、またはカウンタ等を用いて順番に設定
していく等の手法を採用していた。
操作者がその都度送信先アドレスを設定したり、又は
カウンタ等を用いて送信先アドレスを順番に設定してい
く手法は、ATM交換機７の実際の使用状況とは大きくか
け離れており、正確に使用状態をシミュレートしたこと
にはならない。
カウンタ等を用いて送信先アドレスを順番に設定してい
く手法は、ATM交換機７の実際の使用状況とは大きくか
け離れており、正確に使用状態をシミュレートしたこと
にはならない。
特に、ATM交換機７の切換スイッチ群は時分割アナロ
グスイッチで構成されているので、ランダムに切換動作
を行って、あらゆる接続状態を再現して異常の有無を確
認する必要がある。しかるに、前述した手法によれば、
たとえ長時間に亘って試験用のセル４を送出し続けたと
しても、切換スイッチ群において全ての接続組合わせが
生じない。
グスイッチで構成されているので、ランダムに切換動作
を行って、あらゆる接続状態を再現して異常の有無を確
認する必要がある。しかるに、前述した手法によれば、
たとえ長時間に亘って試験用のセル４を送出し続けたと
しても、切換スイッチ群において全ての接続組合わせが
生じない。
本発明はこのような事情に鑑みてなされたものであ
り、ヘッダーのビットデータの一部を擬似ランダム信号
のビットデータに置換えることにより、ATM交換機へ入
力される試験用セルのヘッダーに含まれる送信先アドレ
スをランダムに変化でき、ATM交換機のあらゆる接続状
態を再現でき、より実際の使用状況をシミュレートした
状態で試験が実施できるデータ発生装置を提供すること
を目的とする。
り、ヘッダーのビットデータの一部を擬似ランダム信号
のビットデータに置換えることにより、ATM交換機へ入
力される試験用セルのヘッダーに含まれる送信先アドレ
スをランダムに変化でき、ATM交換機のあらゆる接続状
態を再現でき、より実際の使用状況をシミュレートした
状態で試験が実施できるデータ発生装置を提供すること
を目的とする。
［課題を解決するための手段］ 上記課題を解消するために本発明のデータ発生装置に
おいては、クロック信号を受けて、このクロック信号を
セルを構成する規定ビット数に分周する分周回路と、セ
ルの各ビット位置に設定すべき各データをクロック信号
に同期して出力するデータ出力回路と、クロック信号に
同期して連続する擬似ランダム信号を出力するPN発生回
路と、セル内における擬似ランダム信号のビットデータ
を挿入すべきビット位置を、分周回路から出力される分
周信号入力時刻からのクロック数でもって指定する挿入
ビット位置指定回路と、データ出力回路から出力される
各データのうち挿入ビット位置指定回路にて指定された
ビット位置のデータをPN発生回路から出力される擬似ラ
ンダム信号のビットデータに置換えるセレクタ回路とを
備えている。
おいては、クロック信号を受けて、このクロック信号を
セルを構成する規定ビット数に分周する分周回路と、セ
ルの各ビット位置に設定すべき各データをクロック信号
に同期して出力するデータ出力回路と、クロック信号に
同期して連続する擬似ランダム信号を出力するPN発生回
路と、セル内における擬似ランダム信号のビットデータ
を挿入すべきビット位置を、分周回路から出力される分
周信号入力時刻からのクロック数でもって指定する挿入
ビット位置指定回路と、データ出力回路から出力される
各データのうち挿入ビット位置指定回路にて指定された
ビット位置のデータをPN発生回路から出力される擬似ラ
ンダム信号のビットデータに置換えるセレクタ回路とを
備えている。
［作用］ このように構成されたデータ発生装置であれば、デー
タ出力回路からクロック信号に同期してセルに組込むべ
き各データが順次出力される。一方、PN発生回路から前
記クロック信号に同期して擬似ランダム信号のデータが
順次出力される。また、擬似ランダム信号のビットデー
タを挿入すべきビット位置をセルのヘッダー内に指定す
れば、挿入ビット位置指定回路からはセルのヘッダーに
ランダムデータを挿入すべき挿入位置を指定する指定信
号が出力される。よって。セレクタ回路はデータ出力回
路から出力されるセルの各データのうち挿入ビット位置
指定回路が指定したビット位置のデータをPN発生回路か
ら出力された擬似ランダム信号のビットデーに置換え
る。よって、セレクタ回路から出力されるセルのヘッダ
ーの一部にはランダムデータが含まれる。
タ出力回路からクロック信号に同期してセルに組込むべ
き各データが順次出力される。一方、PN発生回路から前
記クロック信号に同期して擬似ランダム信号のデータが
順次出力される。また、擬似ランダム信号のビットデー
タを挿入すべきビット位置をセルのヘッダー内に指定す
れば、挿入ビット位置指定回路からはセルのヘッダーに
ランダムデータを挿入すべき挿入位置を指定する指定信
号が出力される。よって。セレクタ回路はデータ出力回
路から出力されるセルの各データのうち挿入ビット位置
指定回路が指定したビット位置のデータをPN発生回路か
ら出力された擬似ランダム信号のビットデーに置換え
る。よって、セレクタ回路から出力されるセルのヘッダ
ーの一部にはランダムデータが含まれる。
したがって、ヘッダーに含まれる送信先アドレスがラ
ンダムに変化するので、ATM交換機を実際の使用状況に
近い状態で試験できる。
ンダムに変化するので、ATM交換機を実際の使用状況に
近い状態で試験できる。
［実施例］ 以下本発明の一実施例を図面を用いて説明する。
第１図は実施例のデータ発生装置の概略構成を示すブ
ロック図である。なお、このデータ発生装置から出力さ
れる試験用のセル４は当然第４図に示したセル４と同一
構成であり、５バイトのヘッダー５と48バイトの情報領
域６との合計53バイトのフレーム長Ｌ（＝53）を有す
る。また、１バイトを８ビット構成とすると、セル４は
合計53×８＝424ビットで構成されている。
ロック図である。なお、このデータ発生装置から出力さ
れる試験用のセル４は当然第４図に示したセル４と同一
構成であり、５バイトのヘッダー５と48バイトの情報領
域６との合計53バイトのフレーム長Ｌ（＝53）を有す
る。また、１バイトを８ビット構成とすると、セル４は
合計53×８＝424ビットで構成されている。
図中11はATM通信方式によって予め定められているセ
ル４の伝送速度によって決まる155.52MHzの周波数F
0（＝1/T0）を有するクロック信号ａを発生するクロッ
ク発生器である。このクロック発生器11から出力された
クロック信号ａは分周回路12へ入力される。分周回路12
は入力信号の周波数を1/8に分周する分周器12aと、この
分周器12aの出力信号の周波数をさらに1/53に分周する
分周器12bとの２個の分周器12a,12bを直列接続したもの
である。したがって、分周回路12から出力される分周信
号ｃはクロック信号ａをセル４の規定ビット数である1/
424に分周した周波数（周期）を有する。
ル４の伝送速度によって決まる155.52MHzの周波数F
0（＝1/T0）を有するクロック信号ａを発生するクロッ
ク発生器である。このクロック発生器11から出力された
クロック信号ａは分周回路12へ入力される。分周回路12
は入力信号の周波数を1/8に分周する分周器12aと、この
分周器12aの出力信号の周波数をさらに1/53に分周する
分周器12bとの２個の分周器12a,12bを直列接続したもの
である。したがって、分周回路12から出力される分周信
号ｃはクロック信号ａをセル４の規定ビット数である1/
424に分周した周波数（周期）を有する。
クロック発生器11から出力されたクロック信号ａおよ
び分周回路12から出力された分周信号ｃはデータ出力回
路13内のカウンタ13aのクロック端子CKおよびリセット
端子Ｒに印加される。カウンタ13aは入力されたクロッ
ク信号ａのクロック数を計数して、計数値をアドレス値
として次のデータメモリ13bのアドレス端子へ送出す
る。そして、リセット端子Ｒに分周信号ｃが入力される
と計数値を０にクリアして再度０から計数を再開する。
び分周回路12から出力された分周信号ｃはデータ出力回
路13内のカウンタ13aのクロック端子CKおよびリセット
端子Ｒに印加される。カウンタ13aは入力されたクロッ
ク信号ａのクロック数を計数して、計数値をアドレス値
として次のデータメモリ13bのアドレス端子へ送出す
る。そして、リセット端子Ｒに分周信号ｃが入力される
と計数値を０にクリアして再度０から計数を再開する。
データメモリ13b内には、１〜424の各アドレスにそれ
ぞれD1〜D424の合計424個のビットデータが記憶されて
いる。この各ビットデータD1〜D424の値は予め適当な値
に設定されている。そして、カウンタ13aからアドレス
値が指定されると、該当アドレスに記憶されている一つ
のデータＤを読み出してデータ信号ｆとしてセレクタ回
路14の一方の入力端子Ａへ送出する。
ぞれD1〜D424の合計424個のビットデータが記憶されて
いる。この各ビットデータD1〜D424の値は予め適当な値
に設定されている。そして、カウンタ13aからアドレス
値が指定されると、該当アドレスに記憶されている一つ
のデータＤを読み出してデータ信号ｆとしてセレクタ回
路14の一方の入力端子Ａへ送出する。
すなわち、データ出力回路13は分周信号ｃが入力され
ると、クロック信号ａに同期してATM通信方式のセル４
の424個の各ビットに設定すべき予め設定された424個の
ビットデータD1〜D424をデータ信号ｆとして出力する。
ると、クロック信号ａに同期してATM通信方式のセル４
の424個の各ビットに設定すべき予め設定された424個の
ビットデータD1〜D424をデータ信号ｆとして出力する。
クロック発生器11から出力されたクロック信号ａはPN
（Pseudo Noise）発生回路15のクロック端子CKへ印加さ
れる。PN発生回路15は、周知のように、クロック端子CK
へ入力されるクロック信号ａに同期してそのデータ値PN
がほぼランダムに変化する擬似ランダム信号ｅを出力す
る。PN発生回路15から出力される擬似ランダム信号ｅは
前記セレクタ回路14の他方の入力端子Ｂへ入力される。
（Pseudo Noise）発生回路15のクロック端子CKへ印加さ
れる。PN発生回路15は、周知のように、クロック端子CK
へ入力されるクロック信号ａに同期してそのデータ値PN
がほぼランダムに変化する擬似ランダム信号ｅを出力す
る。PN発生回路15から出力される擬似ランダム信号ｅは
前記セレクタ回路14の他方の入力端子Ｂへ入力される。
さらに、クロック発生器11から出力されたクロック信
号ａおよび分周回路12から出力された分周信号ｃは挿入
ビット位置指定回路16内のシフトレジスタ16aのクロッ
ク端子CKおよびロード端子LDに印加される。このシフト
レジスタ16aのデータ入力端子Ｄには挿入ビット位置指
定メモリ16bから424ビット構成のビット位置指定データ
が印加される。
号ａおよび分周回路12から出力された分周信号ｃは挿入
ビット位置指定回路16内のシフトレジスタ16aのクロッ
ク端子CKおよびロード端子LDに印加される。このシフト
レジスタ16aのデータ入力端子Ｄには挿入ビット位置指
定メモリ16bから424ビット構成のビット位置指定データ
が印加される。
挿入ビット位置指定メモリ16b内には、このデータ発
生装置から出力する試験用のセル４を構成する424個の
ビットデータのどのビット位置にランダムデータを挿入
するかの情報が先頭からのクロック数で記憶されてい
る。第２図に示すように、先頭から２番目のビット位置
と４番目のビット位置と10番目のビット位置にランダム
データを挿入する場合には、前述した424個のデータの
うち2,4,10番目のビットデータを１とし他の全てのビッ
トデータを０に設定したビット位置指定データ［010100
0001000……000］が記憶されている。
生装置から出力する試験用のセル４を構成する424個の
ビットデータのどのビット位置にランダムデータを挿入
するかの情報が先頭からのクロック数で記憶されてい
る。第２図に示すように、先頭から２番目のビット位置
と４番目のビット位置と10番目のビット位置にランダム
データを挿入する場合には、前述した424個のデータの
うち2,4,10番目のビットデータを１とし他の全てのビッ
トデータを０に設定したビット位置指定データ［010100
0001000……000］が記憶されている。
シフトレジスタ16aは内部に424個の内部レジスタR1〜
R424を有し、ロード端子LDに分周信号ｃが印加される
と、データ端子Ｄに印加されている前述した424桁のビ
ット位置指定データを内部レジスタR1〜R424に取込む。
そして、クロック端子CKにクロック信号ａが入力される
毎に、内部レジスタR1〜R424に記憶されているビット位
置指定データの各ビットデータを出力する。このシフト
レジスタ16aから出力されたビット位置指定信号ｇは前
記セレクタ回路14のセレクト端子SELへ印加される。
R424を有し、ロード端子LDに分周信号ｃが印加される
と、データ端子Ｄに印加されている前述した424桁のビ
ット位置指定データを内部レジスタR1〜R424に取込む。
そして、クロック端子CKにクロック信号ａが入力される
毎に、内部レジスタR1〜R424に記憶されているビット位
置指定データの各ビットデータを出力する。このシフト
レジスタ16aから出力されたビット位置指定信号ｇは前
記セレクタ回路14のセレクト端子SELへ印加される。
セレクタ回路14は挿入ビット位置指定回路16から送出
されるビット位置指定信号ｇが［１］レベルになると、
データ出力回路13からクロック信号ａに同期して入力さ
れているデータ信号ｆのビットデータをPN発生回路15か
ら入力されているビットデータに置換えてセルデータ信
号ｈとして出力する。
されるビット位置指定信号ｇが［１］レベルになると、
データ出力回路13からクロック信号ａに同期して入力さ
れているデータ信号ｆのビットデータをPN発生回路15か
ら入力されているビットデータに置換えてセルデータ信
号ｈとして出力する。
次に、このように構成されたデータ発生装置の動作を
第２図のタイムチャートを用いて説明する。
第２図のタイムチャートを用いて説明する。
時刻t0にて分周回路12から出力される分周回路信号ｃ
が立上がると、データ出力回路13のカウンタ13aの計数
値がリセットされ再度０から計数を開始する。そして、
クロック信号ａが出力される毎に、カウンタ13aからデ
ータメモリ13bへ入力されるアドレス値が増大してい
く、よってデータメモリ13bからビットデータD1〜D424
がデータ信号ｆとして出力されていく。また、時刻t0に
て分周信号ｃが立ち上がると、シフトレジスタ16aの内
部レジスタR1〜R424に挿入ビット位置メモリ16bに設定
されているビット位置指定データが取込まれ、クロック
信号ａに同期してセレクタ回路14へ送出される。なお、
PN発生回路15は分周信号ｃの立上がりに関係なくクロッ
ク信号ａに同期して常時擬似ランダム信号ｅを出力して
いる。したがって、セレクト回路14からクロック信号ａ
に同期してデータ出力回路13からのデータ信号ｆがセル
データ信号ｈとして出力される。
が立上がると、データ出力回路13のカウンタ13aの計数
値がリセットされ再度０から計数を開始する。そして、
クロック信号ａが出力される毎に、カウンタ13aからデ
ータメモリ13bへ入力されるアドレス値が増大してい
く、よってデータメモリ13bからビットデータD1〜D424
がデータ信号ｆとして出力されていく。また、時刻t0に
て分周信号ｃが立ち上がると、シフトレジスタ16aの内
部レジスタR1〜R424に挿入ビット位置メモリ16bに設定
されているビット位置指定データが取込まれ、クロック
信号ａに同期してセレクタ回路14へ送出される。なお、
PN発生回路15は分周信号ｃの立上がりに関係なくクロッ
ク信号ａに同期して常時擬似ランダム信号ｅを出力して
いる。したがって、セレクト回路14からクロック信号ａ
に同期してデータ出力回路13からのデータ信号ｆがセル
データ信号ｈとして出力される。
そして、時刻t1にてビット位置指定信号ｇが［１］レ
ベルへ立上がると、データ信号ｆのビットデータを擬似
ランダム信号ｅのビットデータに置換える。すなわち、
セルデータ信号ｈの該当ビット位置にはランダムデータ
PN2が挿入さる。
ベルへ立上がると、データ信号ｆのビットデータを擬似
ランダム信号ｅのビットデータに置換える。すなわち、
セルデータ信号ｈの該当ビット位置にはランダムデータ
PN2が挿入さる。
同様に、時刻t2,および時刻t3にてランダムデータPN
4,PN10が挿入される。
4,PN10が挿入される。
そして、時刻t4にて再度分周信号ｃが立上がると、１
個分のセル４を構成する424個のビットデータからなる
セルデータ信号ｈの送出が終了する。そして、次の１個
分のセル４のセルデータ信号ｈの出力が開始される。こ
の場合、データ出力回路13から出力されるデータ信号ｆ
を構成する各データは分周信号ｃが入力される毎に繰返
される。しかし、セルデータ信号ｈのヘッダー内の２番
目,4番目および10番目のビットデータはPN発生回路15か
ら出力される擬似ランダム信号ｅのビットデータがその
都度置き換えられる。したがって、セル４のヘッダー５
の送信先アドレスは出力される試験用のセル４毎に異な
ったランダム値となる。
個分のセル４を構成する424個のビットデータからなる
セルデータ信号ｈの送出が終了する。そして、次の１個
分のセル４のセルデータ信号ｈの出力が開始される。こ
の場合、データ出力回路13から出力されるデータ信号ｆ
を構成する各データは分周信号ｃが入力される毎に繰返
される。しかし、セルデータ信号ｈのヘッダー内の２番
目,4番目および10番目のビットデータはPN発生回路15か
ら出力される擬似ランダム信号ｅのビットデータがその
都度置き換えられる。したがって、セル４のヘッダー５
の送信先アドレスは出力される試験用のセル４毎に異な
ったランダム値となる。
よって、このようなデータ発生装置をATM交換機７の
信号端子に接続して、ATM交換機７の動作試験を実施す
れば、信号端子に印加される試験用のセル４の送信先ア
ドレスがランダムに変化するので、ATM交換機７におけ
る切換スイッチ群における全ての接続状態の組合わせが
実現される。よって、より実際の使用状況に近い状態で
試験を実施できる。
信号端子に接続して、ATM交換機７の動作試験を実施す
れば、信号端子に印加される試験用のセル４の送信先ア
ドレスがランダムに変化するので、ATM交換機７におけ
る切換スイッチ群における全ての接続状態の組合わせが
実現される。よって、より実際の使用状況に近い状態で
試験を実施できる。
なお、本発明は上述した実施例に限定されるものでは
ない。実施例装置においては、挿入ビット位置指定メモ
リ16bに2,4,10番目のビット位置のビットデータを１に
設定したが、必要に応じてヘッダー５内の任意のビット
位置のビットデータを１に設定可能である。すなわち、
出力される試験用のセル４のヘッダー５の任意位置のビ
ットデータをランダムデータに置換えることが可能であ
る。
ない。実施例装置においては、挿入ビット位置指定メモ
リ16bに2,4,10番目のビット位置のビットデータを１に
設定したが、必要に応じてヘッダー５内の任意のビット
位置のビットデータを１に設定可能である。すなわち、
出力される試験用のセル４のヘッダー５の任意位置のビ
ットデータをランダムデータに置換えることが可能であ
る。
また、実施例装置においては、クロック信号ａをクロ
ック発生器11で発生させるようにしたが、必要に応じ
て、本実施例装置の外部から入力するようにしてもよ
い。
ック発生器11で発生させるようにしたが、必要に応じ
て、本実施例装置の外部から入力するようにしてもよ
い。
［発明の効果］ 以上説明したように本発明のデータ発生装置によれ
ば、ATM通信方式におけるセルのヘッダー内におけるビ
ットデータの一部を擬似ランダム信号のビットデータに
置換えている。したがって、ATM交換機へ入力される試
験用のセルのヘッダーに含まれる送信先アドレスをラン
ダムに変化させることが可能になる。その結果、ATM交
換機のあらゆる接続状態を再現でき、より実際の使用状
況をシミュレートした状態でこのATM交換機に対する試
験を実施できる。
ば、ATM通信方式におけるセルのヘッダー内におけるビ
ットデータの一部を擬似ランダム信号のビットデータに
置換えている。したがって、ATM交換機へ入力される試
験用のセルのヘッダーに含まれる送信先アドレスをラン
ダムに変化させることが可能になる。その結果、ATM交
換機のあらゆる接続状態を再現でき、より実際の使用状
況をシミュレートした状態でこのATM交換機に対する試
験を実施できる。
第１図は本発明の一実施例に係わるデータ発生装置の概
略構成を示すブロック図、第２図は同実施例装置の動作
を示すタイムチャート、第３図は一般的な伝送フォーマ
ットを示す図、第４図はATM通信方式のセルのフォーマ
ットを示す図、第５図は一般的なATM交換機を示す図で
ある。 ４……セル、５……ヘッダー、６……情報領域、７……
ATM交換機、11……クロック発生器、12……分周回路、1
3……データ出力回路、13a……カウンタ、13b……デー
タメモリ、14……セレクタ回路、15……PN発生回路、16
……挿入ビット位置指定回路、16a……シフトレジス
タ、16b……挿入ビット位置指定メモリ、ａ……クロッ
ク信号、ｃ……分周信号、ｅ……擬似ランダム信号、ｆ
……データ信号、ｇ……ビット位置指定信号、ｈ……セ
ルデータ信号。
略構成を示すブロック図、第２図は同実施例装置の動作
を示すタイムチャート、第３図は一般的な伝送フォーマ
ットを示す図、第４図はATM通信方式のセルのフォーマ
ットを示す図、第５図は一般的なATM交換機を示す図で
ある。 ４……セル、５……ヘッダー、６……情報領域、７……
ATM交換機、11……クロック発生器、12……分周回路、1
3……データ出力回路、13a……カウンタ、13b……デー
タメモリ、14……セレクタ回路、15……PN発生回路、16
……挿入ビット位置指定回路、16a……シフトレジス
タ、16b……挿入ビット位置指定メモリ、ａ……クロッ
ク信号、ｃ……分周信号、ｅ……擬似ランダム信号、ｆ
……データ信号、ｇ……ビット位置指定信号、ｈ……セ
ルデータ信号。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28 H04L 12/56
Claims (1)
- 【請求項１】クロック信号を受けて、このクロック信号
をセルを構成する規定ビット数に分周する分周回路（1
2）と、前記セルの各ビット位置に設定すべき各データ
を前記クロック信号に同期して出力するデータ出力回路
（13）と、前記クロック信号に同期して連続する擬似ラ
ンダム信号を出力するPN発生回路（15）と、前記セル内
における前記擬似ランダム信号のビットデータを挿入す
べきビット位置を、前記分周回路から出力される分周信
号入力時刻からのクロック数でもって指定する挿入ビッ
ト位置指定回路（16）と、前記データ出力回路から出力
される各データのうち前記挿入ビット位置指定回路にて
指定されたビット位置のデータを前記PN発生回路から出
力される前記擬似ランダム信号のビットデータに置換え
るセレクタ回路（14）とを備えたデータ発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25911690A JP2810777B2 (ja) | 1990-09-28 | 1990-09-28 | データ発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25911690A JP2810777B2 (ja) | 1990-09-28 | 1990-09-28 | データ発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04137843A JPH04137843A (ja) | 1992-05-12 |
| JP2810777B2 true JP2810777B2 (ja) | 1998-10-15 |
Family
ID=17329540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25911690A Expired - Fee Related JP2810777B2 (ja) | 1990-09-28 | 1990-09-28 | データ発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2810777B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2699303B1 (fr) * | 1992-12-16 | 1995-02-24 | Thierry Houdoin | Procédé de génération d'erreurs cellule et dispositif de mise en Óoeuvre du procédé. |
-
1990
- 1990-09-28 JP JP25911690A patent/JP2810777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04137843A (ja) | 1992-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0119218B1 (en) | Bulk/interactive data switching system | |
| JP3084058B2 (ja) | 同期―非同期コンバータ | |
| US5485453A (en) | Method for handling redundant switching planes in packet switches and a packet switch for carrying out the method | |
| US5117417A (en) | Circuit for checking the defined transmission bit rates | |
| CA1211824A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
| US6064670A (en) | Matrix for switching between two multiplex groups | |
| RU98115888A (ru) | Мини-ячейки с переменным размером полезной нагрузки | |
| US4542498A (en) | High bit-rate coupler between a PCM channel multiplex and a packet switching unit | |
| CA2163594A1 (en) | Method of generating a random element as well as a method for traffic mixing, random element generator and system component therewith | |
| CA2059396C (en) | Compact device for checking a header error in asynchronous transfer mode cells | |
| US3987251A (en) | Time division switching network for switching multirate multiplexed data | |
| US5402426A (en) | Method and arrangement for checking the observance of prescribed transmission bit rates in an ATM switching equipment | |
| US4564936A (en) | Time division switching network | |
| RU2142646C1 (ru) | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| JP2810777B2 (ja) | データ発生装置 | |
| US5926461A (en) | Process for measuring switching delays | |
| US6219350B1 (en) | ATM cell converting apparatus which includes tone and DTMF generating function and method using the same | |
| JP2987258B2 (ja) | 非同期転送モード通信網におけるトラヒック監視方式 | |
| JPH09153922A (ja) | フレームデータ変換回路 | |
| FI72628C (fi) | Indirekt styrd telekommunikationsanlaeggning, saerskilt en med tidskanalkopplingar foersedd fjaerrtelefoncentralanlaeggning. | |
| JP3020746B2 (ja) | Ａｔｍ試験セル送出回路 | |
| JP3060377B2 (ja) | Ａｔｍセル試験信号発生装置 | |
| SU1506584A1 (ru) | Устройство дл асинхронной коммутации цифровых сигналов | |
| JP2852376B2 (ja) | 故障通知セル発生装置 | |
| JPH0537544A (ja) | ヘツダエラーチエツク装置及びａｔｍセル監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |