JP3552176B2 - 熱バランス回路 - Google Patents
熱バランス回路 Download PDFInfo
- Publication number
- JP3552176B2 JP3552176B2 JP13640795A JP13640795A JP3552176B2 JP 3552176 B2 JP3552176 B2 JP 3552176B2 JP 13640795 A JP13640795 A JP 13640795A JP 13640795 A JP13640795 A JP 13640795A JP 3552176 B2 JP3552176 B2 JP 3552176B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- circuit
- pulse signal
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【産業上の利用分野】
この発明は例えばCMOS型ICで構成される回路の消費電力量をバランスさせ、CMOS型IC内の温度を一定値に維持させる場合に用いる熱バランス回路に関する。
【0002】
【従来の技術】
半導体集積回路で構成されるメモリを試験するメモリ試験装置では試験のタイミングを規定するために、基準タイミングから所定の遅延時間が与えられたクロックを発生させ、このクロックのタイミングで試験パターン信号を生成させ、試験を行なっている。
【0003】
遅延時間を与える遅延回路としてはクロックパルスのパルス間隔を遅延単位として切替るステップ可変型の遅延回路と、クロックパルスのパルス間隔内の微少時間の遅延時間を与える微少遅延回路とが用いられ、ステップ可変型の遅延回路の遅延時間と、微少遅延回路の遅延時間との組合せによって任意の遅延時間が得られるように構成される。
【0004】
この発明は微少遅延回路の改良に関するものである。
微少遅延回路は一般にCMOS型ICに形成される能動素子列を利用して構成する。CMOS型ICを遅延回路として利用する理由は、CMOS型ICは無信号状態では消費電力が極めて小さく、発熱量を小さく抑えることができるからである。
【0005】
【発明が解決しようとする課題】
CMOS型ICで構成された遅延回路は、信号が入力され能動素子がオン,オフ動作を始めると、電力を消費する状態となる。IC内の温度は電力消費量に比例して上昇し、この温度変化によって信号の遅延時間が変動する不都合がある。特に遅延させるべき信号の周波数が高くなるに従って電力消費量が上昇し、これに伴なって遅延時間が変化してしまう欠点がある。
【0006】
この発明の目的は入力される信号の周波数が変化しても常に電力消費量を安定化し、遅延時間を一定に維持することができる熱バランス回路を提供しようとするものである。
【0007】
【課題を解決するための手段】
この発明では遅延させるべき信号が供給される遅延回路と、この回路に遅延させるべき第1パルス信号を供給する第1パルス供給路と、この第1パルス供給路を通じて供給される第1パルス信号の数を一定時間計数するカウンタと、このカウンタで計数した計数値と予め定めた値との差を求める演算手段と、この演算手段で算出した差の値と同数のパルスが与えられ遅延回路を構成する回路に近接して設けたダミー回路とによって構成され遅延させるべきパルス信号の周波数が変わっても遅延回路を構成する回路とダミー回路の双方で消費する電力量を一定値に維持するように構成したものである。
【0008】
従って、この発明による熱バランス回路によれば、遅延させるべきパルス信号の周波数が変わっても、一定時間内に入力されるパルス信号の個数を計数し、その計数値と予め設定した値との差の個数分のパルスをダミー回路に与えるから、全体としてCMOS型IC内の電力消費量を一定値に維持することができる。よって遅延させるべきパルス信号の周波数が変わっても、遅延時間を一定値に維持することができる。
【0009】
【実施例】
図1にこの発明の一実施例を示す。図中10は遅延回路、11はこの遅延回路10に近接して同一の回路で構成したダミー回路を示す。遅延回路10には第1パルス供給路12が接続され、ダミー回路11には第2パルス供給路13がアンドゲート14を介して接続される。ダミー回路11に供給される第2パルス信号CP2の周波数F2 は、第1パルス供給路12を通じて遅延回路10に供給される第1パルスCP1の最高周波数Fmに等しいかそれ以上の周波数F2 ≧Fm とされる。
【0010】
第1パルス供給路12にはカウンタ15が接続される。このカウンタ15は第1パルス供給路12を通じて入力される第1パルス信号CP1を予め設定した一定時間、計数する動作を行なう。16はカウンタ15を一定時間計数動作させる計時手段を示す。この例ではこの計時手段16を第2パルス供給路13を通じて供給される第2パルス信号CP2を所定個数分計数するカウンタ17と、このカウンタ17の計数値が所定値に達したことを検出するアンドゲート18,19とによって構成した場合を示す。
【0011】
つまり、アンドゲート18はカウンタ17の出力端子Q1 〜Q5 の出力が全てH論理に揃ったこと(32カウント)を検出し、その検出出力をインバータ21を通じてカウンタ15の入力側に接続したアンドゲート22の一方の入力端子に供給する。従ってカウンタ17の計数値が32カウントに達すると、インバータ21の出力がL論理に立下がり、アンドゲート22を閉の状態に制御する。これによりカウンタ15は計数動作を停止する。第2パルス信号CP2の周波数F2 が常に一定周波数であるものとすると、カウンタ17が第2パルス信号CP2を32個計数する時間は常に一定となる。従ってカウンタ15は第1パルス信号CP1を常に一定時間計数することになる。
【0012】
カウンタ15が計数した計数値は演算手段23に引き渡される。演算手段23ではカウンタ15で計数した値と予め定めた値との差を求め、その差の値に等しい数の第2パルス信号CP2をパルス抽出回路27で取出し、ダミー回路11に入力する動作を行なう。
演算手段23としてこの例ではプリセット可能なカウンタを利用した場合を示す。プリセット可能なカウンタのロード入力端子LDにアンドゲート18の出力信号を与える。このように構成することにより、カウンタ17の計数値が32カウントに達し、アンドゲート18がH論理を出力した時点で演算手段23にカウンタ15の計数値が読込まれる。演算手段23を構成するカウンタはカウンタ15の計数値を取込む前の状態では前回32カウントを計数した状態で停止している。このためナンドゲート24はL論理を出力してる状態にあるため、フリップフロップ25は極性反転したH論理を読込む。この結果フリップフロップ25はH論理を出力し、このH論理をインバータ26でL論理に反転してアンドゲート14に供給しているからアンドゲートは閉の状態にある。
【0013】
これに対し、演算手段23にカウンタ15の計数値を読み込むとナンドゲート24はH論理を出力するため、フリップフロップ25はL論理を読込み、出力端子にL論理を出力する。このL論理出力をインバータ26で極性反転するから、アンドゲート14にはH論理が与えられ、アンドゲート14は開の状態に制御される。
【0014】
この結果、演算手段23がカウンタ15の計数値を読込むのと同時にアンドゲート14が開の状態に制御され、ダミー回路11に第2パルス信号CP2を供給する。更に演算手段23も第2パルス信号CP2の計数をカウンタ15の計数値から開始する。演算手段23がカウンタ15の計数値と自己のフルカウント値(32カウント)の差の値と同数の第2パルス信号を計数すると、ナンドゲート24の出力はL論理となり、このL論理信号がフリップフロップ25にH論理として読込まれるから、インバータ26の出力はL論理に立下り、アンドゲート14を閉の状態に制御する。結局、アンドゲート14は図2Eに示すようにカウンタ17が第2パルス信号CP2を32個計数した時点T1 から第2パルス信号CP2をダミー回路11に供給を始め、演算手段23の計数値がフルカウントに達する時点T2 で閉の状態に制御され、ダミー回路11への第2パルス信号CP2の供給を断に制御する。
【0015】
従って図の例ではフリップフロップ25、インバータ26と、アンドゲート26は第2パルス信号を抽出するパルス抽出回路27を構成することになる。
図2Aに示す第1パルス信号CP1がカウンタ15に計数された数をN1 とし、アンドゲート14を通じてダミー回路11に供給された第2パルス信号CP2の数をN2 (図2F)とした場合、N1 とN2 の和は常にこの例ではN1 +N2 =32となる。
【0016】
この関係は第1パルス信号CP1の周波数が変わっても維持され、周期毎に第1パルス信号CP1の計数値に対し、予め定めた数値に不足する数のパルスをダミー回路11に供給するから、平均して見ればCMOS型IC内の発熱量を一定値に維持することができる。
尚、図2CとDに示す信号LOADはアンドゲート18から演算手段23に与えるロード信号、CLEARはカウンタ15と17のクリヤ入力端子CLに与えるクリア信号を示す。
【0017】
【発明の効果】
以上説明したように、この発明によれば一定時間内に供給される第1パルス信号CP1の数を計数し、この計数値N1 が予め定めた設定値(演算手段23を構成するカウンタのフルカウント値)に不足する数N2 のパルスをダミー回路11に供給するから、遅延回路10とダミー回路11に与えられるパルスの総数を一定値に維持することができる。この関係は第1パルス信号CP1の周波数が変わっても維持される。よって遅延回路10に入力される信号の周波数が変わっても、遅延回路10を構成するCMOS型IC内の発熱量を一定値に維持できるから、第1パルス信号CP1の周波数が変わっても遅延回路10の遅延時間を一定値に維持することができる実益が得られる。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図。
【図2】図1の動作を説明するための波形図。
【符号の説明】
10 遅延回路
11 ダミー回路
12 第1パルス供給路
13 第2パルス供給路
15 カウンタ
16 計時手段
23 演算手段
27 パルス抽出手段
Claims (2)
- A.本来動作させるべき遅延回路と、
B.この遅延回路に第1パルス信号を与える第1パルス供給路と、
C.上記第1パルス供給路から供給される第1パルス信号の周波数より高い周波数の第2パルス信号を供給する第2パルス供給路と、
D.予め定めた一定時間内において上記第1パルス信号を計数するカウンタと、
E.このカウンタの計数値と予め定めた値との差の値を求める演算手段と、
F.この演算手段で求めた差の値と同数の上記第2パルス信号を取出すパルス抽出手段と、
G.このパルス抽出手段で抽出した上記第2クロックパルスが与えられ、上記遅延回路に近接して設けられ、上記遅延回路と同一構成のダミー回路と、
によって構成したことを特徴とする熱バランス回路。 - 請求項1記載の熱バランス回路において、演算手段をプリセット可能なカウンタによって構成し、このプリセット可能なカウンタに第1パルス信号を計数したカウンタの計数値を読み込むことにより上記プリセット可能なカウンタのフルカウント値と読み込んだ計数値との間の差を求めるように構成したことを特徴とする熱バランス回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13640795A JP3552176B2 (ja) | 1995-06-02 | 1995-06-02 | 熱バランス回路 |
DE19680526T DE19680526C2 (de) | 1995-06-02 | 1996-05-31 | Temperaturausgeglichene Schaltung |
KR1019970700672A KR100211230B1 (ko) | 1995-06-02 | 1996-05-31 | 열밸런스회로 |
PCT/JP1996/001481 WO1996038911A1 (fr) | 1995-06-02 | 1996-05-31 | Circuit d'equilibrage thermique |
TW085107299A TW295630B (ja) | 1995-06-02 | 1996-06-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13640795A JP3552176B2 (ja) | 1995-06-02 | 1995-06-02 | 熱バランス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08330920A JPH08330920A (ja) | 1996-12-13 |
JP3552176B2 true JP3552176B2 (ja) | 2004-08-11 |
Family
ID=15174449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13640795A Expired - Fee Related JP3552176B2 (ja) | 1995-06-02 | 1995-06-02 | 熱バランス回路 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP3552176B2 (ja) |
KR (1) | KR100211230B1 (ja) |
DE (1) | DE19680526C2 (ja) |
TW (1) | TW295630B (ja) |
WO (1) | WO1996038911A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008686A (en) * | 1997-06-24 | 1999-12-28 | Advantest Corp. | Power consumption control circuit for CMOS circuit |
US7129737B2 (en) | 2001-11-12 | 2006-10-31 | Infineon Technologies Ag | Method for avoiding transients during switching processes in integrated circuits, and an integrated circuit |
US7085982B2 (en) | 2002-01-18 | 2006-08-01 | Hitachi, Ltd. | Pulse generation circuit and semiconductor tester that uses the pulse generation circuit |
DE112005002247T5 (de) | 2004-09-27 | 2007-08-09 | Advantest Corp. | Verbrauchsstrom-Ausgleichsschaltung, Verfahren zum Einstellen eines Ausgleichsstrombetrags, Zeitgeber und Halbleitertestgerät |
JP2009130715A (ja) * | 2007-11-26 | 2009-06-11 | Toshiba Corp | クロック生成回路 |
JP2009145126A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Microelectronics Ltd | 半導体集積回路及びその制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4833695A (en) * | 1987-09-08 | 1989-05-23 | Tektronix, Inc. | Apparatus for skew compensating signals |
JPH02296410A (ja) * | 1989-05-11 | 1990-12-07 | Mitsubishi Electric Corp | 遅延回路 |
US5136180A (en) * | 1991-02-12 | 1992-08-04 | Vlsi Technology, Inc. | Variable frequency clock for a computer system |
-
1995
- 1995-06-02 JP JP13640795A patent/JP3552176B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-31 KR KR1019970700672A patent/KR100211230B1/ko not_active IP Right Cessation
- 1996-05-31 WO PCT/JP1996/001481 patent/WO1996038911A1/ja active IP Right Grant
- 1996-05-31 DE DE19680526T patent/DE19680526C2/de not_active Expired - Fee Related
- 1996-06-17 TW TW085107299A patent/TW295630B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970705232A (ko) | 1997-09-06 |
TW295630B (ja) | 1997-01-11 |
WO1996038911A1 (fr) | 1996-12-05 |
DE19680526T1 (de) | 1997-07-31 |
DE19680526C2 (de) | 1999-04-22 |
JPH08330920A (ja) | 1996-12-13 |
KR100211230B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3552176B2 (ja) | 熱バランス回路 | |
US5818277A (en) | Temperature balanced circuit | |
JP3674982B2 (ja) | 可変分周遅延パルス発生回路 | |
JPH0464431B2 (ja) | ||
JP4122128B2 (ja) | エッジ検出回路 | |
CN112285602B (zh) | 漏电流检测电路、漏电流处理电路及处理器系统 | |
JP2004119268A (ja) | 電池充電保護回路および電源装置 | |
JP2001216047A (ja) | 遅延調整回路 | |
US7688127B2 (en) | Method for generating a output clock signal having a output cycle and a device having a clock signal generating capabilities | |
CN100547407C (zh) | 电容量测的信号产生电路 | |
JPS5692606A (en) | Frequency discriminating circuit | |
JPS5850060A (ja) | 電子式卓上計算機 | |
KR100206906B1 (ko) | 타이머/카운터 회로 | |
JPH04331507A (ja) | 遅延回路 | |
SU1157472A1 (ru) | Устройство дл измерени мощности | |
KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
SU474306A1 (ru) | Датчик отклонени магнитного пол произвольной формы | |
JPS5465582A (en) | Judgement circuit of chattering time | |
JP2748401B2 (ja) | 誤りパルス計数回路 | |
JPH0317275Y2 (ja) | ||
WO1998019395A1 (en) | Delay time control circuit | |
JPS6234378Y2 (ja) | ||
JPH0918302A (ja) | 遅延時間制御回路 | |
JP3144811B2 (ja) | 監視タイマ回路 | |
JPH11133167A (ja) | 微小時間の測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |