JP3552176B2 - 熱バランス回路 - Google Patents
熱バランス回路 Download PDFInfo
- Publication number
- JP3552176B2 JP3552176B2 JP13640795A JP13640795A JP3552176B2 JP 3552176 B2 JP3552176 B2 JP 3552176B2 JP 13640795 A JP13640795 A JP 13640795A JP 13640795 A JP13640795 A JP 13640795A JP 3552176 B2 JP3552176 B2 JP 3552176B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- circuit
- pulse signal
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003111 delayed effect Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は例えばＣＭＯＳ型ＩＣで構成される回路の消費電力量をバランスさせ、ＣＭＯＳ型ＩＣ内の温度を一定値に維持させる場合に用いる熱バランス回路に関する。
【０００２】
【従来の技術】
半導体集積回路で構成されるメモリを試験するメモリ試験装置では試験のタイミングを規定するために、基準タイミングから所定の遅延時間が与えられたクロックを発生させ、このクロックのタイミングで試験パターン信号を生成させ、試験を行なっている。
【０００３】
遅延時間を与える遅延回路としてはクロックパルスのパルス間隔を遅延単位として切替るステップ可変型の遅延回路と、クロックパルスのパルス間隔内の微少時間の遅延時間を与える微少遅延回路とが用いられ、ステップ可変型の遅延回路の遅延時間と、微少遅延回路の遅延時間との組合せによって任意の遅延時間が得られるように構成される。
【０００４】
この発明は微少遅延回路の改良に関するものである。
微少遅延回路は一般にＣＭＯＳ型ＩＣに形成される能動素子列を利用して構成する。ＣＭＯＳ型ＩＣを遅延回路として利用する理由は、ＣＭＯＳ型ＩＣは無信号状態では消費電力が極めて小さく、発熱量を小さく抑えることができるからである。
【０００５】
【発明が解決しようとする課題】
ＣＭＯＳ型ＩＣで構成された遅延回路は、信号が入力され能動素子がオン，オフ動作を始めると、電力を消費する状態となる。ＩＣ内の温度は電力消費量に比例して上昇し、この温度変化によって信号の遅延時間が変動する不都合がある。特に遅延させるべき信号の周波数が高くなるに従って電力消費量が上昇し、これに伴なって遅延時間が変化してしまう欠点がある。
【０００６】
この発明の目的は入力される信号の周波数が変化しても常に電力消費量を安定化し、遅延時間を一定に維持することができる熱バランス回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
この発明では遅延させるべき信号が供給される遅延回路と、この回路に遅延させるべき第１パルス信号を供給する第１パルス供給路と、この第１パルス供給路を通じて供給される第１パルス信号の数を一定時間計数するカウンタと、このカウンタで計数した計数値と予め定めた値との差を求める演算手段と、この演算手段で算出した差の値と同数のパルスが与えられ遅延回路を構成する回路に近接して設けたダミー回路とによって構成され遅延させるべきパルス信号の周波数が変わっても遅延回路を構成する回路とダミー回路の双方で消費する電力量を一定値に維持するように構成したものである。
【０００８】
従って、この発明による熱バランス回路によれば、遅延させるべきパルス信号の周波数が変わっても、一定時間内に入力されるパルス信号の個数を計数し、その計数値と予め設定した値との差の個数分のパルスをダミー回路に与えるから、全体としてＣＭＯＳ型ＩＣ内の電力消費量を一定値に維持することができる。よって遅延させるべきパルス信号の周波数が変わっても、遅延時間を一定値に維持することができる。
【０００９】
【実施例】
図１にこの発明の一実施例を示す。図中１０は遅延回路、１１はこの遅延回路１０に近接して同一の回路で構成したダミー回路を示す。遅延回路１０には第１パルス供給路１２が接続され、ダミー回路１１には第２パルス供給路１３がアンドゲート１４を介して接続される。ダミー回路１１に供給される第２パルス信号ＣＰ２の周波数Ｆ２ は、第１パルス供給路１２を通じて遅延回路１０に供給される第１パルスＣＰ１の最高周波数Ｆｍに等しいかそれ以上の周波数Ｆ２ ≧Ｆｍ とされる。
【００１０】
第１パルス供給路１２にはカウンタ１５が接続される。このカウンタ１５は第１パルス供給路１２を通じて入力される第１パルス信号ＣＰ１を予め設定した一定時間、計数する動作を行なう。１６はカウンタ１５を一定時間計数動作させる計時手段を示す。この例ではこの計時手段１６を第２パルス供給路１３を通じて供給される第２パルス信号ＣＰ２を所定個数分計数するカウンタ１７と、このカウンタ１７の計数値が所定値に達したことを検出するアンドゲート１８，１９とによって構成した場合を示す。
【００１１】
つまり、アンドゲート１８はカウンタ１７の出力端子Ｑ１ 〜Ｑ５ の出力が全てＨ論理に揃ったこと（３２カウント）を検出し、その検出出力をインバータ２１を通じてカウンタ１５の入力側に接続したアンドゲート２２の一方の入力端子に供給する。従ってカウンタ１７の計数値が３２カウントに達すると、インバータ２１の出力がＬ論理に立下がり、アンドゲート２２を閉の状態に制御する。これによりカウンタ１５は計数動作を停止する。第２パルス信号ＣＰ２の周波数Ｆ２ が常に一定周波数であるものとすると、カウンタ１７が第２パルス信号ＣＰ２を３２個計数する時間は常に一定となる。従ってカウンタ１５は第１パルス信号ＣＰ１を常に一定時間計数することになる。
【００１２】
カウンタ１５が計数した計数値は演算手段２３に引き渡される。演算手段２３ではカウンタ１５で計数した値と予め定めた値との差を求め、その差の値に等しい数の第２パルス信号ＣＰ２をパルス抽出回路２７で取出し、ダミー回路１１に入力する動作を行なう。
演算手段２３としてこの例ではプリセット可能なカウンタを利用した場合を示す。プリセット可能なカウンタのロード入力端子ＬＤにアンドゲート１８の出力信号を与える。このように構成することにより、カウンタ１７の計数値が３２カウントに達し、アンドゲート１８がＨ論理を出力した時点で演算手段２３にカウンタ１５の計数値が読込まれる。演算手段２３を構成するカウンタはカウンタ１５の計数値を取込む前の状態では前回３２カウントを計数した状態で停止している。このためナンドゲート２４はＬ論理を出力してる状態にあるため、フリップフロップ２５は極性反転したＨ論理を読込む。この結果フリップフロップ２５はＨ論理を出力し、このＨ論理をインバータ２６でＬ論理に反転してアンドゲート１４に供給しているからアンドゲートは閉の状態にある。
【００１３】
これに対し、演算手段２３にカウンタ１５の計数値を読み込むとナンドゲート２４はＨ論理を出力するため、フリップフロップ２５はＬ論理を読込み、出力端子にＬ論理を出力する。このＬ論理出力をインバータ２６で極性反転するから、アンドゲート１４にはＨ論理が与えられ、アンドゲート１４は開の状態に制御される。
【００１４】
この結果、演算手段２３がカウンタ１５の計数値を読込むのと同時にアンドゲート１４が開の状態に制御され、ダミー回路１１に第２パルス信号ＣＰ２を供給する。更に演算手段２３も第２パルス信号ＣＰ２の計数をカウンタ１５の計数値から開始する。演算手段２３がカウンタ１５の計数値と自己のフルカウント値（３２カウント）の差の値と同数の第２パルス信号を計数すると、ナンドゲート２４の出力はＬ論理となり、このＬ論理信号がフリップフロップ２５にＨ論理として読込まれるから、インバータ２６の出力はＬ論理に立下り、アンドゲート１４を閉の状態に制御する。結局、アンドゲート１４は図２Ｅに示すようにカウンタ１７が第２パルス信号ＣＰ２を３２個計数した時点Ｔ１ から第２パルス信号ＣＰ２をダミー回路１１に供給を始め、演算手段２３の計数値がフルカウントに達する時点Ｔ２ で閉の状態に制御され、ダミー回路１１への第２パルス信号ＣＰ２の供給を断に制御する。
【００１５】
従って図の例ではフリップフロップ２５、インバータ２６と、アンドゲート２６は第２パルス信号を抽出するパルス抽出回路２７を構成することになる。
図２Ａに示す第１パルス信号ＣＰ１がカウンタ１５に計数された数をＮ１ とし、アンドゲート１４を通じてダミー回路１１に供給された第２パルス信号ＣＰ２の数をＮ２ （図２Ｆ）とした場合、Ｎ１ とＮ２ の和は常にこの例ではＮ１ ＋Ｎ２ ＝３２となる。
【００１６】
この関係は第１パルス信号ＣＰ１の周波数が変わっても維持され、周期毎に第１パルス信号ＣＰ１の計数値に対し、予め定めた数値に不足する数のパルスをダミー回路１１に供給するから、平均して見ればＣＭＯＳ型ＩＣ内の発熱量を一定値に維持することができる。
尚、図２ＣとＤに示す信号ＬＯＡＤはアンドゲート１８から演算手段２３に与えるロード信号、ＣＬＥＡＲはカウンタ１５と１７のクリヤ入力端子ＣＬに与えるクリア信号を示す。
【００１７】
【発明の効果】
以上説明したように、この発明によれば一定時間内に供給される第１パルス信号ＣＰ１の数を計数し、この計数値Ｎ１ が予め定めた設定値（演算手段２３を構成するカウンタのフルカウント値）に不足する数Ｎ２ のパルスをダミー回路１１に供給するから、遅延回路１０とダミー回路１１に与えられるパルスの総数を一定値に維持することができる。この関係は第１パルス信号ＣＰ１の周波数が変わっても維持される。よって遅延回路１０に入力される信号の周波数が変わっても、遅延回路１０を構成するＣＭＯＳ型ＩＣ内の発熱量を一定値に維持できるから、第１パルス信号ＣＰ１の周波数が変わっても遅延回路１０の遅延時間を一定値に維持することができる実益が得られる。
【図面の簡単な説明】
【図１】この発明の一実施例を示すブロック図。
【図２】図１の動作を説明するための波形図。
【符号の説明】
１０ 遅延回路
１１ ダミー回路
１２ 第１パルス供給路
１３ 第２パルス供給路
１５ カウンタ
１６ 計時手段
２３ 演算手段
２７ パルス抽出手段
【産業上の利用分野】
この発明は例えばＣＭＯＳ型ＩＣで構成される回路の消費電力量をバランスさせ、ＣＭＯＳ型ＩＣ内の温度を一定値に維持させる場合に用いる熱バランス回路に関する。
【０００２】
【従来の技術】
半導体集積回路で構成されるメモリを試験するメモリ試験装置では試験のタイミングを規定するために、基準タイミングから所定の遅延時間が与えられたクロックを発生させ、このクロックのタイミングで試験パターン信号を生成させ、試験を行なっている。
【０００３】
遅延時間を与える遅延回路としてはクロックパルスのパルス間隔を遅延単位として切替るステップ可変型の遅延回路と、クロックパルスのパルス間隔内の微少時間の遅延時間を与える微少遅延回路とが用いられ、ステップ可変型の遅延回路の遅延時間と、微少遅延回路の遅延時間との組合せによって任意の遅延時間が得られるように構成される。
【０００４】
この発明は微少遅延回路の改良に関するものである。
微少遅延回路は一般にＣＭＯＳ型ＩＣに形成される能動素子列を利用して構成する。ＣＭＯＳ型ＩＣを遅延回路として利用する理由は、ＣＭＯＳ型ＩＣは無信号状態では消費電力が極めて小さく、発熱量を小さく抑えることができるからである。
【０００５】
【発明が解決しようとする課題】
ＣＭＯＳ型ＩＣで構成された遅延回路は、信号が入力され能動素子がオン，オフ動作を始めると、電力を消費する状態となる。ＩＣ内の温度は電力消費量に比例して上昇し、この温度変化によって信号の遅延時間が変動する不都合がある。特に遅延させるべき信号の周波数が高くなるに従って電力消費量が上昇し、これに伴なって遅延時間が変化してしまう欠点がある。
【０００６】
この発明の目的は入力される信号の周波数が変化しても常に電力消費量を安定化し、遅延時間を一定に維持することができる熱バランス回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
この発明では遅延させるべき信号が供給される遅延回路と、この回路に遅延させるべき第１パルス信号を供給する第１パルス供給路と、この第１パルス供給路を通じて供給される第１パルス信号の数を一定時間計数するカウンタと、このカウンタで計数した計数値と予め定めた値との差を求める演算手段と、この演算手段で算出した差の値と同数のパルスが与えられ遅延回路を構成する回路に近接して設けたダミー回路とによって構成され遅延させるべきパルス信号の周波数が変わっても遅延回路を構成する回路とダミー回路の双方で消費する電力量を一定値に維持するように構成したものである。
【０００８】
従って、この発明による熱バランス回路によれば、遅延させるべきパルス信号の周波数が変わっても、一定時間内に入力されるパルス信号の個数を計数し、その計数値と予め設定した値との差の個数分のパルスをダミー回路に与えるから、全体としてＣＭＯＳ型ＩＣ内の電力消費量を一定値に維持することができる。よって遅延させるべきパルス信号の周波数が変わっても、遅延時間を一定値に維持することができる。
【０００９】
【実施例】
図１にこの発明の一実施例を示す。図中１０は遅延回路、１１はこの遅延回路１０に近接して同一の回路で構成したダミー回路を示す。遅延回路１０には第１パルス供給路１２が接続され、ダミー回路１１には第２パルス供給路１３がアンドゲート１４を介して接続される。ダミー回路１１に供給される第２パルス信号ＣＰ２の周波数Ｆ２ は、第１パルス供給路１２を通じて遅延回路１０に供給される第１パルスＣＰ１の最高周波数Ｆｍに等しいかそれ以上の周波数Ｆ２ ≧Ｆｍ とされる。
【００１０】
第１パルス供給路１２にはカウンタ１５が接続される。このカウンタ１５は第１パルス供給路１２を通じて入力される第１パルス信号ＣＰ１を予め設定した一定時間、計数する動作を行なう。１６はカウンタ１５を一定時間計数動作させる計時手段を示す。この例ではこの計時手段１６を第２パルス供給路１３を通じて供給される第２パルス信号ＣＰ２を所定個数分計数するカウンタ１７と、このカウンタ１７の計数値が所定値に達したことを検出するアンドゲート１８，１９とによって構成した場合を示す。
【００１１】
つまり、アンドゲート１８はカウンタ１７の出力端子Ｑ１ 〜Ｑ５ の出力が全てＨ論理に揃ったこと（３２カウント）を検出し、その検出出力をインバータ２１を通じてカウンタ１５の入力側に接続したアンドゲート２２の一方の入力端子に供給する。従ってカウンタ１７の計数値が３２カウントに達すると、インバータ２１の出力がＬ論理に立下がり、アンドゲート２２を閉の状態に制御する。これによりカウンタ１５は計数動作を停止する。第２パルス信号ＣＰ２の周波数Ｆ２ が常に一定周波数であるものとすると、カウンタ１７が第２パルス信号ＣＰ２を３２個計数する時間は常に一定となる。従ってカウンタ１５は第１パルス信号ＣＰ１を常に一定時間計数することになる。
【００１２】
カウンタ１５が計数した計数値は演算手段２３に引き渡される。演算手段２３ではカウンタ１５で計数した値と予め定めた値との差を求め、その差の値に等しい数の第２パルス信号ＣＰ２をパルス抽出回路２７で取出し、ダミー回路１１に入力する動作を行なう。
演算手段２３としてこの例ではプリセット可能なカウンタを利用した場合を示す。プリセット可能なカウンタのロード入力端子ＬＤにアンドゲート１８の出力信号を与える。このように構成することにより、カウンタ１７の計数値が３２カウントに達し、アンドゲート１８がＨ論理を出力した時点で演算手段２３にカウンタ１５の計数値が読込まれる。演算手段２３を構成するカウンタはカウンタ１５の計数値を取込む前の状態では前回３２カウントを計数した状態で停止している。このためナンドゲート２４はＬ論理を出力してる状態にあるため、フリップフロップ２５は極性反転したＨ論理を読込む。この結果フリップフロップ２５はＨ論理を出力し、このＨ論理をインバータ２６でＬ論理に反転してアンドゲート１４に供給しているからアンドゲートは閉の状態にある。
【００１３】
これに対し、演算手段２３にカウンタ１５の計数値を読み込むとナンドゲート２４はＨ論理を出力するため、フリップフロップ２５はＬ論理を読込み、出力端子にＬ論理を出力する。このＬ論理出力をインバータ２６で極性反転するから、アンドゲート１４にはＨ論理が与えられ、アンドゲート１４は開の状態に制御される。
【００１４】
この結果、演算手段２３がカウンタ１５の計数値を読込むのと同時にアンドゲート１４が開の状態に制御され、ダミー回路１１に第２パルス信号ＣＰ２を供給する。更に演算手段２３も第２パルス信号ＣＰ２の計数をカウンタ１５の計数値から開始する。演算手段２３がカウンタ１５の計数値と自己のフルカウント値（３２カウント）の差の値と同数の第２パルス信号を計数すると、ナンドゲート２４の出力はＬ論理となり、このＬ論理信号がフリップフロップ２５にＨ論理として読込まれるから、インバータ２６の出力はＬ論理に立下り、アンドゲート１４を閉の状態に制御する。結局、アンドゲート１４は図２Ｅに示すようにカウンタ１７が第２パルス信号ＣＰ２を３２個計数した時点Ｔ１ から第２パルス信号ＣＰ２をダミー回路１１に供給を始め、演算手段２３の計数値がフルカウントに達する時点Ｔ２ で閉の状態に制御され、ダミー回路１１への第２パルス信号ＣＰ２の供給を断に制御する。
【００１５】
従って図の例ではフリップフロップ２５、インバータ２６と、アンドゲート２６は第２パルス信号を抽出するパルス抽出回路２７を構成することになる。
図２Ａに示す第１パルス信号ＣＰ１がカウンタ１５に計数された数をＮ１ とし、アンドゲート１４を通じてダミー回路１１に供給された第２パルス信号ＣＰ２の数をＮ２ （図２Ｆ）とした場合、Ｎ１ とＮ２ の和は常にこの例ではＮ１ ＋Ｎ２ ＝３２となる。
【００１６】
この関係は第１パルス信号ＣＰ１の周波数が変わっても維持され、周期毎に第１パルス信号ＣＰ１の計数値に対し、予め定めた数値に不足する数のパルスをダミー回路１１に供給するから、平均して見ればＣＭＯＳ型ＩＣ内の発熱量を一定値に維持することができる。
尚、図２ＣとＤに示す信号ＬＯＡＤはアンドゲート１８から演算手段２３に与えるロード信号、ＣＬＥＡＲはカウンタ１５と１７のクリヤ入力端子ＣＬに与えるクリア信号を示す。
【００１７】
【発明の効果】
以上説明したように、この発明によれば一定時間内に供給される第１パルス信号ＣＰ１の数を計数し、この計数値Ｎ１ が予め定めた設定値（演算手段２３を構成するカウンタのフルカウント値）に不足する数Ｎ２ のパルスをダミー回路１１に供給するから、遅延回路１０とダミー回路１１に与えられるパルスの総数を一定値に維持することができる。この関係は第１パルス信号ＣＰ１の周波数が変わっても維持される。よって遅延回路１０に入力される信号の周波数が変わっても、遅延回路１０を構成するＣＭＯＳ型ＩＣ内の発熱量を一定値に維持できるから、第１パルス信号ＣＰ１の周波数が変わっても遅延回路１０の遅延時間を一定値に維持することができる実益が得られる。
【図面の簡単な説明】
【図１】この発明の一実施例を示すブロック図。
【図２】図１の動作を説明するための波形図。
【符号の説明】
１０ 遅延回路
１１ ダミー回路
１２ 第１パルス供給路
１３ 第２パルス供給路
１５ カウンタ
１６ 計時手段
２３ 演算手段
２７ パルス抽出手段
Claims (2)
- Ａ．本来動作させるべき遅延回路と、
Ｂ．この遅延回路に第１パルス信号を与える第１パルス供給路と、
Ｃ．上記第１パルス供給路から供給される第１パルス信号の周波数より高い周波数の第２パルス信号を供給する第２パルス供給路と、
Ｄ．予め定めた一定時間内において上記第１パルス信号を計数するカウンタと、
Ｅ．このカウンタの計数値と予め定めた値との差の値を求める演算手段と、
Ｆ．この演算手段で求めた差の値と同数の上記第２パルス信号を取出すパルス抽出手段と、
Ｇ．このパルス抽出手段で抽出した上記第２クロックパルスが与えられ、上記遅延回路に近接して設けられ、上記遅延回路と同一構成のダミー回路と、
によって構成したことを特徴とする熱バランス回路。 - 請求項１記載の熱バランス回路において、演算手段をプリセット可能なカウンタによって構成し、このプリセット可能なカウンタに第１パルス信号を計数したカウンタの計数値を読み込むことにより上記プリセット可能なカウンタのフルカウント値と読み込んだ計数値との間の差を求めるように構成したことを特徴とする熱バランス回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640795A JP3552176B2 (ja) | 1995-06-02 | 1995-06-02 | 熱バランス回路 |
| DE19680526T DE19680526C2 (de) | 1995-06-02 | 1996-05-31 | Temperaturausgeglichene Schaltung |
| KR1019970700672A KR100211230B1 (ko) | 1995-06-02 | 1996-05-31 | 열밸런스회로 |
| PCT/JP1996/001481 WO1996038911A1 (fr) | 1995-06-02 | 1996-05-31 | Circuit d'equilibrage thermique |
| TW085107299A TW295630B (ja) | 1995-06-02 | 1996-06-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640795A JP3552176B2 (ja) | 1995-06-02 | 1995-06-02 | 熱バランス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330920A JPH08330920A (ja) | 1996-12-13 |
| JP3552176B2 true JP3552176B2 (ja) | 2004-08-11 |
Family
ID=15174449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13640795A Expired - Fee Related JP3552176B2 (ja) | 1995-06-02 | 1995-06-02 | 熱バランス回路 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP3552176B2 (ja) |
| KR (1) | KR100211230B1 (ja) |
| DE (1) | DE19680526C2 (ja) |
| TW (1) | TW295630B (ja) |
| WO (1) | WO1996038911A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008686A (en) * | 1997-06-24 | 1999-12-28 | Advantest Corp. | Power consumption control circuit for CMOS circuit |
| CN1602587B (zh) * | 2001-11-12 | 2010-05-26 | 因芬尼昂技术股份公司 | 集成电路切换过程期间避免瞬变的方法及集成电路 |
| US7085982B2 (en) | 2002-01-18 | 2006-08-01 | Hitachi, Ltd. | Pulse generation circuit and semiconductor tester that uses the pulse generation circuit |
| DE112005002247T5 (de) | 2004-09-27 | 2007-08-09 | Advantest Corp. | Verbrauchsstrom-Ausgleichsschaltung, Verfahren zum Einstellen eines Ausgleichsstrombetrags, Zeitgeber und Halbleitertestgerät |
| JP2009130715A (ja) * | 2007-11-26 | 2009-06-11 | Toshiba Corp | クロック生成回路 |
| JP2009145126A (ja) * | 2007-12-12 | 2009-07-02 | Fujitsu Microelectronics Ltd | 半導体集積回路及びその制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02296410A (ja) * | 1989-05-11 | 1990-12-07 | Mitsubishi Electric Corp | 遅延回路 |
-
1995
- 1995-06-02 JP JP13640795A patent/JP3552176B2/ja not_active Expired - Fee Related
-
1996
- 1996-05-31 DE DE19680526T patent/DE19680526C2/de not_active Expired - Fee Related
- 1996-05-31 KR KR1019970700672A patent/KR100211230B1/ko not_active Expired - Fee Related
- 1996-05-31 WO PCT/JP1996/001481 patent/WO1996038911A1/ja not_active Ceased
- 1996-06-17 TW TW085107299A patent/TW295630B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW295630B (ja) | 1997-01-11 |
| DE19680526T1 (de) | 1997-07-31 |
| WO1996038911A1 (fr) | 1996-12-05 |
| DE19680526C2 (de) | 1999-04-22 |
| KR970705232A (ko) | 1997-09-06 |
| KR100211230B1 (ko) | 1999-07-15 |
| JPH08330920A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3552176B2 (ja) | 熱バランス回路 | |
| US4985640A (en) | Apparatus for generating computer clock pulses | |
| JPH11261389A (ja) | 半導体装置 | |
| US5869992A (en) | Delay time control circuit | |
| US5818277A (en) | Temperature balanced circuit | |
| US6462598B1 (en) | Delay time control circuit | |
| JPH0464431B2 (ja) | ||
| JP3674982B2 (ja) | 可変分周遅延パルス発生回路 | |
| CN112285602A (zh) | 漏电流检测电路、漏电流处理电路及处理器系统 | |
| JP4122128B2 (ja) | エッジ検出回路 | |
| JP2004119268A (ja) | 電池充電保護回路および電源装置 | |
| JP3703880B2 (ja) | 遅延時間制御回路 | |
| JPS55105407A (en) | Oscillation circuit | |
| US7688127B2 (en) | Method for generating a output clock signal having a output cycle and a device having a clock signal generating capabilities | |
| JP2001216047A (ja) | 遅延調整回路 | |
| JPS5692606A (en) | Frequency discriminating circuit | |
| KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
| JPH04331507A (ja) | 遅延回路 | |
| JP2645197B2 (ja) | 流量計測装置 | |
| SU1157472A1 (ru) | Устройство дл измерени мощности | |
| SU474306A1 (ru) | Датчик отклонени магнитного пол произвольной формы | |
| JPS5465582A (en) | Judgement circuit of chattering time | |
| JPH0317275Y2 (ja) | ||
| JPS6360849B2 (ja) | ||
| WO1998019395A1 (en) | Delay time control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20040423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |