KR970705232A - 열밸런스회로 - Google Patents

열밸런스회로 Download PDF

Info

Publication number
KR970705232A
KR970705232A KR1019970700672A KR19970700672A KR970705232A KR 970705232 A KR970705232 A KR 970705232A KR 1019970700672 A KR1019970700672 A KR 1019970700672A KR 19970700672 A KR19970700672 A KR 19970700672A KR 970705232 A KR970705232 A KR 970705232A
Authority
KR
South Korea
Prior art keywords
pulse
counter
circuit
pulse signal
delay circuit
Prior art date
Application number
KR1019970700672A
Other languages
English (en)
Other versions
KR100211230B1 (ko
Inventor
다케오 미우라
Original Assignee
오오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR970705232A publication Critical patent/KR970705232A/ko
Application granted granted Critical
Publication of KR100211230B1 publication Critical patent/KR100211230B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/12—Output circuits with parallel read-out

Abstract

CMOSㆍIC를 지연회로로서 이용하는 경우에, 이 지연회로에의 입력신호의 주파수가 변하더라도 입력신호에 일정한 지연시간을 부여할 수 있는 열밸런스 회로를 제공한다. CMOSㆍIC내에 지연회로(10)및 이 지연회로와 동일한 구성의 더미회로(11)를 설치한다. 지연회로에 공급하는 제 1펄스신호(CP1)를 일정시간 계수하는 카운터 및 이 카운터의 계수치와 미리 정한 설정치와의 차를 구하는 연산수단을 설치하고, 이 연산수단으로 부터 산출된 차의 값과 동일한 개수의 제2의 펄스신호를 더미회로에 공급하고, 단위시간내에 CMOSㆍIC에 공급하는 제1및 제2펄스의 수를 일정치로 규정함으로써, CMOSㆍIC의 발열량을 균일화 한다.

Description

열밸런스회로.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 이 발명에 의한 열 밸런스회로의 일실시예를 도시하는 블록도이다.
제 2도는 제 1도의 열 밸런스회로의 동작을 설명하기 위한 파형도이다.

Claims (7)

  1. 입력신호에 소정의 지연시간을 부여하여 출력하는 지연회로와 상기 지연회로에 접속되어, 지연되어야 할 제1의 펄스신호를 상기 지연회로에 공급하기 위한 제1의 펄스공급로, 상기 제1의 펄스공급로로부터 공급되는 제1의 펄스신호의 주파수와 동일하거나 그 이상의 주파수의 제2의 펄스신호를 공급하기 위한 제2의 펄스공급로, 미리 정한 일정시간내에 상기 제1의 펄스신호의 수를 계수하는 카운터, 상기 카운터의 계수치와 미리 정한 값과의 차를 구하는 연산수단과, 상기 연산수단에서 구한 차와 동일한 수의 상기 제2의 펄스신호를 추출하는 펄스추출수단, 및 상기 펄스 추출수단에 의하여 추출된 상기 제2의 클록펄스가 부여되고, 동시에 상기 지연회로에 근접하여 설치된 상기 지연회로와 동일한 구성의 더미회로를 구비하는 것을 특징으로 하는 열밸런스회로.
  2. 제 1 항에 있어서, 상기 연산수단은 프리세트 가능한 카운터에 의하여 구성되고, 상기 프리세트 가능한 카운터는 상기 풀카운트치와 상기 카운터로 부터 입력된 상기 카운터의 계수치와의 차를 구하도록 동작하는 것을 특징으로 하는 열밸런스회로.
  3. 제 1 항에 있어서, 상기 지연회로 및 더미회로는 하나의 반도체 집적회로로서 구성되어 있는 것을 특징으로 하는 열밸런스회로.
  4. 제 3 항에 있어서, 상기 반도체 집적회로가 CMOSㆍIC인 것을 특징으로 하는 열밸런스회로.
  5. 제 1 항 또는 2 항에 있어서, 상기 카운터가 상기 제1펄스신호를 계수하는 시간을 일정하게 제어하기 위한 시간계측수단을 더욱 포함하는 것을 특징으로 하는 열밸런스회로.
  6. 제 5 항에 있어서, 상기 시간계측수단은 상기 제2의 펄스공급로에 접속된 카운터 및 상기 카운터의 출력을 논리제어하는 논리회로로 구성되어 있고, 상기 카운터가 상기 제2의 펄스신호의 계수를 시간계측한 후 풀카운트치에 도달하기까지의 시간에, 상기 제1의 펄스신호를 계수하는 동작을 수행하게 하는 것을 특징으로 하는 열밸런스회로.
  7. 제 5 항에 있어서, 상기 시간계측수단은 상기 제2의 펄스공급로에 접속된 카운터 및 상기 카운터의 출력을 논리제어하는 논리회로로 구성되어 있고 상기 카운터가 풀카운트 치에 도달하였을 때에 상기 제1의 펄스 신호를 계수하는 카운터의 계수치를 상기 연산수단에 입력시키도록 하는 것을 특징으로 하는 열밸런스회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970700672A 1995-06-02 1996-05-31 열밸런스회로 KR100211230B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-136407 1995-06-02
JP13640795A JP3552176B2 (ja) 1995-06-02 1995-06-02 熱バランス回路
PCT/JP1996/001481 WO1996038911A1 (fr) 1995-06-02 1996-05-31 Circuit d'equilibrage thermique

Publications (2)

Publication Number Publication Date
KR970705232A true KR970705232A (ko) 1997-09-06
KR100211230B1 KR100211230B1 (ko) 1999-07-15

Family

ID=15174449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700672A KR100211230B1 (ko) 1995-06-02 1996-05-31 열밸런스회로

Country Status (5)

Country Link
JP (1) JP3552176B2 (ko)
KR (1) KR100211230B1 (ko)
DE (1) DE19680526C2 (ko)
TW (1) TW295630B (ko)
WO (1) WO1996038911A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008686A (en) * 1997-06-24 1999-12-28 Advantest Corp. Power consumption control circuit for CMOS circuit
CN1602587B (zh) * 2001-11-12 2010-05-26 因芬尼昂技术股份公司 集成电路切换过程期间避免瞬变的方法及集成电路
US7085982B2 (en) 2002-01-18 2006-08-01 Hitachi, Ltd. Pulse generation circuit and semiconductor tester that uses the pulse generation circuit
JP4825131B2 (ja) 2004-09-27 2011-11-30 株式会社アドバンテスト 消費電流バランス回路、補償電流量調整方法、タイミング発生器及び半導体試験装置
JP2009130715A (ja) * 2007-11-26 2009-06-11 Toshiba Corp クロック生成回路
JP2009145126A (ja) * 2007-12-12 2009-07-02 Fujitsu Microelectronics Ltd 半導体集積回路及びその制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833695A (en) * 1987-09-08 1989-05-23 Tektronix, Inc. Apparatus for skew compensating signals
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
US5136180A (en) * 1991-02-12 1992-08-04 Vlsi Technology, Inc. Variable frequency clock for a computer system

Also Published As

Publication number Publication date
WO1996038911A1 (fr) 1996-12-05
DE19680526T1 (de) 1997-07-31
JP3552176B2 (ja) 2004-08-11
JPH08330920A (ja) 1996-12-13
KR100211230B1 (ko) 1999-07-15
DE19680526C2 (de) 1999-04-22
TW295630B (ko) 1997-01-11

Similar Documents

Publication Publication Date Title
US5767747A (en) Electronic low power clock circuit and method
KR940001508B1 (ko) 전파 지연 제어회로 및 방법
AU6365500A (en) Method and apparatus for adjusting control signal timing in a memory device
US5598116A (en) Apparatus for measuring a pulse duration
KR970705232A (ko) 열밸런스회로
KR920008500A (ko) 리모콘신호의 펄스폭 측정회로
US4168467A (en) Measurement of pulse duration
KR960038414A (ko) 지연시간 안정화 회로
KR960042740A (ko) 고속 카운터 회로
JPS63226115A (ja) ゼロクロスカウンタ
US6008686A (en) Power consumption control circuit for CMOS circuit
US3978322A (en) Measurement system for timer
JPS6199415A (ja) 周波数カウンタ装置
JPS57118184A (en) Time measuring device
KR910020447A (ko) 전압 펄스 폭을 모니터하기 위한 회로 및 방법
DE50202051D1 (de) Vorrichtung zur frequenzmessung
US5818277A (en) Temperature balanced circuit
JPS57111714A (en) Integrated circuit
KR100206906B1 (ko) 타이머/카운터 회로
KR101960887B1 (ko) 온도 측정 장치
JPS57161666A (en) Circuit for detecting interval of signal inversion
JPS5465582A (en) Judgement circuit of chattering time
KR100468678B1 (ko) 시스템 클럭 발생장치 및 방법
SU1677864A1 (ru) Устройство формировани входных сигналов нереверсивного счетчика
JPS5737931A (en) Pulse count device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee