JPH11133167A - 微小時間の測定方法 - Google Patents

Abstract

(57)【要約】 【課題】 電子回路又は電子部品や回路素子の動作遅延
時間、又、信号線の信号伝達時間などの微小時間を正確
に測定する。 【解決手段】 直列とされた多数個の遅延素子の最終段
は信号出力端子に接続されると共に遅延素子の何れかが
第１信号入力端子に接続可能とされ、且つ、各遅延素子
の出力信号に応答して第２信号入力端子に入力される信
号を各々ラッチする多数個のデータ記憶手段を備えた遅
延計測回路を用いて２つの信号の時間差の測定や遅延時
間の設定を行うに際し、前記第１信号入力端子及び第２
信号入力端子にパルス信号を入力して両入力パルス信号
の時間差を求めた後、一方のパルス信号を所定の微小時
間だけずらして再度入力し、ずらした所定の微小時間分
の遅延素子の数を求めることにより１個当たりの遅延素
子の遅延時間を求める微小時間の測定方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子回路の信号伝
播時間や電子回路の僅かな動作遅延時間などの微小時間
を計測する方法に関するものである。

【０００２】

【従来の技術】今日、電子回路で信号処理や信号の伝達
を行わせる際、回路素子の応答速度が考慮され、信号の
伝播時間を計測する必要が生じてきている。この電子回
路の信号伝播時間又は遅延時間を計測するに際しては、
図１０に示すように、計測対象となる電子回路又は電子
部品や回路素子10（以下測定対象回路という）の出力端
子をインバータ15を介して当該測定対象回路10の入力端
子に接続した閉回路を形成し、この閉回路の発振周波数
を測定して測定対象回路10の動作遅延時間を計測するこ
とが行われていた。

【０００３】即ち、外部入力端子13とインバータ15の出
力端子とをセレクタ17を介して測定対象回路10の入力端
子に接続し、測定対象回路10の出力端子を前記インバー
タ15に接続して閉回路とし、このインバータ15の入力端
子又は出力端子を周波数カウンタ19に接続するものであ
る。そして、外部入力端子13からインバータ15を介して
所定の入力電圧を測定対象回路10に入力し、測定対象回
路10から所定の出力電圧が出力され、インバータ15から
０電圧又は−電圧が出力される状態でセレクタ17におけ
る端子の接続を切り換えるものである。

【０００４】このように、外部入力端子13から入力電圧
を加えておいてセレクタ17を切り換えると、インバータ
15の出力である０電圧又は−電圧が測定対象回路10に入
力されることとなる。このため、測定対象回路10からの
出力電圧が０電圧又は−電圧となり、この結果インバー
タ15は所定の＋電圧を出力することになる。そして、イ
ンバータ15の出力電圧である＋電圧が測定対象回路10に
入力されて測定対象回路10が＋電圧を出力し、インバー
タ15は０電圧又は−電圧を出力するため、インバータ15
の出力電圧として所定の電圧値を設定しておけば、この
閉回路は発振を行うことになる。

【０００５】そして、この閉回路の発振周波数ｆを周波
数カウンタ19で計測することにより、測定対象回路10に
よる応答時間（遅延時間）Ｔを、 Ｔ＝１／２×ｆ として求めていた。

【０００６】

【発明の前提技術】又、本件出願人は、ゲート回路の多
数個を直列に接続し、入力された信号に微小遅延時間を
設定することを可能とすると共に、信号相互間の微小な
時間差を測定することもできる遅延計測回路を提案して
いる（特願平８−２８７７２１号）。

【０００７】この遅延計測回路は、図１１に示すよう
に、セレクタ24とゲート回路25とを接続した遅延素子23
の数十乃至数百個を直列とし、この多数個の遅延素子23
と各遅延素子23のセレクタ24を制御するコントローラ27
とにより遅延設定部を形成し、デコーダ37やシフトレジ
スタ35、及び、Ｄ−フリップフロップ33により測定部を
形成しているものである。

【０００８】尚、この測定部を形成するＤ−フリップフ
ロップ33は、遅延設定部の遅延素子23の数と同数のＤ−
フリップフロップ33を形成しているものである。又、遅
延設定部は、各遅延素子23におけるセレクタ24の一方の
入力端子を各々遅延計測回路20の第１信号入力端子41に
接続し、各セレクタの他の入力端子を他の遅延素子23に
おけるゲート回路25の出力端子に接続して全ての遅延素
子23を直列としている。

【０００９】尚、初段の遅延素子23におけるセレクタ24
の一方は第１信号入力端子41に、他方の入力端子は−電
源に接続して接地しておき、最終段の遅延素子23におけ
るゲート回路25の出力端子を遅延計測回路20の信号出力
端子48に接続しているものである。更に、測定部は、遅
延素子23の個数（ｎ個）と同数のｎ個のＤ−フリップフ
ロップ33を設け、各遅延素子23の出力端子を各々各Ｄ−
フリップフロップ33のクロック入力端子に接続し、各Ｄ
−フリップフロップ33のＤ入力端子を遅延計測回路20の
第２信号入力端子42に接続するものである。

【００１０】そして、この遅延計測回路20は、制御信号
入力端子45に入力する制御信号により、コントローラ27
を介して各遅延素子23におけるセレクタ24を各々制御す
るものである。従って、先頭からｋ番目の遅延素子23に
おけるセレクタ24のみを第１信号入力端子41に接続すれ
ば、第１信号入力端子41に入力された信号は、ｎ−（ｋ
−１）個の遅延素子23を介して信号出力端子48から出力
することができるものである。

【００１１】このように、制御信号により先頭から何番
目の遅延素子23のセレクタ24を第１信号入力端子41に接
続するかにより、第１信号入力端子41から入力された信
号が信号出力端子48に出力されるまでに通過する遅延素
子23の数を決定することができ、信号出力端子48に第１
信号入力端子41から入力される信号が出力されるまでの
遅延時間を調整して設定することができるものである。

【００１２】又、この遅延素子23は、ゲート回路25であ
るトランジスタの応答速度を各遅延素子23の遅延時間ｔ
とするものとしている。このため、各遅延素子23の遅延
時間ｔを１ナノ秒乃至数ナノ秒の微小時間とし、ナノ秒
単位で信号の遅延時間を設定することができるものであ
る。更に、先頭の遅延素子23のセレクタ24を制御するこ
とにより、先頭の遅延素子23の接続を第１信号入力端子
41として全ての遅延素子23を直列としておけば、各遅延
素子23の遅延時間ｔだけ順次遅れたｎ個の信号Ｃ1〜Ｃn
を形成することができる。

【００１３】そして、この各遅延素子23の出力端子を各
Ｄ−フリップフロップ33のクロック入力端子に接続して
いる故、各遅延素子23の遅延時間ｔだけずれたｎ個のク
ロック信号Ｃ1〜Ｃnを形成し、第２信号入力端子42に入
力される信号のＬレベル又はＨレベルの状態をｎ個のＤ
−フリップフロップ33に各々記録し、最大記録時間を数
百ナノ秒又は数マイクロ秒として第１信号入力端子41に
入力される信号と第２信号入力端子42に入力される信号
との時間差を１ナノ秒乃至数ナノ秒毎にＤ−フリップフ
ロップ33にラッチし、記憶することができる。

【００１４】更に、ｎ個の各Ｄ−フリップフロップ33の
出力に基づいてデコーダ37により先頭からのＨレベル又
はＬレベルの数をｍビットのデジタル値に変換し、又、
シフトレジスタ35に記録した値によりＬレベルからＨレ
ベルに変化又はＨレベルからＨレベルに変化するＤ−フ
リップフロップ33の先頭からの個数ｋと遅延素子23の遅
延時間ｔとの積の値を示すデータ信号として形成するも
のである。

【００１５】従って、第１信号入力端子41から入力され
た第１入力信号と第２信号入力端子42から入力された第
２入力信号との入力時間差を示すデータ信号をデータ出
力端子49から出力することができる。尚、この遅延計測
回路20は、集積回路により形成し、遅延素子23とする多
数個の各セレクタ24及び各ゲート回路25の特性を近似さ
せ、又、第１信号入力端子41から各遅延素子23への接続
線及び第２信号入力端子42から各Ｄ−フリップフロップ
33への接続線はクロックラインを用い、第１信号入力端
子41や第２信号入力端子42に入力される信号が各素子に
到達するまでの時間差が極力発生しないようにしている
ものである。

【００１６】

【発明が解決しようとする課題】前述のように、インバ
ータを用いて閉回路を形成し、発振を生じさせて測定対
象回路の動作遅延時間を測定する方法は、測定対象回路
の遅延時間が短くなると、インバータの遅延時間が含ま
れるために誤差を生じ、又、閉回路の線間容量の影響を
受けて発振周波数が測定対象回路の動作遅延時間でない
要素によっても決定されることとなり、測定対象回路の
正確な動作遅延時間を測定することができない欠点があ
った。

【００１７】又、先に本件出願人が提案した遅延計測回
路では、遅延素子とするゲート回路の応答速度が温度の
影響などにより変化するため、各遅延素子の遅延時間ｔ
が気温や動作温度により微妙に変化し、正確な計測値を
得ることができない場合があった。本発明は、このよう
な欠点を排除し、多数個の遅延素子を直列とした遅延設
定部と遅延素子と同数のＤ−フリップフロップを用いた
遅延計測回路により、測定対象とする電子回路又は電子
部品や回路素子の動作遅延時間、又、信号線の信号伝達
時間などの微小時間を容易に且つ正確に測定することが
できる方法を提供するものである。

【００１８】

【課題を解決するための手段】本発明は、セレクタにゲ
ート素子を接続した遅延素子の多数個を直列とし、この
各セレクタの一つの入力端子を第１信号入力端子に接続
して遅延素子の何れかを第１信号入力端子に接続可能と
し、各セレクタの他の入力端子を前段の遅延素子の出力
端子に接続すると共に、初段の遅延素子におけるセレク
タの他の入力端子は開放し又は電源に接続し、各セレク
タの接続を制御するコントローラを備え、各遅延素子の
出力端子を各々データ記憶手段であるＤ−フリップフロ
ップのクロック端子に接続し、各Ｄ−フリップフロップ
のＤ入力端子を第２信号入力端子に接続した遅延計測回
路を用いて２つの信号の時間差の測定や遅延時間の設定
を行うに際し、第１信号入力端子及び第２信号入力端子
に各々パルス信号を入力して両パルス信号の時間差に一
致する遅延時間を形成する遅延素子の数を求めると共
に、一方のパルス信号を所定の時間だけずらせて再度信
号入力端子から入力して再度入力された両パルス信号の
時間差に一致する遅延時間を形成する遅延素子の数を求
め、２回の測定における遅延素子の数の差と一方のパル
ス信号をずらした時間とにより一遅延素子の遅延時間を
求めるものである。

【００１９】このように、測定用パルスを所定時間だけ
ずらせて測定を再度行えば、温度などの使用状態により
変化する遅延素子の微小遅延時間ｔを正確に測定又は確
認することができ、この遅延計測回路による正確な時間
差の測定や遅延時間の設定を行うことができる。又、本
発明は、第１信号入力端子に接続される多数個の直列接
続された遅延素子と、該直列接続された各遅延素子から
の信号に応答して第２信号入力端子に入力される信号を
ラッチする記憶回路とからなる遅延計測回路を用いて２
つの信号の時間差の測定を行うに際し、第１測定用パル
スと第１測定用パルスを所定の微小時間だけずらせた第
２測定用パルスを出力するパルス発生手段からの第１測
定用パルスを、前記第１及び第２信号入力端子に入力し
たときの前記記憶回路の内容と、前記第１及び第２測定
用パルスを各々前記第１及び第２信号入力端子の一方と
他方とに入力して得られる前記記憶回路の内容と、によ
り、１個当たりの遅延素子の遅延時間を求めるものであ
る。

【００２０】このように、遅延計測回路の一方の入力端
子に入力するパルス信号を所定時間だけずらせて測定を
再度行えば、温度などの使用状態により変化する遅延素
子の微小遅延時間ｔを正確に測定又は確認することがで
き、この遅延計測回路による正確な時間差の測定を行う
ことができる。そして、本発明は、多数個の遅延素子を
直列とした遅延回路を第１信号入力端子に接続し、第１
信号入力端子に入力された信号を遅延回路を通して微小
時間差を有する多数個のクロック信号を形成し、各クロ
ック信号により第２信号入力端子に入力された信号をラ
ッチする多数個のデータ記憶手段であるＤ−フリップフ
ロップを備えた記憶回路を有する遅延計測回路を用い、
前記クロック信号の内の第２基準信号の変化点と一致す
るクロック信号により第１信号入力端子に入力された第
１基準信号と第２信号入力端子に入力された第２基準信
号との時間差を計測するに際し、パルス発生手段により
第１測定用パルスと第２測定用パルスとを形成し、第１
測定用パルス及び第２測定用パルスの何れか一方を測定
対象回路を介して第１基準信号又は第２基準信号の何れ
か一方とし、第１測定用パルス及び第２測定用パルスの
何れか他方を直接に第１信号入力端子又は第２信号入力
端子に入力して第１基準信号又は第２基準信号とし、タ
イミングを一致させた第１測定用パルス及び第２測定用
パルスをパルス発生器で形成して第１基準信号と第２基
準信号との時間差に一致する遅延時間を形成する遅延素
子の数を第１遅延素子数として求め、且つ、第１測定用
パルスを第１基準信号又は第２基準信号の何れか一方と
し、第１測定用パルスに対して所定の微小時間だけずれ
た第２測定用パルスを第１基準信号又は第２基準信号の
何れか他方として再度第１基準信号と第２基準信号との
時間差に一致する遅延時間を形成する遅延素子の数を第
２遅延素子数として求め、ずらした所定の微小時間と第
１遅延素子数及び第２遅延素子数とにより一遅延素子の
遅延時間を求め、求めた一遅延素子の遅延時間と第１遅
延素子数とにより測定対象回路の動作遅延時間を測定す
ることとする。

【００２１】このように、同一タイミングとする２つの
測定用パルスの時間差に対応する遅延時間を形成する遅
延素子の数により測定対象回路の動作遅延時間を測定す
ることとし、所定時間だけ一方の測定用パルスをずらせ
て再度測定対象回路の動作遅延時間に対応する遅延素子
の数を測定すれば、測定用パルスをずらせた時間に基づ
いて測定用の遅延素子の遅延時間を確認することができ
る。

【００２２】そして、この確認した遅延素子の遅延時間
に基づいて測定した測定対象回路の動作遅延時間を測定
すれば、測定対象回路の正しい動作遅延時間を測定する
ことができる。更に本発明は、多数個の遅延素子を直列
とした遅延回路を第１信号入力端子に接続し、第１信号
入力端子に入力された信号を遅延回路を通して微小時間
差を有する多数個のクロック信号を形成し、各クロック
信号により第２信号入力端子に入力された信号をラッチ
する多数個のデータ記憶手段であるＤ−フリップフロッ
プを備えた記憶回路を有する遅延計測回路を用い、前記
クロック信号の内の第２基準信号の変化点と一致するク
ロック信号により第１信号入力端子に入力された第１基
準信号と第２信号入力端子に入力された第２基準信号と
の時間差を計測するに際し、第１の測定対象回路に対
し、第１測定用パルスを第１の測定対象回路を介さずに
第１基準信号又は第２基準信号の何れか一方とし、第１
測定用パルスにタイミングの一致した第２測定用パルス
を第１の測定対象回路を介して第１基準信号又は第２基
準信号の何れか他方として第１基準信号と第２基準信号
との時間差に一致する遅延時間を形成する遅延素子の数
を第１遅延素子数として求め、又、第１測定用パルスと
第２測定用パルスとを所定の微小時間だけずらしてこの
第２測定用パルスを第１の測定対象回路を介することに
より再度計測を行って第１基準信号と第２基準信号との
時間差に一致する遅延時間を形成する遅延素子の数を第
２遅延素子数として求め、且つ、ずらした所定の微小時
間と第１遅延素子数及び第２遅延素子数とにより一遅延
素子の遅延時間を求め、更に、タイミングの一致した第
１測定用パルスと第２測定用パルスとにより、同様に、
第１測定用パルスと第２測定用パルスとの一方を第２の
測定対象回路を介して第１基準信号又は第２基準信号の
何れか一方に、第１測定用パルスと第２測定用パルスと
の他方を直接に第１信号入力端子又は第２信号入力端子
に入力して第１基準信号又は第２基準信号の何れか他方
とし、同様に第１基準信号と第２基準信号との時間差に
一致する遅延時間を形成する遅延素子の数を第３遅延素
子数として求め、第１時間差及び第３時間差と前記求め
た一遅延素子の遅延時間とにより第１の測定対象回路か
らの信号伝播時間と第２の測定対象回路からの信号伝播
時間との伝播時間差を求めるものである。

【００２３】このように、同一のタイミングとした２つ
の測定用パルスの一方だけを第１の測定対象回路を介し
て２つの基準信号とし、この２つの基準信号の時間差を
求め、更に一方の測定用パルスを所定時間だけずらせて
再度２つの基準信号として時間差を求めることにより、
測定に用いる遅延素子の遅延時間を正確に知ることがで
きる。

【００２４】そして、正確な遅延時間の判明している遅
延素子により第１の測定対象回路の遅延時間及び第２の
測定対象回路の遅延時間を測定するから、配線経路を含
む第１の測定対象回路の信号伝達時間及び第２の測定対
象回路の信号伝達時間を正確に測定することができ、配
線を信号が伝播する時間も測定できる。このため、２つ
の測定対象回路における配線を含む各信号伝達時間によ
り、測定対象回路とした回路素子からの信号線を信号が
伝播する時間差を知ることもできる。

【００２５】従って、異なる回路素子からの信号処理に
際し、配線距離による信号のズレを修正することができ
る。尚、第１測定用パルスに対して第２測定用パルスを
所定時間だけずらせるに際し、数メガヘルツ乃至数十メ
ガヘルツの基準クロック信号により、基準クロック信号
の半パルス時間又は１パルス時間だけずらせた第１測定
用パルス又は第２測定用パルスを形成する。

【００２６】このように、メガヘルツ単位のクロック信
号を用いて半パルス又は１パルスの時間だけずらすよう
にすると、数十ナノ秒程度の微小な時間のズレを有する
測定用パルスの形成が容易となる。

【００２７】

【発明の実施の形態】本発明に係る微小時間の測定は、
図１に示す遅延計測回路20を使用するものである。この
遅延計測回路20は、集積回路により特性の一致した多数
個のセレクタ24と特性の一致した多数個のゲート回路25
とを形成し、この各二入力型セレクタ24における各一入
力端子をクロックラインにより第１信号入力端子41に接
続するものである。

【００２８】又、各セレクタ24の出力端子は各ゲート回
路25の入力端子に接続して各セレクタ24と各ゲート回路
25とを一組とする遅延素子23を形成し、この遅延素子23
を直列とするようにゲート回路25の出力端子を他の遅延
素子23におけるセレクタ24の残る入力端子に接続して多
数個の遅延素子23を直列とする遅延回路を形成するもの
である。

【００２９】尚、先頭とする遅延素子23におけるセレク
タ24の入力端子は、一方を第１信号入力端子41に接続
し、他方を−電源に接続して接地しておくものとし、最
終段の遅延素子23とした遅延素子23におけるゲート回路
25の出力端子は、集積回路として製造する遅延計測回路
20の信号出力端子48に接続するものである。尤も、先頭
とする初段の遅延素子23におけるセレクタ24の他方の入
力端子は、−電源に接続する場合のみでなく、＋電源に
接続する場合や開放状態としておく場合もあり、又、初
段とした遅延素子23におけるセレクタ24は省略してゲー
ト回路25の入力端子を直接に第１信号入力端子41に接続
しておくこともできる。

【００３０】又、この遅延計測回路20には、各遅延素子
23のセレクタ24を制御するコントローラ27を設け、この
コントローラ27は例えば１０ビットの制御信号が制御信
号入力端子45から入力されることにより、１０００個の
各セレクタ24の入力端子の接続を各々個別に制御して何
れかの遅延素子23を第１信号入力端子41に接続し、第１
信号入力端子41から入力された信号を直列とした遅延素
子23の所要個数を通過させて信号出力端子48から出力さ
せることができるようにしている。

【００３１】このように、セレクタ24とゲート回路25と
により形成した遅延素子23は、ゲート回路25とするトラ
ンジスタの応答速度をもって各遅延素子23の遅延時間ｔ
とする故、各遅延素子23での遅延時間ｔを１ナノ秒乃至
数ナノ秒の微小時間として設定することができる。又、
集積回路として各遅延素子23の特性を均一化し、且つ、
１０００個などの極めて多数個の遅延素子23を直列とし
た遅延回路を有する遅延設定部21は、コントローラ27に
よりどの遅延素子23のセレクタに第１信号入力端子41を
選択して接続するかを決定することができ、第１信号入
力端子41から入力された信号を信号出力端子48から出力
させるまでに何個の遅延素子23を通過させるかを決定す
ることができる。

【００３２】従って、この遅延設定部21により、ナノ秒
を単位とし、且つ、１０００個程度の遅延素子23を直列
とすることにより、第１信号入力端子41に入力される信
号に最大遅延時間として数マイクロ秒程度の遅延を生じ
させて信号出力端子48から出力することができる。尚、
遅延素子23の数を適宜増加させて設定可能な最大遅延時
間をより長くすることもできる。

【００３３】更に、この遅延計測回路20は、遅延素子23
の数と同数のＤ−フリップフロップ33をデータ記憶手段
として設け、各遅延素子23の各出力端子を各々Ｄ−フリ
ップフロップ33のクロック入力端子に接続し、データ記
憶手段である各Ｄ−フリップフロップ33のＤ入力端子を
クロックラインを用いて第２信号入力端子42に接続する
ものである。

【００３４】尚、クロックラインは、信号入力端子41,4
2から入力された信号がこのクロックラインに接続され
る各素子への信号伝播時間に時間差が生じないように配
線位置及び配線形状が優先的に考慮される集積回路の信
号伝達線である。そして、この遅延計測回路20では、デ
ータ記憶手段であるＤ−フリップフロップ33の各出力を
各々記憶するシフトレジスタ35に接続してＤ−フリップ
フロップ33とシフトレジスタ35とによる記憶回路とし、
シフトレジスタ35の内容に合わせたデータ信号を形成す
るデコーダ37を記憶回路と合わせて測定部31としてい
る。

【００３５】このシフトレジスタ35は、パラレルインパ
ラレルアウトのものやパラレルインシリアルアウトのも
のを用いることができる。又、デコーダ37は、シフトレ
ジスタ35から出力される各ビットのＬレベルからＨレベ
ルへの変化点又はＨレベルからＬレベルへの変化点から
先頭ビット又は末尾ビットまでのビット数を示す１０ビ
ットのデータ信号を形成するものである。

【００３６】尚、データ信号のビット数は遅延素子23の
数、即ちＤ−フリップフロップ33の数に合わせるもので
あり、１０ビットに限るものではない。又、多数個のＤ
−フリップフロップ33をもって記憶回路としてシフトレ
ジスタ35を省略し、各Ｄ−フリップフロップ33の出力を
直接デコーダ37に入力してデータ信号を形成させること
もある。

【００３７】更に、図１に示す遅延計測回路20には、作
動信号端子46を設け、測定を行わないときは測定部31の
Ｄ−フリップフロップ33を作動させないようにしてい
る。そして、この遅延計測回路20により特定の回路又は
素子を測定対象回路10としてこの測定対象回路10の動作
遅延時間を求めるに際しては、図２に示すように、この
遅延計測回路20と測定用パルスを出力するパルス発生手
段50とを用いるものである。

【００３８】このパルス発生手段50は、パルス発生器51
と基準クロック発生手段52及び２個のＤ−フリップフロ
ップ55,56とセレクタ57とで構成し、図２に示すよう
に、パルス発生器51を第１Ｄ−フリップフロップ55のＤ
入力端子に接続し、第１Ｄ−フリップフロップ55のＱ出
力端子をセレクタ57と第２Ｄ−フリップフロップ56のＤ
入力端子及び第１出力端子58に接続し、基準クロック発
生手段52を第１Ｄ−フリップフロップ55のクロック端子
と第２Ｄ−フリップフロップ56のクロック端子とに接続
すると共に、第２Ｄ−フリップフロップ56のＱ出力端子
を前記セレクタ57に接続し、セレクタ57の出力端子を第
２出力端子59に接続するものである。

【００３９】そしてこのパルス発生手段50は、第１Ｄ−
フリップフロップ55に立ち上がりエッジトリガとするフ
リップフロップを用い、第２Ｄ−フリップフロップ56に
立ち下りエッジトリガとするフリップフロップを用い、
第２Ｄ−フリップフロップ56のＱ出力を第１Ｄ−フリッ
プフロップ55のＱ出力よりも基準クロック信号の半クロ
ック時間遅らせるものである。

【００４０】従って、基準クロック発生手段52により、
例えば１０メガヘルツにしてデューティ比が１対１の基
準クロック信号φを形成し、パルス発生器51から短い所
要幅のパルスＰ0を１つだけ発生させると、図３に示す
ように、基準クロック信号φにより所定幅Ｗとされるパ
ルスが第１Ｄ−フリップフロップ55から基準クロックパ
ルスＰ1として出力され、この第１Ｄ−フリップフロッ
プ55の出力パルスである基準クロックパルスＰ1に対
し、半パルス時間αである５０ナノ秒だけ遅れた第２基
準クロックパルスＰ2を第２Ｄ−フリップフロップ56か
ら出力させることができる。

【００４１】即ち、このパルス発生手段50は、基準クロ
ックパルスＰ1を第１出力端子58から第１測定用パルス
として出力し、且つ、セレクタ57を介して基準クロック
パルスＰ1又は第２基準クロックパルスＰ2を第２出力端
子59から第２測定用パルスとして出力することができる
ものである。従って、第２出力端子59からの第２測定用
パルスを、セレクタ57の入力端子を切り換えることによ
り、第１出力端子58から出力する第１測定用パルスと同
一タイミングのパルスとすることや第１出力端子58から
出力する第１測定用パルスよりも基準クロック信号の半
クロック時間遅らせたパルスとすることが容易にできる
ものである。

【００４２】又、前述した遅延計測回路20により測定対
象回路10の応答時間を測定するに際しては、遅延設定部
21における遅延素子23の初段の遅延素子23におけるセレ
クタ24を第１信号入力端子41に接続し、ｎ個の遅延素子
23を全て直列としておくものである。更に、図２に示し
たように、パルス発生手段50の第１出力端子58を測定対
象回路10を介して遅延計測回路20の第１信号入力端子41
に接続し、且つ、パルス発生手段50の第２出力端子59を
遅延計測回路20の第２信号入力端子42に接続するもので
ある。

【００４３】従って、パルス発生手段50における第１出
力端子58から出力される第１測定用パルスと第２出力端
子59から出力される第２測定用パルスとを同一タイミン
グとして出力させると、図４に示すように、パルス発生
手段50の第２出力端子59から直接に第２信号入力端子42
へ入力される第２基準信号Ｓ2としての第２測定用パル
スに対して、測定対象回路10を介して第１信号入力端子
41に入力される第１基準信号Ｓ1としての第１測定用パ
ルスは、測定対象回路10における作動遅延時間だけ遅れ
ることになる。

【００４４】又、この第１信号入力端子41に入力された
第１基準信号Ｓ1としての第１測定用パルスは、遅延計
測回路20における遅延設定部21の各遅延素子23で順次遅
延したｎ個のクロック信号Ｃ1〜Ｃnとして測定部31の各
Ｄ−フリップフロップ33に入力されるものである。この
ため、第１基準信号Ｓ1と第２基準信号Ｓ2とにより、図
４の（２）に示すように、Ｄ−フリップフロップ33の先
頭から所定数であるｘ個のＤ−フリップフロップ33のＱ
出力はＨレベルとされ、ｘ＋１個目以降のＤ−フリップ
フロップ33のＱ出力はＬレベルとなる。そして、この各
Ｑ出力がシフトレジスタ35に記録され、デコーダ37によ
りこのシフトレジスタ35の状態に基づいたデータ信号が
形成され、第１基準信号Ｓ1により形成された各クロッ
ク信号Ｃ1〜Ｃnと第２基準信号Ｓ2がＨレベルからＬレ
ベルに変化する変化点とが一致するＤ−フリップフロッ
プ33の先頭から又は末尾からの個数を示すデータ信号が
データ出力端子49から出力される。

【００４５】更に、パルス発生手段50のセレクタ57を切
り換え、第２出力端子59から出力される第２測定用パル
スとして第２基準クロックパルスＰ2を選択し、第１出
力端子58から出力される第１測定用パルスに対して基準
クロック信号の半クロック時間だけ第２測定用パルスを
遅らせると、図５に示すように、第１基準信号と第２基
準信号との時間差が小さく、又は図６に示すように第２
基準信号が第１基準信号よりも遅れることになる。

【００４６】又、この場合は、図５（２）又は図６
（２）に示すように、遅延計測回路20の測定部31におけ
るｎ個のデータ記憶手段であるＤ−フリップフロップ33
の内、ｙ＋１個目以降のＤ−フリップフロップ33のＱ出
力をＬレベルとするデータがシフトレジスタ35に記録さ
れる。従って、このｙ−ｘ個の遅延素子23による遅延時
間がパルス発生手段50の基準クロック信号における半パ
ルス時間αに相当し、例えば１０メガヘルツの基準クロ
ック信号であれば、半パルス時間αは５０ナノ秒とな
り、遅延設定部21における遅延素子23の１個当たりの平
均遅延時間ｔは、ｔ＝α／（ｙ−ｘ）として、当該温度
条件における各遅延素子23の遅延時間ｔを求めることが
できる。

【００４７】そして、測定対象回路10の遅延時間Ｔは、
測定用パルス幅Ｗと第１基準信号と第２基準信号との差
に基づく遅延素子23の数ｘとにより、Ｔ＝Ｗ−ｘ・ｔと
して求めることができる。このように、パルス発生手段
50により所定幅Ｗの短時間としたパルスを単発的に形成
して出力させ、このパルスを測定対象回路10を通過さ
せ、測定対象回路10における動作遅延時間Ｔを測定すれ
ば、線間容量などの影響を小さくして測定対象回路10の
遅延時間を測定することができる。

【００４８】又、基準クロック信号の半クロック時間だ
けずれた測定用パルスを形成して再度測定を行えば、メ
ガヘルツ単位の基準クロック信号を用いることにより、
数十ナノ秒乃至１００ナノ秒程度の時間差のずれを容易
に形成し、ナノ秒単位の遅延時間ｔが設定される各遅延
素子23の遅延時間ｔを容易に測定確認することができ
る。

【００４９】従って、温度変化により微妙ではあっても
応答速度が変化するゲート回路25による遅延素子23を多
段に接続した遅延設定部21を用い、多数のＤ−フリップ
フロップ33などによる測定部31と組み合わせて測定対象
回路10の遅延時間を正確に測定することができる。尚、
パルス発生手段50における基準クロック発生手段52は、
適宜の分周回路とし、マイクロコンピュータのクロック
信号を当該パルス発生手段50に入力して分周することに
より、数メガヘルツ乃至数十メガヘルツにしてデューテ
ィ比が１対１の基準クロック信号を形成することもあ
る。

【００５０】又、パルス発生手段50に使用する第２Ｄ−
フリップフロップ56を第１Ｄ−フリップフロップ55と同
一特性のＤ−フリップフロップとし、第２測定用パルス
を第１測定用パルスに対して遅らせる際、基準クロック
信号の１パルス時間だけずらすこともある。更に、パル
ス発生手段50の第１出力端子58を第１信号入力端子41に
接続し、第２出力端子59を測定対象回路10を介して第２
信号入力端子42に接続する場合は、図７に示すように、
先頭からｘ個がＬレベルにして、ｘ＋１個目からＨレベ
ルのＱ出力を得ることができ、第２測定用パルスを遅ら
せると、先頭からｙ個をＬレベルとするＱ出力をシフト
レジスタ35に記憶させることができる。

【００５１】従って、同様にｔ＝α／（ｙ−ｘ）として
遅延素子23の平均遅延時間を正しく求め、Ｔ＝ｔ・ｘと
して測定対象回路10の遅延時間を求めることもできる。
又、遅延設定部21を形成する遅延素子23は、図１に示し
たように、セレクタ24とゲート回路25とを組み合わせた
ものに限ることなく、図８に示すように、ゲート回路25
のみをもって遅延素子23とし、この遅延素子23としたゲ
ート回路25の多数個を直列として遅延回路を形成するこ
ともある。

【００５２】更に、図２に示したパルス発生手段50はセ
レクタ57を有し、第１測定用パルスと同一のタイミング
及び所定の時間だけずらしたタイミングの第２測定用パ
ルスを第２出力端子59から出力するものとしているも、
第１Ｄ−フリップフロップ55のＱ出力端子を第１出力端
子58に接続し、第２Ｄ−フリップフロップ56のＱ出力端
子を第２出力端子59に接続し、セレクタ57を有しないパ
ルス発生手段50として第２測定用パルスは第１測定用パ
ルスに対して所定の時間だけ遅れたパルス信号を出力す
るパルス発生手段50とすることがある。この場合は、遅
延計測回路20の第２信号入力端子42にセレクタを介して
第１測定用パルスと第２測定用パルスとを入力可能とし
ておき、第１測定用パルスを測定対象回路10を介して第
１信号入力端子41に入力すると共にこの第１測定用パル
スを第２信号入力端子42にも入力した後、第１測定用パ
ルスを測定対象回路10を介して第１信号入力端子41に入
力し、第２測定用パルスを第２信号入力端子42へセレク
タを介して直接に入力するものである。

【００５３】そして、この遅延計測回路20は、ナノ秒単
位の時間差を容易に測定することができる故、数十セン
チメートル又は１メートル程度の信号線を電気信号が伝
播する時間の計測も容易且つ正確におこなことができる
ものである。このため、図９に示すように、特性が同一
の回路素子61,62を２個以上用いる回路構成の装置を使
用する場合、パルス発生手段50の第１出力端子58を装置
の配線に合わせて第１回路素子61と第２回路素子62とに
接続し、第１回路素子61及び第２回路素子62の出力線を
第１セレクタ65を介して遅延計測回路20の第１信号入力
端子41に接続し、又、第１回路素子61の出力線とパルス
発生手段50の第２出力端子59からの信号線とを第２セレ
クタ66を介して第２信号入力端子42に接続して各回路素
子61,62からの信号伝播時間や信号伝播時間差を求める
ことができる。

【００５４】この図９に示した結線状態において、第１
セレクタ65で測定対象回路とする第１回路素子61の出力
線を選択接続し、第２セレクタ66でパルス発生手段50の
第２出力端子59からの信号線を選択接続し、第１出力端
子58から出力される第１測定用パルスと第２出力端子59
から出力される第２測定用パルスとを同一タイミングと
すれば、パルス発生手段50から第１測定用パルスが第１
回路素子61を介して遅延計測回路20に入力されるまでの
時間を遅延素子23の個数により計測することができる。

【００５５】そして、第２測定用パルスを基準クロック
信号の半パルス時間又は１パルス時間である所定時間だ
け遅らせることにより、各遅延素子23の遅延時間を先ず
求め、第１回路素子61への信号線を電気信号が往復する
時間と第１回路素子61自体の遅延時間との和を正確に求
めることができる。従って、パルス発生手段50、第１セ
レクタ65及び第２セレクタ66や遅延計測回路20を近接さ
せて配置し、予め第１回路素子61の作動遅延時間を計測
しておけば、遅延計測回路20から離れた第１回路素子61
に信号がパルス発生手段50から送られ、且つ、第１回路
素子61から遅延計測回路20に信号が伝達される往復時
間、ひいては測定対象回路とした第１回路素子61から出
力される信号が遅延計測回路20に伝達されるまでの信号
線を電気信号が伝播する時間を求めることができる。

【００５６】更に、第１回路素子61からの信号伝播時間
の測定に続けて第１セレクタ65による接続を新たな測定
対象回路とする第２回路素子62からの信号線に切り換
え、第２セレクタ66はパルス発生手段50の選択接続を持
続させ、第１出力端子58からの第１測定用パルスと第２
出力端子59からの第２測定用パルスとを同一のタイミン
グとして出力させると、パルス発生手段50から第１測定
用パルスが第２回路素子62を介して遅延計測回路20に入
力されるまでの時間を遅延素子23の個数により計測する
ことができる。

【００５７】そして、この場合には各遅延素子23の平均
遅延時間ｔを既に正確に求めているため、第１回路素子
61の場合と同様に、第２回路素子62への信号線の信号往
復時間ひいては第２回路素子62から出力される信号が遅
延計測回路20に伝達されるまでの信号線を電気信号が伝
播する時間を求めることができる。又、第１回路素子61
からの信号伝播時間と第２回路素子62からの信号伝播時
間との伝播時間差を正確に求めることもできる。

【００５８】尚、第１回路素子61からの信号伝播時間と
第２回路素子62からの信号伝播時間との伝播時間差を求
めるに際し、第１セレクタ65で第１回路素子61との接続
を選択し、第２セレクタ66でパルス発生手段50との接続
を選択して第１測定用パルスと第２測定用パルスとを同
一タイミングでパルス発生手段50から出力させ、更に、
第２測定用パルスの出力タイミングを所定時間ずらして
第１測定用パルス及び第２測定用パルスを出力させた
後、第１セレクタ65で第２回路素子62との接続を選択
し、第２セレクタ66で第１回路素子61との接続を選択し
て第１測定用パルスをパルス発生手段50から出力させる
こともある。

【００５９】このように、第１の測定対象回路とする第
１回路素子61からの信号伝播時間と第２の測定対象回路
とする第２回路素子62からの信号伝播時間との伝播時間
差を求めれば、第１回路素子61及び第２回路素子62とし
てセンサを使用する場合、センサから測定回路までの信
号伝達時間を算出する計算を行って数メートルの特定物
質中を伝播する光や電気の伝播時間、即ち光の速度や信
号の伝播速度を正確に算出することや、高速で移動する
物体の速度を正確に測定算出することができる。

【００６０】又、測定対象回路とした第１回路素子61や
第２回路素子62からの信号伝播時間を正確に算出するこ
とができるため、監視カメラシステムのように、カメラ
ヘッド部から遠方の信号処理部にカメラヘッド部からの
ＣＣＤ出力信号を伝達し、カメラヘッド部から離れた信
号処理部でＣＣＤの出力信号に正しく同期させて数十メ
ガヘルツの高速クロック信号により信号処理を加える
際、ＣＣＤの出力信号とクロック信号とのタイミングを
ナノ秒単位で調整一致させるように遅延回路を設定して
組み込むことができる。

【００６１】特に、図１に示したように、遅延設定部21
により第１信号入力端子41に入力された信号に所定の遅
延時間を設定して信号出力端子48から出力することので
きる遅延計測回路20では、遅延素子23の温度変化などに
よる遅延時間の変動が生じる場合であっても、各遅延素
子23の遅延時間を測定確認し、常に正しい所定の遅延時
間を設定することができる。

【００６２】

【発明の効果】請求項１に記載した発明は、直列とされ
た多数個の遅延素子の最終段は信号出力端子に接続され
ると共に遅延素子の何れかが第１信号入力端子に接続可
能とされ、且つ、各遅延素子の出力信号に応答して第２
信号入力端子に入力される信号を各々ラッチする多数個
のデータ記憶手段を備えた遅延計測回路を用いて２つの
信号の時間差の測定や遅延時間の設定を行うに際し、前
記第１信号入力端子及び第２信号入力端子にパルス信号
を入力して両入力パルス信号の時間差を求めた後、一方
のパルス信号を所定の微小時間だけずらして再度入力
し、ずらした所定の微小時間分の遅延素子の数を求める
ことにより１個当たりの遅延素子の遅延時間を求める微
小時間の測定方法である。

【００６３】従って、一方のパルス信号をずらすことに
より遅延素子の遅延時間を容易に測定確認することがで
き、正確な遅延時間の判明した遅延素子の個数によって
正確な遅延時間の設定又は測定を行うことができる。
又、請求項２に記載した発明は、第１信号入力端子に接
続される多数個の直列接続された遅延素子と、該直列接
続された各遅延素子からの信号に応答して第２信号入力
端子に入力される信号をラッチする記憶回路とからなる
遅延計測回路を用いて２つの信号の時間差の測定を行う
に際し、第１測定用パルスとこの第１測定用パルスに所
定の微小時間だけずらせた第２測定用パルスを出力する
パルス発生手段からの第１測定用パルスを、前記第１及
び第２信号入力端子に入力したときの前記記憶回路の内
容と、前記第１及び第２測定用パルスを各々前記第１及
び第２信号入力端子の一方と他方とに入力して得られる
前記記憶回路の内容と、により、１個当たりの遅延素子
の遅延時間を求める微小時間の測定方法である。

【００６４】従って、一方のパルス信号をずらすことに
より遅延素子の遅延時間を容易に測定確認することがで
き、正確な遅延時間の判明した遅延素子の個数によって
正確な遅延時間の測定を行うことができる。そして、請
求項３に記載した発明は、多数個の遅延素子が直列に接
続された遅延回路が第１信号入力端子に接続され、各遅
延素子の出力信号に応答して第２信号入力端子に入力さ
れる信号を各々ラッチする多数個のデータ記憶手段を備
えた遅延計測回路を用い、第１及び第２信号入力端子の
何れかに測定対象回路を介したパルス信号を入力するこ
とにより測定対象回路の動作遅延時間を測定するに際
し、タイミングの一致した第１測定用パルスと第２測定
用パルスとをパルス発生手段により形成し、第１及び第
２測定用パルスの何れか一方を第１信号入力端子に、他
方を第２信号入力端子に入力して両入力パルス信号の入
力時間差を形成する第１遅延素子数を求め、且つ、測定
用パルスの何れか一方を所定の微小時間だけずらした第
１及び第２測定用パルスを形成して第１信号入力端子及
び第２信号入力端子に入力し、両入力パルス信号の入力
時間差を形成する第２遅延素子数を求め、第１及び第２
遅延素子数とずらした所定の微小時間とにより１個当た
りの遅延素子の遅延時間を求め、求めた遅延素子の遅延
時間と第１遅延素子数とにより測定対象回路の動作遅延
時間を求める微小時間の測定方法である。

【００６５】従って、第２測定用パルスを所定時間だけ
ずらすことにより遅延素子の遅延時間を知ることがで
き、正確な遅延時間の判明した遅延素子の個数によって
正確な遅延時間の測定を行うことができる。更に、請求
項４に記載した発明は、多数個の遅延素子が直列に接続
された遅延回路が第１信号入力端子に接続され、各遅延
素子の出力信号に応答して第２信号入力端子に入力され
る信号を各々ラッチする多数個のデータ記憶手段を備え
た遅延計測回路を用いて第１及び第２信号入力端子に入
力されるパルス信号の微小時間差を測定するに際し、タ
イミングの一致した第１測定用パルスと第２測定用パル
スとをパルス発生手段により形成し、第１の測定対象回
路に対し、第１測定用パルスを直接に第１又は第２信号
入力端子の何れか一方に入力し、第２測定用パルスを第
１の測定対象回路を介して第１又は第２信号入力端子の
何れか他方に入力して両入力パルス信号の入力時間差を
形成する第１遅延素子数を求め、又、測定用パルスの何
れか一方を所定の微小時間だけずらした第１測定用パル
スと第２測定用パルスとを形成し、この第１及び第２測
定用パルスを第１及び第２信号入力端子へ同様に入力
し、両入力パルス信号の入力時間差を形成する第２遅延
素子数を求め、且つ、第１及び第２遅延素子数とずらし
た所定の微小時間とにより１個当たりの遅延素子の遅延
時間を求め、更に、タイミングの一致した第１及び第２
測定用パルスの一方を第２の測定対象回路を介して第１
又は第２信号入力端子の何れか一方に、第１及び第２測
定用パルスの他方を直接に第１又は第２信号入力端子の
何れか他方に入力し、両入力パルス信号の入力時間差を
形成する第３遅延素子数を求め、求めた１個当たりの遅
延素子の遅延時間と第１及び第３遅延素子数とにより信
号伝播時間差を求める微小時間の測定方法である。

【００６６】従って、第２測定用パルスを第１測定用パ
ルスと同一タイミングで、又、所定時間ずらして第１の
測定対象回路の信号伝播時間を計測することにより、測
定に用いる装置の遅延時間測定値を確認することができ
る。そして、この測定に用いる装置により、第１の測定
対象回路の動作遅延時間を測定するから、信号線などの
信号伝播時間も測定することができ、同様に、第２の測
定対象回路に対する信号線などの信号伝播時間も測定す
ることができる。

【００６７】このため、複数の測定対象回路からの信号
伝播時間差を正確に求めることができ、複数の測定対象
回路からの信号処理に際する信号合成などを正確なタイ
ミングで行うことができる。又、請求項４に記載した発
明は、２つの測定用パルス信号の内の一方のパルス信号
を所定の微小時間だけずらせるに際し、数メガヘルツ乃
至数十メガヘルツの基準クロックにより、基準クロック
の半パルス時間又は１パルス時間だけずらせた第１測定
用パルス又は第２測定用パルスを形成する請求項１乃至
請求項３の何れかに記載した微小時間の測定方法であ
る。

【００６８】従って、測定に使用する遅延素子の遅延時
間をナノ秒単位で測定確認することができる。

【図面の簡単な説明】

【図１】本発明に係る方法に用いる遅延計測回路の一例
を示すブロック図。

【図２】本発明に係る方法を実施する結線例を示す図。

【図３】本発明に係る方法に用いる遅延計測回路の一例
を示すブロック図。

【図４】本発明に係る方法における計測データ例を示す
図。

【図５】本発明に係る方法における計測データ例を示す
図。

【図６】本発明に係る方法における計測データ例を示す
図。

【図７】本発明に係る方法における計測データ例を示す
図。

【図８】本発明に係る方法に用いる遅延計測回路の他の
例を示すブロック図。

【図９】本発明に係る他の方法を実施する結線例を示す
図。

【図１０】従来の電子回路などの動作遅延時間を測定す
るための回路例を示す図。

【図１１】本発明の前提となる遅延計測回路の例を示す
ブロック図。

【符号の説明】

１０ 測定対象回路 １３ 外部入力端子 １５ インバータ １７ セレクタ １９ 周波数カウ
ンタ ２０ 遅延計測回路 ２１ 遅延設定部 ２３ 遅延素子 ２４ セレクタ ２５ ゲート回路 ２７ コントローラ ３１ 測定部 ３３ Ｄ−フリップフロップ ３５ シフトレジ
スタ ３７ デコーダ ４１ 第１信号入力端子 ４２ 第２信号入
力端子 ４５ 制御信号入力端子 ４６ 作動信号入
力端子 ４８ 信号出力端子 ４９ データ出力
端子 ５０ パルス発生手段 ５１ パルス発生器 ５２ 基準クロッ
ク発生手段 ５５ 第１Ｄ−フリップフロップ ５６ 第２Ｄ−フ
リップフロップ ５７ セレクタ ５８ 第１出力端
子 ５９ 第２出力端子 ６１ 第１回路素子 ６２ 第２回路素
子 ６５ 第１セレクタ ６６ 第２セレク
タ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 多数個の遅延素子が直列に接続され、直
   列とされた遅延素子の最終段は信号出力端子に接続され
   ると共に遅延素子の何れかが第１信号入力端子に接続可
   能とされ、且つ、各遅延素子の出力信号に応答して第２
   信号入力端子に入力される信号を各々ラッチする多数個
   のデータ記憶手段を備えた記憶回路を有する遅延計測回
   路を用いて２つの信号の時間差の測定や遅延時間の設定
   を行うに際し、前記第１信号入力端子及び第２信号入力
   端子にパルス信号を入力して両入力パルス信号の時間差
   を求めた後、一方のパルス信号を所定の微小時間だけず
   らして再度入力し、ずらした所定の微小時間分の遅延素
   子の数を求めることにより１個当たりの遅延素子の遅延
   時間を求めることを特徴とする微小時間の測定方法。
2. 【請求項２】 第１信号入力端子に接続される多数個の
   直列接続された遅延素子と、該直列接続された各遅延素
   子からの信号に応答して第２信号入力端子に入力される
   信号をラッチする記憶回路とからなる遅延計測回路を用
   いて２つの信号の時間差の測定を行うに際し、第１測定
   用パルスと第１測定用パルスを所定の微小時間だけずら
   せた第２測定用パルスを出力するパルス発生手段からの
   第１測定用パルスを、前記第１及び第２信号入力端子に
   入力したときの前記記憶回路の内容と、前記第１及び第
   ２測定用パルスを各々前記第１及び第２信号入力端子の
   一方と他方とに入力して得られる前記記憶回路の内容
   と、により、１個当たりの遅延素子の遅延時間を求める
   ことを特徴とする微小時間の測定方法。
3. 【請求項３】 多数個の遅延素子が直列に接続された遅
   延回路が第１信号入力端子に接続され、遅延回路とした
   各遅延素子の各出力信号に応答して第２信号入力端子に
   入力される信号を各々ラッチする多数個のデータ記憶手
   段を備えた記憶回路を有する遅延計測回路を用い、第１
   信号入力端子及び第２信号入力端子の何れかに測定対象
   回路を介したパルス信号を入力することにより測定対象
   回路の動作遅延時間を測定するに際し、タイミングの一
   致した第１測定用パルスと第２測定用パルスとをパルス
   発生手段により形成し、第１測定用パルス及び第２測定
   用パルスの何れか一方を第１信号入力端子に、他方を第
   ２信号入力端子に入力して両入力パルス信号の入力時間
   差に一致する遅延時間を形成する遅延素子数を第１遅延
   素子数として求め、且つ、測定用パルスの何れか一方を
   所定の微小時間だけずらした第１測定用パルスと第２測
   定用パルスとを形成して第１信号入力端子及び第２信号
   入力端子に入力し、両入力パルス信号の入力時間差に一
   致する遅延時間を形成する遅延素子数を第２遅延素子数
   として求め、第１遅延素子数及び第２遅延素子数とずら
   した所定の微小時間とにより１個当たりの遅延素子の遅
   延時間を求め、求めた遅延素子の遅延時間と第１遅延素
   子数とにより測定対象回路の動作遅延時間を求めること
   を特徴とする微小時間の測定方法。
4. 【請求項４】 多数個の遅延素子が直列に接続された遅
   延回路が第１信号入力端子に接続され、遅延回路とした
   各遅延素子の各出力信号に応答して第２信号入力端子に
   入力される信号を各々ラッチする多数個のデータ記憶手
   段を備えた記憶回路を有する遅延計測回路を用いて第１
   信号入力端子と第２信号入力端子とに入力されるパルス
   信号の微小時間差を測定するに際し、タイミングの一致
   した第１測定用パルスと第２測定用パルスとをパルス発
   生手段により形成し、第１の測定対象回路に対し、第１
   測定用パルスを第１の測定対象回路を介さずに第１信号
   入力端子又は第２信号入力端子の何れか一方に入力し、
   第２測定用パルスを第１の測定対象回路を介して第１信
   号入力端子又は第２信号入力端子の何れか他方に入力し
   て両入力パルス信号の入力時間差に一致する遅延時間を
   形成する遅延素子数を第１遅延素子数として求め、又、
   測定用パルスの何れか一方を所定の微小時間だけずらし
   た第１測定用パルスと第２測定用パルスとを形成し、こ
   の第１測定用パルスと第２測定用パルスとを第１信号入
   力端子及び第２信号入力端子へ同様に入力し、両入力パ
   ルス信号の入力時間差に一致する遅延時間を形成する遅
   延素子数を第２遅延素子数として求め、且つ、第１遅延
   素子数及び第２遅延素子数とずらした所定の微小時間と
   により１個当たりの遅延素子の遅延時間を求め、更に、
   タイミングの一致した第１測定用パルス及び第２測定用
   パルスの一方を第２の測定対象回路を介して第１信号入
   力端子又は第２信号入力端子の何れか一方に、第１測定
   用パルスと第２測定用パルスとの他方を直接に第１信号
   入力端子又は第２信号入力端子の何れか他方に入力し、
   両入力パルス信号の入力時間差に一致する遅延時間を形
   成する遅延素子数を第３遅延素子数として求め、求めた
   １個当たりの遅延素子の遅延時間と第１遅延素子数及び
   第３遅延素子数とにより信号伝播時間差を求めることを
   特徴とする微小時間の測定方法。
5. 【請求項５】 ２つの測定用パルス信号の内の一方のパ
   ルス信号を所定の微小時間だけずらせるに際し、数メガ
   ヘルツ乃至数十メガヘルツの基準クロックにより、基準
   クロックの半パルス時間又は１パルス時間だけずらせた
   第１測定用パルス又は第２測定用パルスを形成すること
   を特徴とする請求項１乃至請求項４の何れかに記載した
   微小時間の測定方法。