JP3172451B2 - イオン注入方法 - Google Patents

イオン注入方法

Info

Publication number
JP3172451B2
JP3172451B2 JP19932196A JP19932196A JP3172451B2 JP 3172451 B2 JP3172451 B2 JP 3172451B2 JP 19932196 A JP19932196 A JP 19932196A JP 19932196 A JP19932196 A JP 19932196A JP 3172451 B2 JP3172451 B2 JP 3172451B2
Authority
JP
Japan
Prior art keywords
ions
implantation
implanted
substrate
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19932196A
Other languages
English (en)
Other versions
JPH09102465A (ja
Inventor
カーラント マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH09102465A publication Critical patent/JPH09102465A/ja
Application granted granted Critical
Publication of JP3172451B2 publication Critical patent/JP3172451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般にイオン注入方法
に関し、特に対称ＭＯＳトランジスタ接合の生成を可能
にする注入方法に関する。
【０００２】
【従来技術】図面において、参照数字によって表示され
た各エレメントは、そのエレメントが出ている各図面に
おいて同じ参照数字によって表示されている。いずれか
４つのディジット参照数字のうち最初の２つのディジッ
トといずれか２つ又は３つのディジットの参照数字のう
ち最初のディジットは、その関連したエレメントが表示
されている最初の図面を示している。
【０００３】イオン注入処理において、もし注入方向が
主結晶対称軸方向に沿っていれば（例えば核器具と物理
的現象の探求Ｂ６における方法（１９８５）３３６ペー
ジ〜３４８ページミカエルＩ．カレント氏等のシリコン
（１００）における平面チャネリング効果を参照）、注
入されたイオンの注入深さは大幅に増大する。かくして
もし注入方向が主結晶対称軸方向にほぼ平行であれば注
入された接合の接合深さは大きく変化できる。チャネリ
ング効果は、注入ビームをウェーハの頂面に対して直交
する方向と通常一致している主結晶軸から７〜１０度ず
れた方向に沿って導くことによって通常低減される。注
入の選択される角度はイオンの選択や注入エネルギーや
結晶の向きに依存する。残念なことにウェーハの頂面１
９に直交する方向から注入ビームをそのようにかたむけ
ると、注入処理に非対称がもたらされる。例えばＭＯＳ
トランジスタ接合を生成する際、注入処理における非対
称はＭＯＳソース領域とそのドレイン領域との間に非対
称を形成することになる。
【０００４】この非対称は、図１に示されている。その
図において、ゲート１１とフィールド酸化物領域１２、
１３とはこの図に図解されている注入工程が開始される
前に基板１４上に既に形成されている。ゲート１１は一
般に3,０００〜5,０００オングストロームのオーダーの
厚さのポリシリコン層となっている頂面上に１００オン
グストロームのオーダーの厚さの酸化物層から一般に構
成されている。注入イオンは、基板頂面１９に対して直
交する方向Ｎから７〜１０度のオーダーの角度Ａとなっ
ている方向Ｄに沿って導びかれている。その方向Ｎに沿
った注入に対する比較においてイオンが方向Ｄに沿って
注入されると、イオンは領域１５において注入が阻止さ
れて領域１６に注入が許容される。この非対称によって
ソース領域１７は、ドレイン領域１８とは対称にはなっ
ていない。かくして大幅に低減されたチャネリングの利
益は、非対称接合のコスト面で達成されることになる。
【０００５】イオンが方向Ｎに沿って注入される時に一
般に生じるチャネリングの問題点の発生を防止しなが
ら、対称接合を達成するのに２つの共通した技術が存在
する。図２に示されたこれら方法の第１のものでは、注
入処理は２工程で行われる。第１工程では、幾つかの非
ドーパントイオンがドーパントイオンの注入工程中の選
択された注入深さと少なくとも同じ深さに方向Ｎに沿っ
て基板２４内に注入される。一般に、５，０００〜１８
０，０００ｅＶのイオンが２，０００〜１０，０００オ
ングストロームの深さに注入される。これで、ゲート１
１に対して対称となっているばかりでなく更に実質的に
非晶質となっている注入領域２７、２８が形成される。
即ち、この第１の工程は、チャネリング効果を生むこと
になる結晶パターンを有していない非晶質領域２７、２
８を生成している。従って、ドーパントイオンは、チャ
ネリング効果を経験することなく垂直方向Ｎに沿って注
入される。かくして、第２工程では、ドーパントイオン
は方向Ｎに沿って注入される。イオンは方向Ｎに沿って
注入されるので、ソース領域２７とドレイン領域２８と
は、各々ゲート１１に対して対称となっている。結晶対
称方向が欠除しているので、ドーパントイオンの濃度
は、注入深さの関数として鋭いピークを有した形状を現
わすが、もし領域２７、２８が晶質であれば生じるよう
なチャネリングテールを含んでいない。
【０００６】チャネリング作用無しに対称接合を生成す
る２つの上記方法の内の第２のものにおいて、非ドーパ
ントイオンの深い注入によって基板内に深い（１0,００
０オングストロームのオーダの）非晶質領域を生成する
代りに、薄い非晶質層だけが基板１４の頂面１９に生成
される。図３に示されているこの方法の第１変形例で
は、熱酸化物やＣＶＤ酸化物のような薄い非晶質領域が
頂面１９上に形成される。ミカエルカレント氏による上
記論文で議論されているように、２００オングストロー
ムのオーダ又はそれより大きい酸化物層が、チャネリン
グを実質的に無くするのに必要される。ドーパントイオ
ンは、次いで垂直方向Ｎに沿って注入され、対称状のソ
ース領域３７とドレイン領域３８とを各々生成する。
【０００７】図４に示されているこの方法の第２変形例
では、薄い非晶質領域３１、３２が、法線Ｎから７〜１
０度のオーダでずれた角度で導かれた非ドーパントイオ
ンによる基板の低エネルギ注入によって生成されてい
る。非晶質領域３１、３２の生成に次いで再度垂直方向
Ｎに沿った高エネルギのドーパントイオン注入工程が続
き、対称なソース領域３７とドレイン領域３８を生成す
る。この層は、薄いので、この処理の非対称は結果とし
て生じる薄い非晶質領域３１、３２間に顕著な非対称を
もたらすことはない。
【０００８】この方法のこれらの変形例の各々では、非
晶質領域は、これらドーパントイオンのほんのわずかな
部分のみが或る結晶格子の対称方向に沿っていられるだ
け充分に入射ドーパントイオンを散在させるに足る厚さ
Ｔを有している。これで実質的にチャネリングの問題点
を低減するが除去するものではない。その厚さＴは、非
晶質領域内での幾多の拡散が従来の注入深さに異常に高
い注入エネルギーが必要とされるほど基板内における注
入イオン速度の垂直成分を減らさないように十分に薄く
なっていなければならない。2,０００〜１0,０００オン
グストロームのオーダーの厚さが代表的なものである。
【０００９】
【発明が解決しようとする課題】残念なことに、薄い非
晶質領域３１、３２を生成する両変形例は、生成コスト
を大幅に増加する余分な処理工程を必要としている。ド
ーパントの注入に使用されているものとは異ったイオン
が非晶質領域３１、３２の生成に使用されているので、
基板内への注入に使用するイオンを選択するために使わ
れるビーム分析システム（１９８６年５月６日にデレッ
クアイケン氏に付与された『イオン注入用装置』と云う
名称の米国特許第 4,587,432号を例えば参照）が、非晶
質化工程に利用されるイオンを選択するために調節され
なければならないし、次いでドーピング注入工程に必要
とされるイオンをドーパント注入工程が選択するために
再調節される必要がある。注入用イオンがもしプラズマ
イオン化処理によって発生されれば、それで別の注入イ
オンを求めてプラズマを調節する工程は、約１時間もか
かり、これで大幅に処理時間を増加させることになる。
【００１０】ガス流速とオーブン温度も、これら２つの
注入工程の間で部分的に変えられる必要があろう。これ
らの工程の各々で利用されるイオンに応じて、これら２
つの注入工程の間で注入室は清掃される必要があり、こ
れによって付加時間をこの注入処理に与えることにな
る。更に、これら非晶質化工程は、結局必要な装置の作
動効率を低減する夾雑物を入れかねない。非晶質領域を
生成するのに使用されるイオンは、基板の汚染を回避す
るために高い純度を有するものでなければならない。こ
れは、更に製造コストを増大する。
【００１１】酸化物層が非晶質領域３１、３２として面
１９上に生成されると、引き続いて行われるドーパント
注入工程は酸素原子の幾つかを基板内に駆動することが
できる。これで、付加焼なまし工程によって除去されな
ければならない欠陥をソース及びドレインの領域に発生
させかねない。基板内に駆動される酸素は、関連した導
電接触を行うこれらソースとドレインの領域に不良電気
接触も生じさせることになる。更に、酸化物の非晶質領
域３１、３２が形成されると、これら領域は、接触がソ
ース及びドレインの領域で行われる以前に除去されなけ
ればならず、これによってこの集積回路の製造処理に更
に別の工程を付加することになる。
【００１２】
【課題を解決するための手段】図示された好適な実施例
に依れば、ドーパントイオンは、２工程の処理で注入さ
れる。第１工程では、軽量のドーパントイオンが基板の
頂面に対して垂直方向Ｎから５〜７度のオーダの角度で
注入される。その量は、結晶格子がこれら注入される領
域で大きく損傷されるのに充分な損傷を注入される領域
に生成するように選択される。もし、この量が充分に大
きければ、注入される領域内での損傷される結晶格子状
態から非晶質状態への位相転移が生ずる。しかし、これ
ら注入される領域では非晶質状態を生成する必要はな
い。必要とされる全てのものは、結晶格子に対して充分
な損傷が、後続の注入工程でこの注入領域が、これら後
の注入イオンのほんのわずかな部分が主結晶対称軸方向
の一つに沿って基板を通って移動するのに充分な入射注
入イオンの拡散を生成するようにこれら注入される領域
に生じればよい。
【００１３】後続の注入工程は、はるかにより大きいド
ーパント量となっており、基板の頂面に垂直な方向Ｎに
沿って実施される。量は第１注入工程における場合より
もはるかにより大きいため、またこの工程は基板の頂面
に垂直な注入方向を利用しているので、結果的に生じる
ソースとドレインの領域は、ゲート領域に対して実質的
に対称となっている。この検討はソースとドレインの領
域に関するものであったとは云え、この２工程処理は、
結果的に生じる注入領域が基板の頂面にほぼ直交してい
る側方境界を有していることが望まれている他の構造に
も適用可能である。
【００１４】この方法の第１変形例では、第１注入工程
の注入エネルギは、第１工程によって損傷された領域が
より重要な第２注入工程で注入されるイオンの注入深さ
と少なくとも同じ程深くなるように第２注入工程におけ
る場合よりもより大きくなっている。この変形例では、
第２注入工程におけるイオンの拡散はこれら後者の注入
イオンの注入軌跡に渡って起きる。
【００１５】この方法の第２変形例において、注入エネ
ルギは第１注入工程では、第２注入工程における場合よ
りもはるかに小さくなっている。これで、第２注入工程
におけるイオンのほぼ全てがこの注入層を通過するに従
って拡散されるような厚さと単位容積当り損傷との組合
せを有していなければならない表面拡散層が生まれるこ
とになる。一般に、これで、この方法の第１変形例にお
ける第１工程で必要とされているよりも低いドーパント
濃度がこの第１工程で必要とされることになる。しか
し、第１注入工程によって生成される注入層は薄いの
で、第１注入工程の非対称は、結果的に生じる注入領域
に顕著な非対称をもたらさない。
【００１６】第１注入工程におけるイオンの拡散は、拡
散され注入されたイオンの側方速度成分によって、結果
的に生じる注入領域での予測された非対称を幾分減少さ
せる。第１注入工程のイオンの拡散は、それらの速度に
ランダムな側方成分をもたらし、これによってこれらの
一部分が基板の頂面上の（ゲートのような）特色のある
シャドー領域内に拡散できるようにしている。これらの
側方速度は、これら拡散されたイオンが非対称シャドー
領域内に部分的に充満できるようにし、これによって、
非対称量を減らす。この拡散効果は、『散在』と称され
る。その散在の程度は、これらシャドー領域に大量の損
傷を生成する必要があるだけで、シャドーとなっていな
い領域の場合のように同じ量の損傷を生成する必要はな
い。エネルギ、ドーパント注入濃度及び注入角度は、全
て散在を促進するように調節される。
【００１７】この注入処理の２工程のドーパント量と注
入エネルギとを別々に選択するのに加えて、ドーパント
の選択はこれら２工程において異ることもある。一般
に、第１注入工程によって生成される格子に対する損傷
量を高めるために第２注入工程に対するよりも第１注入
工程に対してより重たいドーパントイオンを選択するの
が有利である。損傷は基板の原子から離れて注入イオン
を弾性的に拡散することによって生成されるので、格子
に対する損傷量は注入粒子の入射運動量とそれらの注入
エネルギの関数となっている。基本的な拡散理論は、も
し２つの別々の粒子が同じエネルギを有しまた異った運
動量を有していれば、それでより強力な投入注入イオン
がより大規模な損傷を基板に与えることになることを示
している。
【００１８】この処理の別の実施例では、第１注入工程
は一対の副工程に分けられている。これら副工程の内の
第１のものでは、イオンは、垂直に対して角度Ａで入射
する。副工程の内の第２のものでは、イオンは、ウェー
ハの頂面の垂直方向に対して角度Ａで入射する。従っ
て、これら２つの副工程の組合せで対称処理を行う。注
入角度が正と負の両方の角度に渡って変えられるウェー
ハ注入装置に対して、これら２つの角度は注入装置を傾
けることによってのみ得られる。
【００１９】注入角度が正の角度に渡って変られるだけ
になっているウェーハ注入装置に対して、注入の第２副
工程が遂行される前にウェーハをその頂面の法線Ｎ周り
で１８０度だけ回転することでこの対称は達成される。
この処理は、発明の技術的背景において検討された以前
の注入処理より優れた幾つかの長所を有している。同じ
イオンが第１と第２の再注入工程で使用されるので、こ
れら２つの注入工程で異ったイオンを扱うための注入装
置の再調節を回避することが可能である。かくして、こ
の処理は、２つ以上の注入イオンを扱うために注入装置
を調節し次いで再調節するためにそれら従来の処理に必
要とされる余分な時間を無くする。それは、異った処理
ガスを利用する工程間の清掃に関連した遅れを回避す
る。それは、更に、ドーパントイオンを拡散するために
薄い酸化物層を生成する従来の処理に必要とされている
ような付加的な高純度ドーパント源を使う必要性を回避
する。
【００２０】本発明のこれらのまた他の長所は、好適な
実施例が図面と関連して説明されている以下の詳細な説
明から明らかになろう。詳細な説明は、本発明を図解す
るために提供されているが、それを限定するものではな
い。
【００２１】
【実施例】図５（Ａ）と５（Ｂ）は、既に一対のフィー
ルド酸化物領域５２、５３とゲート５４とが形成された
基板５１の特定な場合の新しいドーパント注入処理を図
示している。しかし、この２工程処理は、チャネリング
作用を回避し、基板の頂面５５にほぼ直交して基板内に
伸びる注入領域を生成したいいずれの応用にも適用可能
である。
【００２２】図５（Ａ）に図示されている第１工程で
は、ドーパントイオンの高エネルギビーム５６は基板の
頂面５５の法線Ｎと角度Ａを形成する方向に沿って基板
５１に向けられている。角度Ａは、大きなチャネリング
作用を回避するために選択され、また一般に５〜１０度
の範囲で選択されている。５〜７度の範囲がこの処理に
特に有利であることが判っている。零でない角度Ａで注
入できるのは、全ての注入装置に固有なものではない。
しかし、制限された範囲に渡って角度Ａが変化できるよ
うにしているアプラィドマテリアル社からのプリサィシ
ョンインブラント９２００のような、幾つかの市場で入
手可能な注入装置がある。この特定の装置では、角度
は、０〜７度の範囲に渡って変えられる。
【００２３】注入エネルギは、５０KeＶのオーダとなっ
ている。注入のフラックス強度と期間は、１０14〜１０
15／cm2 のオーダでドーパントフラックスを発生するよ
うに選択される。この注入は、イオンビームが基板内に
浸透する際に通る一対の注入される領域５７、５８を生
成する。イオンフラックスは、基板の頂面５５に直交す
る方向Ｎに沿ったイオンの後続フラックスが、チャネリ
ング作用が重要でなくなる程充分に拡散される注入領域
５７、５８内に、充分な数の欠陥が生成されるように充
分に大きく選択される。
【００２４】図５（Ｂ）に図示されている第２工程で
は、ドーパントイオンのビーム５９は、頂面５５に直交
する方向Ｎにほぼ沿って導かれている。これらのイオン
は、２０KeＶのオーダのエネルギで、３〜５×１０15／
cm2 の総ビームフラックス密度で注入される。これで、
直交方向Ｎにほぼ平行な側壁を有した一対の注入領域５
１０、５１１が生成される。
【００２５】注入領域５７の形成中散在作用のために、
基板に対する幾分かの損傷が、注入イオンの直接浸透に
よってゲート５４によって陰でおおわれる領域５１２に
生成される。従って、ゲート５４に隣接した頂面５５の
領域を通って第２工程で注入されるイオンに対しても、
これらイオンは、散在作用に依って損傷を有した領域５
１２を通過する。従って、これらの注入イオンでさえ
も、そのようなドーパント注入イオンに対してチャネリ
ング作用を大幅に削減する幾分かの拡散を体験すること
になる。かくして、チャネリング作用は、たとえこれら
のイオンが基板の頂面に直交するように導かれてもこの
第２注入工程中において実質的に除去される。
【００２６】第２注入工程による注入濃度は、第１注入
工程によるものよりも５〜５０倍大きいオーダとなるた
め、ドーパント濃度形状は、これら注入工程の内の第２
工程中に注入されるイオンのドーパント濃度形状によっ
て主として決定される。このため、全ドーパント濃度形
状は、ゲート領域５４に対してほぼ対称となっており、
また頂面５５にほぼ直交する側壁を有している。
【００２７】第２注入工程後、基板は注入工程によって
導入される損傷を除去するために焼どん(アニーリング)
される。焼どん中のこの温度は、一般に９００〜１１０
０℃の範囲となっている。焼どん工程の共通した変形例
では、高い焼どん温度で約１５〜３０分かかる炉焼どん
が行なわれる。どんどん一般化してきた形式の焼どん工
程は、１ジュール/cm2のオーダのエネルギフラックスに
ウェーハを曝して基板の温度を所望の温度に上げるよう
にした急速熱焼どんとなっている。この焼どんは、１〜
３０秒で完了し、削減された時間は更にドーパントイオ
ン散乱も減少させるので有利である。
【００２８】図５（Ａ）と５（Ｂ）に図解された特定の
方法では、第１のドーパント注入工程での注入深さは、
第２工程中に注入されるドーパントイオンがそれらの軌
跡に渡って拡散を体験するように第２工程におけるもの
よりも深くしている。しかし、この発明の代替実施例で
は、第１ドーパント注入工程は、第１注入工程で生成さ
れる基板格子の損傷量が第２注入工程でのイオンのほん
のわずかな部分だけが拡散せずに注入領域を通過するの
に充分なだけ大きくなっているかぎり、第２注入工程中
に注入されるイオンの深さよりも浅い深さにドーパント
イオンを注入できるようになっている。この注入処理
は、図６（Ａ）と６（Ｂ）に図解されている。
【００２９】図６（Ａ）に図示されている第１注入工程
では、ドーパントイオンのビーム６１は、基板６３の頂
面６２の法線Ｎに対して角度Ａで注入される。角度Ａ
は、顕著なチャネリングを回避するために選択され、且
つ５〜１０°の範囲内に一般に選択される。この注入工
程は、１つの注入領域６４、６５を生成する。注入エネ
ルギは、イオンが５００オングストロームのオーダの最
大深さまで注入されるように２０ＫｅＶのオーダとなっ
ている。ドーパント注入イオンのフラックス密度は、１
０14〜１０15イオン/cm2のオーダとなっており、注入領
域６４、６５を通る後続の直交注入が顕著なチャネリン
グ作用を現さないようにするに足る損傷を生成する。こ
の層は薄いので、この注入処理の非対称は、ほんのわず
かな量の非対称を有したドーパント領域６４、６５を生
成するもので、より詳細には、図５（Ａ）及び図５
（Ｂ）の５７、５８よりも小さい非対称となっている。
【００３０】図６（Ｂ）に図解されている第２注入工程
では、ドーパントイオンのビーム６６は基板の頂面６２
に直交する方向Ｎに沿って入射する。エネルギは、一対
の領域６７、６８内への所望の注入深さに達するように
選択され、ドーパント注入イオンの特定の選択に依存し
ている。同様に、濃度は注入領域の所望の濃度によって
決められ、且つ特定の用途と共に変わる。一般に、層６
４、６５内への注入密度は、層５７、５８内への注入密
度よりも高いが、しかし総ドーパント量は層６４、６５
における場合よりも注入層５７、５８においてより多く
なっている。
【００３１】この処理に関するこれら実施例の全てにお
いて、ドーパントイオンは、第１と第２の両注入工程に
使用される。しかし、同じドーパント元素が両注入工程
に使用される必要はない。特に、損傷をウェーハ格子に
導入したい第１ドーパント工程では、重いドーパントイ
オンを使うのが望ましい。この理由で、第１注入工程に
対して少なくとも１７原子質量単位のドーパントイオン
を使うのが望ましい。第１及び第２注入工程のための幾
つかの選択としては： 第１注入工程 第２注入工程 ＢＦ2 + 又はＦ+ ＢＦ2 + 又はＢ+ Ａｓ+ 又はＡｓ2 + Ａｓ+ Ｐ2 + Ｐ+ 基板にフッ素の泡を形成するのを回避するために注入フ
ッ素の量を低く保つのが有利である。注入層６４、６５
の生成のために注入イオンの各種選択のエネルギＥは、
次のようになっているべきであることが判っている： Ｂ ：Ｅ＜１０KeＶ ＢＦ2 ：Ｅ＜５０KeＶ Ａｓ ：Ｅ＜２０KeＶ Ｐ ：Ｅ＜１５KeＶ 図７は、図５（Ａ）、５（Ｂ）、５（Ｃ）、６（Ａ）及
び６（Ｂ）に図示されている注入処理のブロック線図で
ある。第１注入工程７１では、ドーパントイオンは、基
板の頂面に直交する方向Ｎから角度Ａで注入される。後
続のドーパント注入工程７２では、はるかに重い量のド
ーパントイオンが基板の頂面にほぼ直交するように注入
される。ウェーハは、次いで、注入工程によって導入さ
れた欠陥を除去するために焼どん工程を受ける。
【００３２】工程７１によって導入されたこの処理の残
留非対称のために、ほぼ同じエネルギと濃度とドーパン
ト選択となったドーパントイオンが法線Ｎから角度−Ａ
で注入され、これによって対称注入領域を生成する付加
注入工程７４を導入するのが有利である。アプライドマ
テリアル社からのプリサイションインプラント９２００
のような幾つかのシステムでは、注入角度は負の角度に
設定できない。そのような場合、角度Ａで注入する第１
工程と角度−Ａで注入する付加工程との間でウェーハは
その頂面に直交する方向Ｎの周りで１８０度だけ回転さ
れる。これは、ウェーハをそれを注入のために搭載して
いる処理ホイールから取外し、Ｎ周りで１８０度だけ回
転し、次いで付加注入工程のためにこのホイール上にそ
のようなウェーハを再挿入して戻すロボットによって行
われることになる。
【００３３】これまで詳述された説明は、本発明を図示
しており、その追加実施例は当業者にとって明らかなこ
とは理解されよう。この説明は、当業者に明らかなそれ
ら追加実施例と共に、本発明の技術的範囲以内に入って
いるものと思料される。
【００３４】
【発明の効果】以上説明したように、本発明に依れば、
同じイオンが第１と第２の両注入工程で使用されるの
で、これら２つの注入工程で異ったイオンを扱うための
注入装置の再調節を回避することができる。かくして、
この処理は、２つ以上の注入イオンを扱うために注入装
置を調節し次いで再調節するために従来の処理に必要と
される余分な時間を無くする。それで、異った処理ガス
を利用する工程間の清掃に関連した遅れを回避すること
ができる。更に、ドーパントイオンを拡散するために薄
い酸化物層を生成する従来の処理に必要とされているよ
うな付加的な高純度ドーパント源を使う必要性を無くす
ることができる。
【図面の簡単な説明】
【図１】基板の頂面に対する法線Ｎと異った方向に沿っ
て入射するイオンによって、ソース及びドレインの領域
が生成される場合、それら領域の非対称性を示す図。
【図２】ドーパントイオンが基板の頂面に対する法線Ｎ
の方向に沿ってウェーハに向けられる前に深い非晶質領
域が生成される従来の方法を示す図。
【図３】これらドーパントイオンのほんのわずかな部分
が基板の主結晶対称軸方向のいずれかに沿って導かれる
ように垂直入射のドーパント注入イオンの後続ビームを
拡散するために薄い拡散層が基板の頂面に生成される従
来の方法を示す図。
【図４】これらドーパントイオンのほんのわずかな部分
が基板の主結晶対称軸方向のいずれかに沿って導かれる
ように垂直入射のドーパント注入イオンの後続ビームを
拡散するために薄い拡散層が基板の頂面を通して注入さ
れる従来の方法を示す図。
【図５】（Ａ）はより高い濃度の同じドーパントが注入
される拡散層を生成するための高エネルギ低濃度ドーパ
ント注入工程を示す図。（Ｂ）はより高い濃度のドーパ
ント注入イオンの基板への注入を示す図。（Ｃ）は非対
称注入処理を行うために図５Ａの場合に対して反対の注
入方向で非対称注入を行うオプションの付加工程を示す
図。
【図６】（Ａ）は後続のより高い濃度でより高いエネル
ギの注入工程で注入されるドーパントを拡散するために
基板の頂面近くに薄い拡散層を生成するための低エネル
ギ低濃度ドーパント注入工程を示す図。（Ｂ）はより高
い濃度でより高いエネルギのドーパントの基板への注入
を示す図。
【図７】図５（Ａ）、５（Ｂ）、５（Ｃ）、６（Ａ）及
び６（Ｂ）の処理のフローを示す図。
【符号の説明】
５１ 基板 ５５ 頂面 ５１１ 表面損傷層 ５１２ 表面損傷層 ６２ 頂面 ６３ 基板 ６４ 注入領域 ６５ 注入領域 Ｎ 頂面に直交する方向（法線） Ａ 法線周りの傾き角度
フロントページの続き (56)参考文献 特開 昭64−72523（ＪＰ，Ａ) 特開 昭59−144175（ＪＰ，Ａ) 特開 平１−196818（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265 H01L 29/78

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板の層に所望のドーパントを導
    入するためのイオン注入方法であって、 （ａ）少なくとも一箇所の損傷領域を生成するために基
    板の頂面の法線Ｎに対して角度５°と１０°の間の角度
    Ａを形成する方向に沿って、基板に所望のドーパントの
    第１のドーズ量を導入するためにイオンを注入する工程
    と、 （ｂ）法線Ｎに実質的に平行な方向に沿って、基板に前
    記第１のドーズ量より大きい所望のドーパントの第２の
    ドーズ量を導入するためにイオンを注入する工程を有
    し、 前記工程（ａ）の注入は、前記工程（ｂ）の注入におけ
    るイオンエネルギーより高いイオンエネルギーで行なわ
    れ、且つ前記工程（ｂ）の注入イオンは、工程（ａ）に
    よって形成された損傷領域において拡散されることを特
    徴とするイオン注入方法。
  2. 【請求項２】 前記工程（ａ）の注入イオンは、前記工
    程（ｂ）の場合より深い注入深さに注入され、これによ
    って、前記工程（ｂ）で注入される注入イオンはそれら
    の軌跡全体にわたって基板内に拡散されることを特徴と
    する請求項１に記載の方法。
  3. 【請求項３】 前記工程（ｂ）の注入濃度は、前記工程
    （ａ）のビームフラックス濃度の５〜５０倍であること
    を特徴とする請求項２に記載の方法。
  4. 【請求項４】 半導体基板の層に所望のドーパントを導
    入するためのイオン注入方法であって、 （ａ）少なくとも一箇所の損傷領域を生成するために基
    板の頂面の法線Ｎに対して角度５°と１０°の間の角度
    Ａを形成する方向に沿って、基板に所望のドーパントの
    第１のドーズ量を導入するためにイオンを注入する工程
    と、 （ｂ）法線Ｎに実質的に平行な方向に沿って、基板に前
    記第１のドーズ量より大きい所望のドーパントの第２の
    ドーズ量を導入するためにイオンを注入する工程を有
    し、 前記工程（ａ）の注入イオンは、前記工程（ｂ）の注入
    イオンより重く、且つ前記工程（ｂ）の注入イオンは、
    工程（ａ）によって形成された損傷領域において拡散さ
    れることを特徴とするイオン注入方法。
  5. 【請求項５】 前記工程（ａ）の注入イオンは、Ａｓ2 +
    を含み、且つ前記工程（ｂ）の注入イオンは、Ａｓ+を
    含むことを特徴とする請求項４に記載の方法。
  6. 【請求項６】 前記工程（ａ）の注入イオンは、Ｐ2 +を
    含み、且つ前記工程（ｂ）の注入イオンは、Ｐ+を含む
    ことを特徴とする請求項４に記載の方法。
JP19932196A 1990-09-28 1996-07-29 イオン注入方法 Expired - Fee Related JP3172451B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/590,193 US5155369A (en) 1990-09-28 1990-09-28 Multiple angle implants for shallow implant
US590193 1990-09-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP03252094A Division JP3115916B2 (ja) 1990-09-28 1991-09-30 浅い注入を行うための多角度注入法

Publications (2)

Publication Number Publication Date
JPH09102465A JPH09102465A (ja) 1997-04-15
JP3172451B2 true JP3172451B2 (ja) 2001-06-04

Family

ID=24361239

Family Applications (2)

Application Number Title Priority Date Filing Date
JP03252094A Expired - Fee Related JP3115916B2 (ja) 1990-09-28 1991-09-30 浅い注入を行うための多角度注入法
JP19932196A Expired - Fee Related JP3172451B2 (ja) 1990-09-28 1996-07-29 イオン注入方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP03252094A Expired - Fee Related JP3115916B2 (ja) 1990-09-28 1991-09-30 浅い注入を行うための多角度注入法

Country Status (2)

Country Link
US (1) US5155369A (ja)
JP (2) JP3115916B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258319A (en) * 1988-02-19 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
KR960012577B1 (ko) * 1992-06-20 1996-09-23 현대전자산업 주식회사 이중주입 (Double Implant) 공정에 의한 채널형성방법
JP3036565B2 (ja) * 1992-08-28 2000-04-24 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JPH07161985A (ja) * 1993-12-06 1995-06-23 Nec Corp 半導体装置の製造方法
US5543337A (en) * 1994-06-15 1996-08-06 Lsi Logic Corporation Method for fabricating field effect transistor structure using symmetrical high tilt angle punchthrough implants
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5994182A (en) 1996-01-18 1999-11-30 Micron Technology, Inc. Method of reducing outdiffusion from a doped three-dimensional polysilicon film into substrate by using angled implants
JP3211865B2 (ja) * 1996-05-31 2001-09-25 日本電気株式会社 イオン注入方法
JP3305961B2 (ja) * 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法
US6229148B1 (en) 1997-08-11 2001-05-08 Micron Technology, Inc. Ion implantation with programmable energy, angle, and beam current
US6982215B1 (en) * 1998-11-05 2006-01-03 Chartered Semiconductor Manufacturing Ltd. N type impurity doping using implantation of P2+ ions or As2+ Ions
US6482724B1 (en) * 1999-09-07 2002-11-19 Texas Instruments Incorporated Integrated circuit asymmetric transistors
US6211024B1 (en) 2000-02-01 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for forming a semiconductor device by using multiple ion implantation sequence to reduce crystal defects and to allow the reduction of the temperature used for a subsequent rapid thermal anneal procedure
US6989900B1 (en) * 2001-04-02 2006-01-24 Advanced Micro Devices, Inc. Method of measuring implant profiles using scatterometric techniques
US6489223B1 (en) 2001-07-03 2002-12-03 International Business Machines Corporation Angled implant process
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US20040084407A1 (en) * 2002-10-31 2004-05-06 Nptest, Inc. Method for surface preparation to enable uniform etching of polycrystalline materials
US20040084408A1 (en) * 2002-10-31 2004-05-06 Nptest, Inc. Method for surface preparation to enable uniform etching of polycrystalline materials
JP2005223218A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法
JP4415924B2 (ja) * 2005-03-25 2010-02-17 セイコーエプソン株式会社 半導体素子の製造方法、半導体素子の製造装置
US7329618B2 (en) * 2005-06-28 2008-02-12 Micron Technology, Inc. Ion implanting methods
US7408222B2 (en) * 2006-03-27 2008-08-05 Infineon Technologies Ag Charge trapping device and method of producing the charge trapping device
JP5507060B2 (ja) * 2008-06-05 2014-05-28 日本インター株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP2012109425A (ja) * 2010-11-18 2012-06-07 Panasonic Corp 半導体装置及びその製造方法
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
JP6459304B2 (ja) * 2014-08-25 2019-01-30 富士電機株式会社 半導体装置の製造方法
US20180315605A1 (en) * 2017-04-28 2018-11-01 Advanced Ion Beam Technology, Inc. Method for Ion Implantation
DE102018118442A1 (de) 2018-07-31 2020-02-06 Infineon Technologies Dresden GmbH & Co. KG Herstellen eines Superjunction-Transistorbauelements

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615875A (en) * 1968-09-30 1971-10-26 Hitachi Ltd Method for fabricating semiconductor devices by ion implantation
JPS5377474A (en) * 1976-12-21 1978-07-08 Mitsubishi Electric Corp Production of semiconductor device
JPS53102669A (en) * 1977-02-18 1978-09-07 Toshiba Corp Manufacture for semiconductor device
JPS5911988B2 (ja) * 1980-01-23 1984-03-19 株式会社日立製作所 イオン打込み方法
JPS59144175A (ja) * 1983-02-07 1984-08-18 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
US4587432A (en) * 1984-08-03 1986-05-06 Applied Materials, Inc. Apparatus for ion implantation
JPS62113474A (ja) * 1985-11-13 1987-05-25 Toshiba Corp 半導体集積回路の製造方法
JP2582552B2 (ja) * 1986-05-29 1997-02-19 三菱電機株式会社 イオン注入装置
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPH01173634A (ja) * 1987-12-26 1989-07-10 Sharp Corp 半導体製造過程における配線電極へのイオン注入方法
JPH01196818A (ja) * 1988-02-02 1989-08-08 Fujitsu Ltd 半導体装置の製造方法
JP2706460B2 (ja) * 1988-03-14 1998-01-28 富士通株式会社 イオン注入方法
JPH0245935A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd 電界効果トランジスタの製造方法
JPH02122563A (ja) * 1988-10-31 1990-05-10 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH09102465A (ja) 1997-04-15
US5155369A (en) 1992-10-13
JP3115916B2 (ja) 2000-12-11
JPH04246823A (ja) 1992-09-02

Similar Documents

Publication Publication Date Title
JP3172451B2 (ja) イオン注入方法
US9773675B2 (en) 3D material modification for advanced processing
JP2000509902A (ja) ドーパント拡散に対抗するために、発生した格子間原子勾配を用いる接合深さおよびチャネル長さの制御
JP2001015448A (ja) 半導体装置の製造方法
KR20010024040A (ko) 반도체 웨이퍼상에서 샐로우 접합을 형성하는 방법
TWI511204B (zh) 在應變薄膜上植入有冷及／或分子碳之昇起式源極／汲極的形成方法
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
JP3293039B2 (ja) 薄膜トランジスタの製造方法
US5482876A (en) Field effect transistor without spacer mask edge defects
JP2011119606A (ja) 半導体装置の製造方法
JPH02187033A (ja) キャリアの寿命を軸方向に調整する方法
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
JPH03131020A (ja) 半導体装置の製造方法
JP2882844B2 (ja) 薄膜半導体装置の製造方法
JPS5856417A (ja) 半導体装置の製造方法
JPH09162136A (ja) 半導体装置の製造方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPH05206045A (ja) 半導体装置の製造方法
JP3147360B2 (ja) ポリシリコン膜形成方法
JPH06291074A (ja) 半導体装置の製造方法
JPS62179721A (ja) 半導体基板のド−ピング方法
JPH04307741A (ja) 半導体装置の製造方法
WO1996035229A1 (en) Process for the localized reduction of the lifetime
JPH04323818A (ja) 半導体装置の製造方法
JPH0396223A (ja) Ｓｏｉ構造の形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010213

LAPS Cancellation because of no payment of annual fees