JPH09102465A - イオン注入方法 - Google Patents

イオン注入方法

Info

Publication number
JPH09102465A
JPH09102465A JP8199321A JP19932196A JPH09102465A JP H09102465 A JPH09102465 A JP H09102465A JP 8199321 A JP8199321 A JP 8199321A JP 19932196 A JP19932196 A JP 19932196A JP H09102465 A JPH09102465 A JP H09102465A
Authority
JP
Japan
Prior art keywords
ions
dopant
implantation
substrate
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8199321A
Other languages
English (en)
Other versions
JP3172451B2 (ja
Inventor
Kaaranto Maikeru
カーラント マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH09102465A publication Critical patent/JPH09102465A/ja
Application granted granted Critical
Publication of JP3172451B2 publication Critical patent/JP3172451B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 本発明はイオン注入処理に関し、対称MOS
トランジスタ接合の生成を可能にすること。 【構成】 注入処理において、少なくとも一箇所の損傷
層を生成するために第1量のイオンが基板の頂面に対し
て垂直な方向に対して角度5°〜7°を形成する方向に
沿って注入される。次いで第2のイオンが垂直方向に沿
って注入される。これら後者のイオンがチャネリングを
回避する角度で導かれる必要が無いように、損傷層は第
2量のイオンを散乱する。第2量は、結果的に生ずる不
純物添加形状が、ウェーハの面に垂直に向けられる第2
量によって主として生成されるように第1のものよりも
一般に大幅に多くなっている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般にイオン注入方法
に関し、特に対称MOSトランジスタ接合の生成を可能
にする注入方法に関する。
【0002】
【従来技術】図面において、参照数字によって表示され
た各エレメントは、そのエレメントが出ている各図面に
おいて同じ参照数字によって表示されている。いずれか
4つのディジット参照数字のうち最初の2つのディジッ
トといずれか2つ又は3つのディジットの参照数字のう
ち最初のディジットは、その関連したエレメントが表示
されている最初の図面を示している。
【0003】イオン注入処理において、もし注入方向が
主結晶対称軸方向に沿っていれば(例えば核器具と物理
的現象の探求B6における方法(1985)336ペー
ジ〜348ページミカエルI.カレント氏等のシリコン
(100)における平面チャネリング効果を参照)、注
入されたイオンの注入深さは大幅に増大する。かくして
もし注入方向が主結晶対称軸方向にほぼ平行であれば注
入された接合の接合深さは大きく変化できる。チャネリ
ング効果は、注入ビームをウェーハの頂面に対して直交
する方向と通常一致している主結晶軸から7〜10度ず
れた方向に沿って導くことによって通常低減される。注
入の選択される角度はイオンの選択や注入エネルギーや
結晶の向きに依存する。残念なことにウェーハの頂面1
9に直交する方向から注入ビームをそのようにかたむけ
ると、注入処理に非対称がもたらされる。例えばMOS
トランジスタ接合を生成する際、注入処理における非対
称はMOSソース領域とそのドレイン領域との間に非対
称を形成することになる。
【0004】この非対称は、図1に示されている。その
図において、ゲート11とフィールド酸化物領域12、
13とはこの図に図解されている注入工程が開始される
前に基板14上に既に形成されている。ゲート11は一
般に3,000〜5,000オングストロームのオーダーの
厚さのポリシリコン層となっている頂面上に100オン
グストロームのオーダーの厚さの酸化物層から一般に構
成されている。注入イオンは、基板頂面19に対して直
交する方向Nから7〜10度のオーダーの角度Aとなっ
ている方向Dに沿って導びかれている。その方向Nに沿
った注入に対する比較においてイオンが方向Dに沿って
注入されると、イオンは領域15において注入が阻止さ
れて領域16に注入が許容される。この非対称によって
ソース領域17は、ドレイン領域18とは対称にはなっ
ていない。かくして大幅に低減されたチャネリングの利
益は、非対称接合のコスト面で達成されることになる。
【0005】イオンが方向Nに沿って注入される時に一
般に生じるチャネリングの問題点の発生を防止しなが
ら、対称接合を達成するのに2つの共通した技術が存在
する。図2に示されたこれら方法の第1のものでは、注
入処理は2工程で行われる。図2Aに図解されている第
1工程では、幾つかの非ドーパントイオンがドーパント
イオンの注入工程中の選択された注入深さと少なくとも
同じ深さに方向Nに沿って基板24内に注入される。一
般に、5,000〜180,000evのイオンが2,000〜
10,000オングストロームの深さに注入される。これ
で、ゲート11に対して対称となっているばかりでなく
更に実質的に非晶質となっている注入領域27、28が
形成される。即ち、この第1工程は、チャネリング効果
を生むことになる結晶パターンを有していない非晶質領
域27、28を生成している。従って、ドーパントイオ
ンは、チャネリング作用を経験せずに垂直方向Nに沿っ
て注入される。かくして、図2Bに図解されている第2
工程では、ドーパントイオンは方向Nに沿って注入され
る。イオンは方向Nに沿って注入されるので、ソース領
域27とドレイン領域28とは、各々ゲート11に対し
て対称となっている。結晶対称方向が欠除しているの
で、ドーパントイオンの濃度は、注入深さの関数として
鋭いピークを有した形状を現わすが、もし領域27、2
8が晶質であれば生じるようなチャネリングテールを含
んでいない。
【0006】チャネリング作用無しに対称接合を生成す
る2つの上記方法の内の第2のものにおいて、非ドーパ
ントイオンの深い注入によって基板内に深い(10,00
0オングストロームのオーダの)非晶質領域を生成する
代りに、薄い非晶質層だけが基板14の頂面19に生成
される。図3に示されているこの方法の第1変形例で
は、熱酸化物やCVD酸化物のような薄い非晶質領域が
頂面19上に形成される。ミカエルカレント氏による上
記論文で議論されているように、200オングストロー
ムのオーダ又はそれより大きい酸化物層が、チャネリン
グを実質的に無くするのに必要される。ドーパントイオ
ンは、次いで垂直方向Nに沿って注入され、対称状のソ
ース領域37とドレイン領域38とを各々生成する。
【0007】図4に示されているこの方法の第2変形例
では、薄い非晶質領域31、32が、法線Nから7〜1
0度のオーダでずれた角度で導かれた非ドーパントイオ
ンによる基板の低エネルギ注入によって生成されてい
る。非晶質領域31、32の生成に次いで再度垂直方向
Nに沿った高エネルギのドーパントイオン注入工程が続
き、対称なソース領域37とドレイン領域38を生成す
る。この層は、薄いので、この処理の非対称は結果とし
て生じる薄い非晶質領域31、32間に顕著な非対称を
もたらすことはない。
【0008】この方法のこれらの変形例の各々では、非
晶質領域は、これらドーパントイオンのほんのわずかな
部分のみが或る結晶格子の対称方向に沿っていられるだ
け充分に入射ドーパントイオンを散在させるに足る厚さ
Tを有している。これで実質的にチャネリングの問題点
を低減するが除去するものではない。その厚さTは、非
晶質領域内での幾多の拡散が従来の注入深さに異常に高
い注入エネルギーが必要とされるほど基板内における注
入イオン速度の垂直成分を減らさないように十分に薄く
なっていなければならない。2,000〜10,000オン
グストロームのオーダーの厚さが代表的なものである。
【0009】
【発明が解決しようとする課題】残念なことに、薄い非
晶質領域31、32を生成する両変形例は、生成コスト
を大幅に増加する余分な処理工程を必要としている。ド
ーパントの注入に使用されているものとは異ったイオン
が非晶質領域31、32の生成に使用されているので、
基板内への注入に使用するイオンを選択するために使わ
れるビーム分析システム(1986年5月6日にデレッ
クアイケン氏に付与された『イオン注入用装置』と云う
名称の米国特許第 4,587,432号を例えば参照)が、非晶
質化工程に利用されるイオンを選択するために調節され
なければならないし、次いでドーピング注入工程に必要
とされるイオンをドーパント注入工程が選択するために
再調節される必要がある。注入用イオンがもしプラズマ
イオン化処理によって発生されれば、それで別の注入イ
オンを求めてプラズマを調節する工程は、約1時間もか
かり、これで大幅に処理時間を増加させることになる。
【0010】ガス流速とオーブン温度も、これら2つの
注入工程の間で部分的に変えられる必要があろう。これ
らの工程の各々で利用されるイオンに応じて、これら2
つの注入工程の間で注入室は清掃される必要があり、こ
れによって付加時間をこの注入処理に与えることにな
る。更に、これら非晶質化工程は、結局必要な装置の作
動効率を低減する夾雑物を入れかねない。非晶質領域を
生成するのに使用されるイオンは、基板の汚染を回避す
るために高い純度を有するものでなければならない。こ
れは、更に製造コストを増大する。
【0011】酸化物層が非晶質領域31、32として面
19上に生成されると、引き続いて行われるドーパント
注入工程は酸素原子の幾つかを基板内に駆動することが
できる。これで、付加焼なまし工程によって除去されな
ければならない欠陥をソース及びドレインの領域に発生
させかねない。基板内に駆動される酸素は、関連した導
電接触を行うこれらソースとドレインの領域に不良電気
接触も生じさせることになる。更に、酸化物の非晶質領
域31、32が形成されると、これら領域は、接触がソ
ース及びドレインの領域で行われる以前に除去されなけ
ればならず、これによってこの集積回路の製造処理に更
に別の工程を付加することになる。
【0012】
【課題を解決するための手段】図示された好適な実施例
に依れば、ドーパントイオンは、2工程の処理で注入さ
れる。第1工程では、軽量のドーパントイオンが基板の
頂面に対して垂直方向Nから5〜7度のオーダの角度で
注入される。その量は、結晶格子がこれら注入される領
域で大きく損傷されるのに充分な損傷を注入される領域
に生成するように選択される。もし、この量が充分に大
きければ、注入される領域内での損傷される結晶格子状
態から非晶質状態への位相転移が生ずる。しかし、これ
ら注入される領域では非晶質状態を生成する必要はな
い。必要とされる全てのものは、結晶格子に対して充分
な損傷が、後続の注入工程でこの注入領域が、これら後
の注入イオンのほんのわずかな部分が主結晶対称軸方向
の一つに沿って基板を通って移動するのに充分な入射注
入イオンの拡散を生成するようにこれら注入される領域
に生じればよい。
【0013】後続の注入工程は、はるかにより大きいド
ーパント量となっており、基板の頂面に垂直な方向Nに
沿って実施される。量は第1注入工程における場合より
もはるかにより大きいため、またこの工程は基板の頂面
に垂直な注入方向を利用しているので、結果的に生じる
ソースとドレインの領域は、ゲート領域に対して実質的
に対称となっている。この検討はソースとドレインの領
域に関するものであったとは云え、この2工程処理は、
結果的に生じる注入領域が基板の頂面にほぼ直交してい
る側方境界を有していることが望まれている他の構造に
も適用可能である。
【0014】この方法の第1変形例では、第1注入工程
の注入エネルギは、第1工程によって損傷された領域が
より重要な第2注入工程で注入されるイオンの注入深さ
と少なくとも同じ程深くなるように第2注入工程におけ
る場合よりもより大きくなっている。この変形例では、
第2注入工程におけるイオンの拡散はこれら後者の注入
イオンの注入軌跡に渡って起きる。
【0015】この方法の第2変形例において、注入エネ
ルギは第1注入工程では、第2注入工程における場合よ
りもはるかに小さくなっている。これで、第2注入工程
におけるイオンのほぼ全てがこの注入層を通過するに従
って拡散されるような厚さと単位容積当り損傷との組合
せを有していなければならない表面拡散層が生まれるこ
とになる。一般に、これで、この方法の第1変形例にお
ける第1工程で必要とされているよりも低いドーパント
濃度がこの第1工程で必要とされることになる。しか
し、第1注入工程によって生成される注入層は薄いの
で、第1注入工程の非対称は、結果的に生じる注入領域
に顕著な非対称をもたらさない。
【0016】第1注入工程におけるイオンの拡散は、拡
散され注入されたイオンの側方速度成分によって、結果
的に生じる注入領域での予測された非対称を幾分減少さ
せる。第1注入工程のイオンの拡散は、それらの速度に
ランダムな側方成分をもたらし、これによってこれらの
一部分が基板の頂面上の(ゲートのような)特色のある
シャドー領域内に拡散できるようにしている。これらの
側方速度は、これら拡散されたイオンが非対称シャドー
領域内に部分的に充満できるようにし、これによって、
非対称量を減らす。この拡散効果は、『散在』と称され
る。その散在の程度は、これらシャドー領域に大量の損
傷を生成する必要があるだけで、シャドーとなっていな
い領域の場合のように同じ量の損傷を生成する必要はな
い。エネルギ、ドーパント注入濃度及び注入角度は、全
て散在を促進するように調節される。
【0017】この注入処理の2工程のドーパント量と注
入エネルギとを別々に選択するのに加えて、ドーパント
の選択はこれら2工程において異ることもある。一般
に、第1注入工程によって生成される格子に対する損傷
量を高めるために第2注入工程に対するよりも第1注入
工程に対してより重たいドーパントイオンを選択するの
が有利である。損傷は基板の原子から離れて注入イオン
を弾性的に拡散することによって生成されるので、格子
に対する損傷量は注入粒子の入射運動量とそれらの注入
エネルギの関数となっている。基本的な拡散理論は、も
し2つの別々の粒子が同じエネルギを有しまた異った運
動量を有していれば、それでより強力な投入注入イオン
がより大規模な損傷を基板に与えることになることを示
している。
【0018】この処理の別の実施例では、第1注入工程
は一対の副工程に分けられている。これら副工程の内の
第1のものでは、イオンは、垂直に対して角度Aで入射
する。副工程の内の第2のものでは、イオンは、ウェー
ハの頂面の垂直方向に対して角度Aで入射する。従っ
て、これら2つの副工程の組合せで対称処理を行う。注
入角度が正と負の両方の角度に渡って変えられるウェー
ハ注入装置に対して、これら2つの角度は注入装置を傾
けることによってのみ得られる。
【0019】注入角度が正の角度に渡って変られるだけ
になっているウェーハ注入装置に対して、注入の第2副
工程が遂行される前にウェーハをその頂面の法線N周り
で180度だけ回転することでこの対称は達成される。
この処理は、発明の技術的背景において検討された以前
の注入処理より優れた幾つかの長所を有している。同じ
イオンが第1と第2の再注入工程で使用されるので、こ
れら2つの注入工程で異ったイオンを扱うための注入装
置の再調節を回避することが可能である。かくして、こ
の処理は、2つ以上の注入イオンを扱うために注入装置
を調節し次いで再調節するためにそれら従来の処理に必
要とされる余分な時間を無くする。それは、異った処理
ガスを利用する工程間の清掃に関連した遅れを回避す
る。それは、更に、ドーパントイオンを拡散するために
薄い酸化物層を生成する従来の処理に必要とされている
ような付加的な高純度ドーパント源を使う必要性を回避
する。
【0020】本発明のこれらのまた他の長所は、好適な
実施例が図面と関連して説明されている以下の詳細な説
明から明らかになろう。詳細な説明は、本発明を図解す
るために提供されているが、それを限定するものではな
い。
【0021】
【実施例】図5(A)と5(B)は、既に一対のフィー
ルド酸化物領域52、53とゲート54とが形成された
基板51の特定な場合の新しいドーパント注入処理を図
示している。しかし、この2工程処理は、チャネリング
作用を回避し、基板の頂面55にほぼ直交して基板内に
伸びる注入領域を生成したいいずれの応用にも適用可能
である。
【0022】図5(A)に図示されている第1工程で
は、ドーパントイオンの高エネルギビーム56は基板の
頂面55の法線Nと角度Aを形成する方向に沿って基板
51に向けられている。角度Aは、大きなチャネリング
作用を回避するために選択され、また一般に5〜10度
の範囲で選択されている。5〜7度の範囲がこの処理に
特に有利であることが判っている。零でない角度Aで注
入できるのは、全ての注入装置に固有なものではない。
しかし、制限された範囲に渡って角度Aが変化できるよ
うにしているアプラィドマテリアル社からのプリサィシ
ョンインブラント9200のような、幾つかの市場で入
手可能な注入装置がある。この特定の装置では、角度
は、0〜7度の範囲に渡って変えられる。
【0023】注入エネルギは、50KeVのオーダとなっ
ている。注入のフラックス強度と期間は、1014〜10
15/cm2 のオーダでドーパントフラックスを発生するよ
うに選択される。この注入は、イオンビームが基板内に
浸透する際に通る一対の注入される領域57、58を生
成する。イオンフラックスは、基板の頂面55に直交す
る方向Nに沿ったイオンの後続フラックスが、チャネリ
ング作用が重要でなくなる程充分に拡散される注入領域
57、58内に、充分な数の欠陥が生成されるように充
分に大きく選択される。
【0024】図5(B)に図示されている第2工程で
は、ドーパントイオンのビーム59は、頂面55に直交
する方向Nにほぼ沿って導かれている。これらのイオン
は、20KeVのオーダのエネルギで、3〜5×1015
cm2 の総ビームフラックス密度で注入される。これで、
直交方向Nにほぼ平行な側壁を有した一対の注入領域5
10、511が生成される。
【0025】注入領域57の形成中散在作用のために、
基板に対する幾分かの損傷が、注入イオンの直接浸透に
よってゲート54によって陰でおおわれる領域512に
生成される。従って、ゲート54に隣接した頂面55の
領域を通って第2工程で注入されるイオンに対しても、
これらイオンは、散在作用に依って損傷を有した領域5
12を通過する。従って、これらの注入イオンでさえ
も、そのようなドーパント注入イオンに対してチャネリ
ング作用を大幅に削減する幾分かの拡散を体験すること
になる。かくして、チャネリング作用は、たとえこれら
のイオンが基板の頂面に直交するように導かれてもこの
第2注入工程中において実質的に除去される。
【0026】第2注入工程による注入濃度は、第1注入
工程によるものよりも5〜50倍大きいオーダとなるた
め、ドーパント濃度形状は、これら注入工程の内の第2
工程中に注入されるイオンのドーパント濃度形状によっ
て主として決定される。このため、全ドーパント濃度形
状は、ゲート領域54に対してほぼ対称となっており、
また頂面55にほぼ直交する側壁を有している。
【0027】第2注入工程後、基板は注入工程によって
導入される損傷を除去するために焼どんされる。焼どん
中のこの温度は、一般に900〜1100℃の範囲とな
っている。焼どん工程の共通した変形例では、高い焼ど
ん温度で約15〜30分かかる炉焼どんが行われる。ど
んへ一般化して来たタイプの焼どん工程は、1ジュール
/cm2 のオーダのエネルギフラックスにウェーハを曝さ
して基板の温度を所望の温度に上げるようにした急速熱
焼どんとなっている。この焼どんは、1〜30秒で完了
し、削減された時間は更にドーパントイオン散乱も減ら
すので有利である。
【0028】図5(A)と5(B)に図解された特定の
方法では、第1のドーパント注入工程での注入深さは、
第2工程中に注入されるドーパントイオンがそれらの軌
跡に渡って拡散を体験するように第2工程におけるもの
よりも深くしている。しかし、この発明の代替実施例で
は、第1ドーパント注入工程は、第1注入工程で生成さ
れる基板格子の損傷量が第2注入工程でのイオンのほん
のわずかな部分だけが拡散せずに注入領域を通過するの
に充分なだけ大きくなっているかぎり、第2注入工程中
に注入されるイオンの深さよりも浅い深さにドーパント
イオンを注入できるようになっている。この注入処理
は、図6(A)と6(B)に図解されている。
【0029】図6(B)に図解されている第1注入工程
では、ドーパントイオンのビーム61は、基板63の頂
面62の法線Nに対して角度Aで注入される。角度A
は、顕著なチャネリングを回避するために選択され且つ
5〜10度の範囲内に一般に選択される。この注入工程
は、一対の注入領域64、65を生成する。注入エネル
ギは、イオンが500オングストロームのオーダの最大
深さまで注入されるように20KeVのオーダとなってい
る。ドーパント注入イオンのフラックス密度は、1014
〜1015イオン/cm2 のオーダとなっており、注入領域
64、65を通る後続の直交注入が顕著なチャネリング
作用を現わさないようにするに足る損傷を生成する。こ
の層は薄いので、この注入処理の非対称は、ほんのわず
かな量の非対称を有したドーパント領域64、65を生
成するもので、より詳細には、図58Aと58Bの注入
領域57、58よりも小さい非対称となっている。
【0030】図6(B)に図解されている第2注入工程
では、ドーパントイオンのビーム66は基板の頂面62
に直交する方向Nに沿って入射する。エネルギは、一対
の領域67、68内への所望の注入深さに達するように
選択され、ドーパント注入イオンの特定の選択に依存し
ている。同様に、濃度は注入領域の所望の濃度によって
決められ、且つ特定の用途と共に変わる。一般に、層6
4、65内への注入密度は、層57、58内への注入密
度よりも高いが、しかし総ドーパント量は層64、65
における場合よりも注入層57、58においてより多く
なっている。
【0031】この処理に関するこれら実施例の全てにお
いて、ドーパントイオンは、第1と第2の両注入工程に
使用される。しかし、同じドーパント元素が両注入工程
に使用される必要はない。特に、損傷をウェーハ格子に
導入したい第1ドーパント工程では、重いドーパントイ
オンを使うのが望ましい。この理由で、第1注入工程に
対して少なくとも17原子質量単位のドーパントイオン
を使うのが望ましい。第1及び第2注入工程のための幾
つかの選択としては: 第1注入工程 第2注入工程 BF2 + 又はF+ BF2 + 又はB+ As+ 又はAs2 + As+ 2 + + 基板にフッ素の泡を形成するのを回避するために注入フ
ッ素の量を低く保つのが有利である。注入層64、65
の生成のために注入イオンの各種選択のエネルギEは、
次のようになっているべきであることが判っている: B :E<10KeV BF2 :E<50KeV As :E<20KeV P :E<15KeV 図7は、図5(A)、5(B)、5(C)、6(A)及
び6(B)に図示されている注入処理のブロック線図で
ある。第1注入工程71では、ドーパントイオンは、基
板の頂面に直交する方向Nから角度Aで注入される。後
続のドーパント注入工程72では、はるかに重い量のド
ーパントイオンが基板の頂面にほぼ直交するように注入
される。ウェーハは、次いで、注入工程によって導入さ
れた欠陥を除去するために焼どん工程を受ける。
【0032】工程71によって導入されたこの処理の残
留非対称のために、ほぼ同じエネルギと濃度とドーパン
ト選択となったドーパントイオンが法線Nから角度−A
で注入され、これによって対称注入領域を生成する付加
注入工程74を導入するのが有利である。アプライドマ
テリアル社からのプリサイションインプラント9200
のような幾つかのシステムでは、注入角度は負の角度に
設定できない。そのような場合、角度Aで注入する第1
工程と角度−Aで注入する付加工程との間でウェーハは
その頂面に直交する方向Nの周りで180度だけ回転さ
れる。これは、ウェーハをそれを注入のために搭載して
いる処理ホイールから取外し、N周りで180度だけ回
転し、次いで付加注入工程のためにこのホイール上にそ
のようなウェーハを再挿入して戻すロボットによって行
われることになる。
【0033】これまで詳述された説明は、本発明を図示
しており、その追加実施例は当業者にとって明らかなこ
とは理解されよう。この説明は、当業者に明らかなそれ
ら追加実施例と共に、本発明の技術的範囲以内に入って
いるものと思料される。
【0034】
【発明の効果】以上説明したように、本発明に依れば、
同じイオンが第1と第2の両注入工程で使用されるの
で、これら2つの注入工程で異ったイオンを扱うための
注入装置の再調節を回避することができる。かくして、
この処理は、2つ以上の注入イオンを扱うために注入装
置を調節し次いで再調節するために従来の処理に必要と
される余分な時間を無くする。それで、異った処理ガス
を利用する工程間の清掃に関連した遅れを回避すること
ができる。更に、ドーパントイオンを拡散するために薄
い酸化物層を生成する従来の処理に必要とされているよ
うな付加的な高純度ドーパント源を使う必要性を無くす
ることができる。
【図面の簡単な説明】
【図1】基板の頂面に対する法線Nと異った方向に沿っ
て入射するイオンによって、ソース及びドレインの領域
が生成される場合、それら領域の非対称性を示す図。
【図2】ドーパントイオンが基板の頂面に対する法線N
の方向に沿ってウェーハに向けられる前に深い非晶質領
域が生成される従来の方法を示す図。
【図3】これらドーパントイオンのほんのわずかな部分
が基板の主結晶対称軸方向のいずれかに沿って導かれる
ように垂直入射のドーパント注入イオンの後続ビームを
拡散するために薄い拡散層が基板の頂面に生成される従
来の方法を示す図。
【図4】これらドーパントイオンのほんのわずかな部分
が基板の主結晶対称軸方向のいずれかに沿って導かれる
ように垂直入射のドーパント注入イオンの後続ビームを
拡散するために薄い拡散層が基板の頂面を通して注入さ
れる従来の方法を示す図。
【図5】(A)はより高い濃度の同じドーパントが注入
される拡散層を生成するための高エネルギ低濃度ドーパ
ント注入工程を示す図。(B)はより高い濃度のドーパ
ント注入イオンの基板への注入を示す図。(C)は非対
称注入処理を行うために図5Aの場合に対して反対の注
入方向で非対称注入を行うオプションの付加工程を示す
図。
【図6】(A)は後続のより高い濃度でより高いエネル
ギの注入工程で注入されるドーパントを拡散するために
基板の頂面近くに薄い拡散層を生成するための低エネル
ギ低濃度ドーパント注入工程を示す図。(B)はより高
い濃度でより高いエネルギのドーパントの基板への注入
を示す図。
【図7】図5(A)、5(B)、5(C)、6(A)及
び6(B)の処理のフローを示す図。
【符号の説明】
51 基板 55 頂面 511 表面損傷層 512 表面損傷層 62 頂面 63 基板 64 注入領域 65 注入領域 N 頂面に直交する方向(法線) A 法線周りの傾き角度

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】(a)少なくとも一箇所の損傷領域を生成
    するために基板の頂面の法線Nに対して角度5°と7°
    間の角度Aを形成する方向に沿ってドーパントイオンを
    基板に注入し; (b)法線Nに実質的に平行な方向に沿って基板にドー
    パントイオンを注入する工程を有することを特徴とする
    イオン注入方法。
  2. 【請求項2】工程(a)における注入イオンは、工程
    (b)の場合よりもより深い注入深さに注入され、これ
    によって工程(b)で注入されるドーパントイオンはそ
    れらの軌跡全体に渡って基板内に拡散されるようになっ
    ている請求項1に記載の方法。
  3. 【請求項3】工程(b)の注入濃度は、工程(a)のビ
    ームフラックス濃度の5〜50倍であることを特徴とす
    る請求項2に記載の方法。
  4. 【請求項4】工程(a)の注入は、工程(b)の注入に
    おけるイオンエネルギーより高いイオンエネルギーで行
    われることを特徴とする請求項1に記載の方法。
  5. 【請求項5】工程(a)のドーパントイオンは、工程
    (b)のドーパントイオンより重いことを特徴とする請
    求項1に記載の方法。
  6. 【請求項6】 工程(a)のドーパントイオンはAs2
    + を含み、かつ工程(b)のドーパントイオンはAs+
    を含むことを特徴とする請求項5に記載の方法。
  7. 【請求項7】 工程(a)のドーパントイオンはP2 +
    を含み、かつ工程(b)のドーパントイオンはP+ を含
    むことを特徴とする請求項5に記載の方法。
JP19932196A 1990-09-28 1996-07-29 イオン注入方法 Expired - Fee Related JP3172451B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/590,193 US5155369A (en) 1990-09-28 1990-09-28 Multiple angle implants for shallow implant
US590193 1990-09-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP03252094A Division JP3115916B2 (ja) 1990-09-28 1991-09-30 浅い注入を行うための多角度注入法

Publications (2)

Publication Number Publication Date
JPH09102465A true JPH09102465A (ja) 1997-04-15
JP3172451B2 JP3172451B2 (ja) 2001-06-04

Family

ID=24361239

Family Applications (2)

Application Number Title Priority Date Filing Date
JP03252094A Expired - Fee Related JP3115916B2 (ja) 1990-09-28 1991-09-30 浅い注入を行うための多角度注入法
JP19932196A Expired - Fee Related JP3172451B2 (ja) 1990-09-28 1996-07-29 イオン注入方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP03252094A Expired - Fee Related JP3115916B2 (ja) 1990-09-28 1991-09-30 浅い注入を行うための多角度注入法

Country Status (2)

Country Link
US (1) US5155369A (ja)
JP (2) JP3115916B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076328A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 不純物導入方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258319A (en) * 1988-02-19 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
KR960012577B1 (ko) * 1992-06-20 1996-09-23 현대전자산업 주식회사 이중주입 (Double Implant) 공정에 의한 채널형성방법
JP3036565B2 (ja) * 1992-08-28 2000-04-24 日本電気株式会社 不揮発性半導体記憶装置の製造方法
JPH07161985A (ja) * 1993-12-06 1995-06-23 Nec Corp 半導体装置の製造方法
US5543337A (en) * 1994-06-15 1996-08-06 Lsi Logic Corporation Method for fabricating field effect transistor structure using symmetrical high tilt angle punchthrough implants
SG50741A1 (en) * 1995-07-26 1998-07-20 Chartered Semiconductor Mfg Method for minimizing the hot carrier effect in m-mosfet devices
US5994182A (en) * 1996-01-18 1999-11-30 Micron Technology, Inc. Method of reducing outdiffusion from a doped three-dimensional polysilicon film into substrate by using angled implants
JP3211865B2 (ja) * 1996-05-31 2001-09-25 日本電気株式会社 イオン注入方法
JP3305961B2 (ja) * 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法
US6229148B1 (en) 1997-08-11 2001-05-08 Micron Technology, Inc. Ion implantation with programmable energy, angle, and beam current
US6982215B1 (en) * 1998-11-05 2006-01-03 Chartered Semiconductor Manufacturing Ltd. N type impurity doping using implantation of P2+ ions or As2+ Ions
US6482724B1 (en) * 1999-09-07 2002-11-19 Texas Instruments Incorporated Integrated circuit asymmetric transistors
US6211024B1 (en) 2000-02-01 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for forming a semiconductor device by using multiple ion implantation sequence to reduce crystal defects and to allow the reduction of the temperature used for a subsequent rapid thermal anneal procedure
US6989900B1 (en) * 2001-04-02 2006-01-24 Advanced Micro Devices, Inc. Method of measuring implant profiles using scatterometric techniques
US6489223B1 (en) 2001-07-03 2002-12-03 International Business Machines Corporation Angled implant process
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US20040084408A1 (en) * 2002-10-31 2004-05-06 Nptest, Inc. Method for surface preparation to enable uniform etching of polycrystalline materials
US20040084407A1 (en) * 2002-10-31 2004-05-06 Nptest, Inc. Method for surface preparation to enable uniform etching of polycrystalline materials
JP4415924B2 (ja) * 2005-03-25 2010-02-17 セイコーエプソン株式会社 半導体素子の製造方法、半導体素子の製造装置
US7329618B2 (en) * 2005-06-28 2008-02-12 Micron Technology, Inc. Ion implanting methods
US7408222B2 (en) * 2006-03-27 2008-08-05 Infineon Technologies Ag Charge trapping device and method of producing the charge trapping device
JP5507060B2 (ja) * 2008-06-05 2014-05-28 日本インター株式会社 縦型トレンチmosfetの製造方法
JP2012109425A (ja) * 2010-11-18 2012-06-07 Panasonic Corp 半導体装置及びその製造方法
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
JP6459304B2 (ja) * 2014-08-25 2019-01-30 富士電機株式会社 半導体装置の製造方法
US20180315605A1 (en) * 2017-04-28 2018-11-01 Advanced Ion Beam Technology, Inc. Method for Ion Implantation
DE102018118442A1 (de) * 2018-07-31 2020-02-06 Infineon Technologies Dresden GmbH & Co. KG Herstellen eines Superjunction-Transistorbauelements

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196818A (ja) * 1988-02-02 1989-08-08 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615875A (en) * 1968-09-30 1971-10-26 Hitachi Ltd Method for fabricating semiconductor devices by ion implantation
JPS5377474A (en) * 1976-12-21 1978-07-08 Mitsubishi Electric Corp Production of semiconductor device
JPS53102669A (en) * 1977-02-18 1978-09-07 Toshiba Corp Manufacture for semiconductor device
JPS5911988B2 (ja) * 1980-01-23 1984-03-19 株式会社日立製作所 イオン打込み方法
JPS59144175A (ja) * 1983-02-07 1984-08-18 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
US4587432A (en) * 1984-08-03 1986-05-06 Applied Materials, Inc. Apparatus for ion implantation
JPS62113474A (ja) * 1985-11-13 1987-05-25 Toshiba Corp 半導体集積回路の製造方法
JP2582552B2 (ja) * 1986-05-29 1997-02-19 三菱電機株式会社 イオン注入装置
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPH01173634A (ja) * 1987-12-26 1989-07-10 Sharp Corp 半導体製造過程における配線電極へのイオン注入方法
JP2706460B2 (ja) * 1988-03-14 1998-01-28 富士通株式会社 イオン注入方法
JPH0245935A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd 電界効果トランジスタの製造方法
JPH02122563A (ja) * 1988-10-31 1990-05-10 Nec Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196818A (ja) * 1988-02-02 1989-08-08 Fujitsu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076328A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
US7456085B2 (en) 2004-02-06 2008-11-25 Panasonic Corporation Method for introducing impurities

Also Published As

Publication number Publication date
JP3115916B2 (ja) 2000-12-11
US5155369A (en) 1992-10-13
JPH04246823A (ja) 1992-09-02
JP3172451B2 (ja) 2001-06-04

Similar Documents

Publication Publication Date Title
JP3115916B2 (ja) 浅い注入を行うための多角度注入法
KR100498657B1 (ko) 반도체 웨이퍼상에서 샐로우 접합을 형성하는 방법
JPH11168069A (ja) 半導体装置の製造方法
JPH01125935A (ja) 半導体装置の製造方法
JPS62142318A (ja) 半導体装置の製造方法
TWI511204B (zh) 在應變薄膜上植入有冷及/或分子碳之昇起式源極/汲極的形成方法
KR20130129961A (ko) 태양 전지 제조에서 고체 상태 에피택셜 재성장을 위한 직류 이온 주입
US20080268628A1 (en) N-type semiconductor component with improved dopant implantation profile and method of forming same
US7105427B1 (en) Method for shallow dopant distribution
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
JPH05136073A (ja) 浅い電気的接合の形成
JP3293039B2 (ja) 薄膜トランジスタの製造方法
KR20030042498A (ko) 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
JPH0727877B2 (ja) イオン注入法
US20040018703A1 (en) Method to overcome instability of ultra-shallow semiconductor junctions
JPH03131020A (ja) 半導体装置の製造方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
JP2003318122A (ja) 半導体装置の製造方法
JPH08148680A (ja) しきい電圧の制御方法
JP3147360B2 (ja) ポリシリコン膜形成方法
JPH0567579A (ja) 半導体装置の製造方法
JPH06151348A (ja) 半導体装置の製造方法
WO1996035229A1 (en) Process for the localized reduction of the lifetime
JP2003282473A (ja) 半導体装置の製造方法および半導体装置
JPH09260301A (ja) イオン注入方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010213

LAPS Cancellation because of no payment of annual fees