JP3119224B2 - 可変位相回路 - Google Patents
可変位相回路Info
- Publication number
- JP3119224B2 JP3119224B2 JP09356569A JP35656997A JP3119224B2 JP 3119224 B2 JP3119224 B2 JP 3119224B2 JP 09356569 A JP09356569 A JP 09356569A JP 35656997 A JP35656997 A JP 35656997A JP 3119224 B2 JP3119224 B2 JP 3119224B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- base
- transistors
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、可変位相回路に関
する。
する。
【０００２】
【従来の技術】従来より、図６（ａ）（ｂ）に示すよう
な抵抗Ｒと容量Ｃとからなり、抵抗Ｒ又は容量Ｃのいづ
れかを可変可能に構成したＲＣ移相回路が知られてい
る。しかし、上記したＲＣ移相回路を半導体素子上に組
み込もうとする場合、可変抵抗素子をシリコン基板上に
形成するのは不可能であり、又、可変容量においては、
トランジスタの逆バイアスを使ったものもあるが、ベー
ス・エミッタ間のジャンクション容量を使うと耐圧が低
くなり、ベース・コレクタ間のジャンクション容量を使
うと変化量が少なく、このため、所定の移相量が得られ
ず、従って、シリコン基板上に可変容量または可変抵抗
素子を形成するのが困難であるという課題があった。
な抵抗Ｒと容量Ｃとからなり、抵抗Ｒ又は容量Ｃのいづ
れかを可変可能に構成したＲＣ移相回路が知られてい
る。しかし、上記したＲＣ移相回路を半導体素子上に組
み込もうとする場合、可変抵抗素子をシリコン基板上に
形成するのは不可能であり、又、可変容量においては、
トランジスタの逆バイアスを使ったものもあるが、ベー
ス・エミッタ間のジャンクション容量を使うと耐圧が低
くなり、ベース・コレクタ間のジャンクション容量を使
うと変化量が少なく、このため、所定の移相量が得られ
ず、従って、シリコン基板上に可変容量または可変抵抗
素子を形成するのが困難であるという課題があった。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、ＬＳＩ化を容易に
した可変位相回路を提供するものである。
した従来技術の欠点を改良し、特に、ＬＳＩ化を容易に
した可変位相回路を提供するものである。
【０００４】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる可
変移相回路の第１態様は、 第１の電源と、第２の電源
と、夫々のコレクタを前記第１の電源に接続すると共に
エミッタどうしを接続した第１のトランジスタ及び第２
のトランジスタと、前記第１及び第２のトランジスタの
エミッタと前記第２の電源間に設けられた定電流源と、
第１の入力端子と出力端子間に設けられた第１の抵抗素
子と、第２の入力端子と出力端子間に設けられた第２の
抵抗素子とからなり、前記第１のトランジスタのベース
を前記第１の出力端子に接続し、前記第２のトランジス
タのベースを前記第２の出力端子に接続したことを特徴
とするものであり、又、第２態様は、第１の電源と、第
２の電源と、夫々のコレクタを前記第１の電源に接続す
ると共にエミッタどうしを接続した第１のトランジスタ
及び第２のトランジスタと、前記第１及び第２のトラン
ジスタのエミッタと前記第２の電源間に設けられた定電
流源と、入力端子と出力端子間に設けられた抵抗素子
と、前記第２のトランジスタのベースと前記第２の電源
間に設けられた前記抵抗素子と同じ抵抗値の抵抗素子と
からなり、前記第１のトランジスタのベースを前記出力
端子に接続したことを特徴とするものであり、又、第３
態様は、前記定電流源は可変定電流源であることを特徴
とするものであり、又、第４態様は、第１の電源と、第
２の電源と、夫々のコレクタを前記第１の電源に接続す
ると共にエミッタどうしを接続した第１のトランジスタ
及び第２のトランジスタと、前記第１及び第２のトラン
ジスタのエミッタと前記第２の電源間に設けられた定電
流源と、入力端子と出力端子間に設けられた抵抗素子
と、前記第２のトランジスタのベース電圧を所定の電圧
に保持すると共に前記ベース電圧を可変可能にした第３
の電源とからなり、前記第１のトランジスタのベースを
前記出力端子に接続したことを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる可
変移相回路の第１態様は、 第１の電源と、第２の電源
と、夫々のコレクタを前記第１の電源に接続すると共に
エミッタどうしを接続した第１のトランジスタ及び第２
のトランジスタと、前記第１及び第２のトランジスタの
エミッタと前記第２の電源間に設けられた定電流源と、
第１の入力端子と出力端子間に設けられた第１の抵抗素
子と、第２の入力端子と出力端子間に設けられた第２の
抵抗素子とからなり、前記第１のトランジスタのベース
を前記第１の出力端子に接続し、前記第２のトランジス
タのベースを前記第２の出力端子に接続したことを特徴
とするものであり、又、第２態様は、第１の電源と、第
２の電源と、夫々のコレクタを前記第１の電源に接続す
ると共にエミッタどうしを接続した第１のトランジスタ
及び第２のトランジスタと、前記第１及び第２のトラン
ジスタのエミッタと前記第２の電源間に設けられた定電
流源と、入力端子と出力端子間に設けられた抵抗素子
と、前記第２のトランジスタのベースと前記第２の電源
間に設けられた前記抵抗素子と同じ抵抗値の抵抗素子と
からなり、前記第１のトランジスタのベースを前記出力
端子に接続したことを特徴とするものであり、又、第３
態様は、前記定電流源は可変定電流源であることを特徴
とするものであり、又、第４態様は、第１の電源と、第
２の電源と、夫々のコレクタを前記第１の電源に接続す
ると共にエミッタどうしを接続した第１のトランジスタ
及び第２のトランジスタと、前記第１及び第２のトラン
ジスタのエミッタと前記第２の電源間に設けられた定電
流源と、入力端子と出力端子間に設けられた抵抗素子
と、前記第２のトランジスタのベース電圧を所定の電圧
に保持すると共に前記ベース電圧を可変可能にした第３
の電源とからなり、前記第１のトランジスタのベースを
前記出力端子に接続したことを特徴とするものである。
【０００５】
【０００６】
【発明の実施の形態】即ち、本発明に係わる可変移相回
路は、抵抗と容量とを用いたＲＣ回路から成る移相回路
において、前記容量をトランジスタのベース・エミッタ
間容量で構成したから、ＬＳＩ化が容易である。
路は、抵抗と容量とを用いたＲＣ回路から成る移相回路
において、前記容量をトランジスタのベース・エミッタ
間容量で構成したから、ＬＳＩ化が容易である。
【０００７】
【実施例】以下に、本発明に係わる可変移相回路の具体
例を図面を参照しながら詳細に説明する。図１は、本発
明に係わる可変移相回路の回路図であって、図には、抵
抗Ｒ１と容量とを用いたＲＣ回路から成る移相回路にお
いて、前記容量をトランジスタＱ１、Ｑ２のベース・エ
ミッタ間容量で構成した可変移相回路が示されており、
又、第１の電源Ｖｃｃと、第２の電源ＧＮＤと、夫々の
コレクタを前記第１の電源Ｖｃｃに接続すると共にエミ
ッタどうしを接続した第１のトランジスタＱ１及び第２
のトランジスタＱ２と、前記第１及び第２のトランジス
タＱ１、Ｑ２のエミッタと前記第２の電源ＧＮＤ間に設
けられた定電流源Ｉｖと、第１の入力端子ＩＮ１と出力
端子ＯＵＴ１間に設けられた第１の抵抗素子Ｒ１と、第
２の入力端子ＩＮ２と出力端子ＯＵＴ２間に設けられた
第２の抵抗素子Ｒ２とからなり、前記第１のトランジス
タＱ１のベースを前記第１の出力端子ＯＵＴ１に接続
し、前記第２のトランジスタＱ２のベースを前記第２の
出力端子ＯＵＴ２に接続した可変移相回路が示されてい
る。
例を図面を参照しながら詳細に説明する。図１は、本発
明に係わる可変移相回路の回路図であって、図には、抵
抗Ｒ１と容量とを用いたＲＣ回路から成る移相回路にお
いて、前記容量をトランジスタＱ１、Ｑ２のベース・エ
ミッタ間容量で構成した可変移相回路が示されており、
又、第１の電源Ｖｃｃと、第２の電源ＧＮＤと、夫々の
コレクタを前記第１の電源Ｖｃｃに接続すると共にエミ
ッタどうしを接続した第１のトランジスタＱ１及び第２
のトランジスタＱ２と、前記第１及び第２のトランジス
タＱ１、Ｑ２のエミッタと前記第２の電源ＧＮＤ間に設
けられた定電流源Ｉｖと、第１の入力端子ＩＮ１と出力
端子ＯＵＴ１間に設けられた第１の抵抗素子Ｒ１と、第
２の入力端子ＩＮ２と出力端子ＯＵＴ２間に設けられた
第２の抵抗素子Ｒ２とからなり、前記第１のトランジス
タＱ１のベースを前記第１の出力端子ＯＵＴ１に接続
し、前記第２のトランジスタＱ２のベースを前記第２の
出力端子ＯＵＴ２に接続した可変移相回路が示されてい
る。
【０００８】なお、前記定電流源Ｉｖは可変定電流源で
ある。そして、この回路の場合、第１の入力端子ＩＮ１
に加えられる信号の位相と、第２の入力端子ＩＮ２に加
えられる信号の位相とは、逆相になっている。このよう
に構成した可変移相回路では、トランジスタＱ１、Ｑ２
の特性は揃っており、しかも、定電流回路が設けられて
いるから、トランジスタＱ１、Ｑ２には、１８０度位相
の異なる等しい電流が流れる。
ある。そして、この回路の場合、第１の入力端子ＩＮ１
に加えられる信号の位相と、第２の入力端子ＩＮ２に加
えられる信号の位相とは、逆相になっている。このよう
に構成した可変移相回路では、トランジスタＱ１、Ｑ２
の特性は揃っており、しかも、定電流回路が設けられて
いるから、トランジスタＱ１、Ｑ２には、１８０度位相
の異なる等しい電流が流れる。
【０００９】さて、トランジスタＱ１、Ｑ２のベース・
エミッタ間容量Ｃπは次のように表せる。 Ｃπ＝Ｃｂ＋Ｃｊｅ ここで、Ｃｂはベース容量であり、Ｃｊｅはエミッタ・
ベース接合容量である。更に、
エミッタ間容量Ｃπは次のように表せる。 Ｃπ＝Ｃｂ＋Ｃｊｅ ここで、Ｃｂはベース容量であり、Ｃｊｅはエミッタ・
ベース接合容量である。更に、
【００１０】
【数１】
【００１１】ただし、τF はベース通過時間、ｇm は相
互インダクタンス、ｑ／ｋＴ＝２６ｍＶ、Ｉc はコレク
タ電流である。これにより、ＣπはＩC の関数であるこ
とがわかる。電流源ＩV に流れる電流を変えたときのＣ
πの変化を図３に示した。この具体例では、定電流源の
電流を１〜８ｍＡ変化させることで、容量Ｃπを１００
〜１２００ｆＦ変化させている。
互インダクタンス、ｑ／ｋＴ＝２６ｍＶ、Ｉc はコレク
タ電流である。これにより、ＣπはＩC の関数であるこ
とがわかる。電流源ＩV に流れる電流を変えたときのＣ
πの変化を図３に示した。この具体例では、定電流源の
電流を１〜８ｍＡ変化させることで、容量Ｃπを１００
〜１２００ｆＦ変化させている。
【００１２】このように、電流源ＩV を調節することに
よって、コレクタ電流ＩC を変化させることができるか
ら、出力信号の位相を０〜２０°程度変化させることが
できる。この具体例において、電流源ＩV に流れる電流
を０〜４ｍＡまで変化させたときの出力の位相変化を図
４に示す。
よって、コレクタ電流ＩC を変化させることができるか
ら、出力信号の位相を０〜２０°程度変化させることが
できる。この具体例において、電流源ＩV に流れる電流
を０〜４ｍＡまで変化させたときの出力の位相変化を図
４に示す。
【００１３】図２は、出力端子１、２の出力を、定電流
トランジスタＱ３を備えたトランジスタＱ４、Ｑ５から
成る差動増幅器に入力するように構成した回路例であ
る。又、図５（ａ）は、本発明の可変移相回路の変形例
であり、図には、第１の電源Ｖｃｃと、第２の電源ＧＮ
Ｄと、夫々のコレクタを前記第１の電源Ｖｃｃに接続す
ると共にエミッタどうしを接続した第１のトランジスタ
Ｑ１及び第２のトランジスタＱ２と、前記第１及び第２
のトランジスタＱ１、Ｑ２のエミッタと前記第２の電源
ＧＮＤ間に設けられた定電流源Ｉｖと、入力端子ＩＮ１
と出力端子ＯＵＴ１間に設けられた抵抗素子Ｒ１と、前
記第２のトランジスタＱ２のベースと前記第２の電源Ｇ
ＮＤ間に設けられた抵抗素子Ｒ１と同じ抵抗値の抵抗素
子Ｒ２とからなり、前記第１のトランジスタＱ１のベー
スを前記出力端子ＯＵＴ１に接続した可変移相回路が示
されている。
トランジスタＱ３を備えたトランジスタＱ４、Ｑ５から
成る差動増幅器に入力するように構成した回路例であ
る。又、図５（ａ）は、本発明の可変移相回路の変形例
であり、図には、第１の電源Ｖｃｃと、第２の電源ＧＮ
Ｄと、夫々のコレクタを前記第１の電源Ｖｃｃに接続す
ると共にエミッタどうしを接続した第１のトランジスタ
Ｑ１及び第２のトランジスタＱ２と、前記第１及び第２
のトランジスタＱ１、Ｑ２のエミッタと前記第２の電源
ＧＮＤ間に設けられた定電流源Ｉｖと、入力端子ＩＮ１
と出力端子ＯＵＴ１間に設けられた抵抗素子Ｒ１と、前
記第２のトランジスタＱ２のベースと前記第２の電源Ｇ
ＮＤ間に設けられた抵抗素子Ｒ１と同じ抵抗値の抵抗素
子Ｒ２とからなり、前記第１のトランジスタＱ１のベー
スを前記出力端子ＯＵＴ１に接続した可変移相回路が示
されている。
【００１４】この回路の場合も、トランジスタＱ１、Ｑ
２は図１と同様に差動回路として動作するから、定電流
電源Ｉｖを可変することでトランジスタＱ１のコレクタ
電流が変化するから、トランジスタＱ１のベース・エミ
ッタ間容量が変化し、これにより出力側での位相を制御
することが出来る。なお、この回路の場合、Ｖccを
（＋）電源、ＧＮＤを（−）電源で構成してもよい。
２は図１と同様に差動回路として動作するから、定電流
電源Ｉｖを可変することでトランジスタＱ１のコレクタ
電流が変化するから、トランジスタＱ１のベース・エミ
ッタ間容量が変化し、これにより出力側での位相を制御
することが出来る。なお、この回路の場合、Ｖccを
（＋）電源、ＧＮＤを（−）電源で構成してもよい。
【００１５】又、図５（ｂ）は、本発明の可変移相回路
の変形例であり、図には、第１の電源Ｖｃｃと、第２の
電源ＧＮＤと、夫々のコレクタを前記第１の電源Ｖｃｃ
に接続すると共にエミッタどうしを接続した第１のトラ
ンジスタＱ１及び第２のトランジスタＱ２と、前記第１
及び第２のトランジスタＱ１、Ｑ２のエミッタと前記第
２の電源ＧＮＤ間に設けられた定電流源ＩＴと、入力端
子ＩＮ１と出力端子ＯＵＴ１間に設けられた抵抗素子Ｒ
１と、前記第２のトランジスタＱ２のベース電圧を所定
の電圧に保持すると共にベース電圧を可変可能にした第
３の電源Ｅ３とからなり、前記第１のトランジスタＱ１
のベースを前記出力端子ＯＵＴ１に接続した可変移相回
路が示されている。
の変形例であり、図には、第１の電源Ｖｃｃと、第２の
電源ＧＮＤと、夫々のコレクタを前記第１の電源Ｖｃｃ
に接続すると共にエミッタどうしを接続した第１のトラ
ンジスタＱ１及び第２のトランジスタＱ２と、前記第１
及び第２のトランジスタＱ１、Ｑ２のエミッタと前記第
２の電源ＧＮＤ間に設けられた定電流源ＩＴと、入力端
子ＩＮ１と出力端子ＯＵＴ１間に設けられた抵抗素子Ｒ
１と、前記第２のトランジスタＱ２のベース電圧を所定
の電圧に保持すると共にベース電圧を可変可能にした第
３の電源Ｅ３とからなり、前記第１のトランジスタＱ１
のベースを前記出力端子ＯＵＴ１に接続した可変移相回
路が示されている。
【００１６】この回路の場合も、第３の電源Ｅ３を可変
することでトランジスタＱ１のコレクタ電流が変化する
から、トランジスタＱ１のベース・エミッタ間容量が変
化し、これにより出力側での位相を制御することが出来
る。
することでトランジスタＱ１のコレクタ電流が変化する
から、トランジスタＱ１のベース・エミッタ間容量が変
化し、これにより出力側での位相を制御することが出来
る。
【００１７】
【発明の効果】本発明は上述のように構成したので、可
変移相回路を容易にＬＳＩ化する事が出来るなど顕著な
効果を奏する。
変移相回路を容易にＬＳＩ化する事が出来るなど顕著な
効果を奏する。
【図１】本発明の具体例の回路図である。
【図２】図１の回路図を利用した例を示す図である。
【図３】コレクタ電流に対する容量変化を示すグラフで
ある。
ある。
【図４】移相量を示すグラフである。
【図５】（ａ）、（ｂ）は本発明の他の具体例の回路図
である。
である。
【図６】従来技術の回路図である。
Ｑ１〜Ｑ５ トランジスタ Ｉｖ 定電流源 Ｒ１ 抵抗 ＩＮ１、ＩＮ２ 入力端子 ＯＵＴ１、ＯＵＴ２ 出力端子
Claims (4)
- 【請求項１】 第１の電源と、第２の電源と、夫々のコ
レクタを前記第１の電源に接続すると共にエミッタどう
しを接続した第１のトランジスタ及び第２のトランジス
タと、前記第１及び第２のトランジスタのエミッタと前
記第２の電源間に設けられた定電流源と、第１の入力端
子と出力端子間に設けられた第１の抵抗素子と、第２の
入力端子と出力端子間に設けられた第２の抵抗素子とか
らなり、前記第１のトランジスタのベースを前記第１の
出力端子に接続し、前記第２のトランジスタのベースを
前記第２の出力端子に接続したことを特徴とする可変移
相回路。 - 【請求項２】 第１の電源と、第２の電源と、夫々のコ
レクタを前記第１の電源に接続すると共にエミッタどう
しを接続した第１のトランジスタ及び第２のトランジス
タと、前記第１及び第２のトランジスタのエミッタと前
記第２の電源間に設けられた定電流源と、入力端子と出
力端子間に設けられた抵抗素子と、前記第２のトランジ
スタのベースと前記第２の電源間に設けられた前記抵抗
素子と同じ抵抗値の抵抗素子とからなり、前記第１のト
ランジスタのベースを前記出力端子に接続したことを特
徴とする可変移相回路。 - 【請求項３】 前記定電流源は可変定電流源であること
を特徴とする請求項１又は２記載の可変移相回路。 - 【請求項４】 第１の電源と、第２の電源と、夫々のコ
レクタを前記第１の電源に接続すると共にエミッタどう
しを接続した第１のトランジスタ及び第２のトランジス
タと、前記第１及び第２のトランジスタのエミッタと前
記第２の電源間に設けられた定電流源と、入力端子と出
力端子間に設けられた抵抗素子と、前記第２のトランジ
スタのベース電圧を所定の電圧に保持すると共に前記ベ
ース電圧を可変可能にした第３の電源とからなり、前記
第１のトランジスタのベースを前記出力端子に接続した
ことを特徴とする可変移相回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09356569A JP3119224B2 (ja) | 1997-12-25 | 1997-12-25 | 可変位相回路 |
| US09/208,469 US6177822B1 (en) | 1997-12-25 | 1998-12-10 | Variable phase shifting circuit manufactured in simple integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09356569A JP3119224B2 (ja) | 1997-12-25 | 1997-12-25 | 可変位相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191723A JPH11191723A (ja) | 1999-07-13 |
| JP3119224B2 true JP3119224B2 (ja) | 2000-12-18 |
Family
ID=18449687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09356569A Expired - Fee Related JP3119224B2 (ja) | 1997-12-25 | 1997-12-25 | 可変位相回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6177822B1 (ja) |
| JP (1) | JP3119224B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4516177B2 (ja) * | 2000-04-27 | 2010-08-04 | 新日本無線株式会社 | 可変利得増幅回路 |
| US7132857B2 (en) * | 2003-05-14 | 2006-11-07 | Semiconductor Components Industries, L.L.C. | High speed receiver with wide input voltage range |
| US20060193417A1 (en) * | 2005-02-25 | 2006-08-31 | Tellabs Operations, Inc. | Systems and methods for switching between redundant clock signals |
| CA2544457C (en) * | 2006-04-21 | 2009-07-07 | Mostar Directional Technologies Inc. | System and method for downhole telemetry |
| EP2454642B1 (en) * | 2009-07-16 | 2018-03-14 | NXP USA, Inc. | Integrated circuit, communication unit and method for phase adjustment |
| JP6028550B2 (ja) * | 2012-11-30 | 2016-11-16 | 富士通株式会社 | 可変位相装置、半導体集積回路及び位相可変方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3568097A (en) * | 1969-11-18 | 1971-03-02 | Texas Instruments Inc | Switched line length phase shift network for strip transmission line |
| JPS6345913A (ja) | 1986-08-13 | 1988-02-26 | Fujitsu Ltd | 可変遅延回路 |
| JPH01268217A (ja) | 1988-04-18 | 1989-10-25 | Nippon Telegr & Teleph Corp <Ntt> | 可変移相回路 |
| JPH02126431A (ja) | 1988-11-04 | 1990-05-15 | Matsushita Electric Ind Co Ltd | 光ビックアップヘッド装置及びこれを用いた光情報装置 |
| JPH0326015A (ja) | 1989-06-23 | 1991-02-04 | Nec Corp | 電圧可変移相器 |
| US5210450A (en) * | 1990-04-16 | 1993-05-11 | Tektronix, Inc. | Active selectable digital delay circuit |
| US5063311A (en) * | 1990-06-04 | 1991-11-05 | Motorola, Inc. | Programmable time delay circuit for digital logic circuits |
| JPH04196909A (ja) | 1990-11-28 | 1992-07-16 | Seiko Instr Inc | 整合回路 |
| FR2689339B1 (fr) * | 1992-03-24 | 1996-12-13 | Bull Sa | Procede et dispositif de reglage de retard a plusieurs gammes. |
| US5461342A (en) * | 1994-07-13 | 1995-10-24 | Texas Instruments Incorporated | Wide bandwidth, phase-stable amplifier circuit and method |
| JPH09326675A (ja) | 1996-06-07 | 1997-12-16 | Sony Corp | 移相型発振回路 |
| US5945863A (en) * | 1997-06-18 | 1999-08-31 | Applied Micro Circuits Corporation | Analog delay circuit |
| US6037842A (en) * | 1998-04-21 | 2000-03-14 | Applied Micro Circuits Corporation | Complementary metal-oxide semiconductor voltage controlled oscillator (CMOS VCO) |
-
1997
- 1997-12-25 JP JP09356569A patent/JP3119224B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-10 US US09/208,469 patent/US6177822B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6177822B1 (en) | 2001-01-23 |
| JPH11191723A (ja) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPS6222283B2 (ja) | ||
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| JP3119224B2 (ja) | 可変位相回路 | |
| US5132640A (en) | Differential current amplifier circuit | |
| JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
| JPH0479166B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JP4209072B2 (ja) | 全波整流回路 | |
| JPH0821832B2 (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| JPS607213A (ja) | 差動段 | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH08125460A (ja) | 反転増幅回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH0328581Y2 (ja) | ||
| JPH0420285B2 (ja) | ||
| JPS6119135B2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH029729B2 (ja) | ||
| JPH0785199A (ja) | 対数変換回路 | |
| JPS6012814A (ja) | アクテイブフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |