JPH01268217A - 可変移相回路 - Google Patents
可変移相回路Info
- Publication number
- JPH01268217A JPH01268217A JP9656888A JP9656888A JPH01268217A JP H01268217 A JPH01268217 A JP H01268217A JP 9656888 A JP9656888 A JP 9656888A JP 9656888 A JP9656888 A JP 9656888A JP H01268217 A JPH01268217 A JP H01268217A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- collector
- phase shift
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 title claims abstract description 47
- 239000003990 capacitor Substances 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は可変幅を広くとれる可変移相回路に関するも
のである。
のである。
「従来の技術」
第５図に従来の可変移相回路の構成を示す（特願昭６ｌ
−１６３６７６）。トランジスタ１１゜第２の各エミッ
タは抵抗素子１３Ｌ１４をそれぞれ通じて接地され、各
コレクタは抵抗素子１５゜ｊ６をそれぞれ通じて共通の
電源端子１７に接続され、各ベースは抵抗素子１８ 、
１９をそれぞれ通じて接地されると共に抵抗素子２１．
２２をそれぞれ通じて電源端子１７に接続され、更に各
ベースは共通の入力端子２３に接続される。トランジス
タ１１のコレクタ及びエミッタ間にコンデンサ２４及び
抵抗素子２５の直列回路が接続され、トランジスタ第２
のコレクタ及びエミッタ間にコンデンサ２６及び抵抗素
子２７の直列回路が接続される。コンデンサ２４及び抵
抗素子２５の接続点は出カバソファ回路２８を通じて出
力端子２９に接続され、コンデンサ２６及び抵抗素子２
７の接続点は出力バノファ回路３１を通じて出力端子３
２に接続される。トランジスタ１１を含む回路で第１移
相回路３３が構成され、トランジスタ第２を含む回路で
第２移相回路３４が構成される。
−１６３６７６）。トランジスタ１１゜第２の各エミッ
タは抵抗素子１３Ｌ１４をそれぞれ通じて接地され、各
コレクタは抵抗素子１５゜ｊ６をそれぞれ通じて共通の
電源端子１７に接続され、各ベースは抵抗素子１８ 、
１９をそれぞれ通じて接地されると共に抵抗素子２１．
２２をそれぞれ通じて電源端子１７に接続され、更に各
ベースは共通の入力端子２３に接続される。トランジス
タ１１のコレクタ及びエミッタ間にコンデンサ２４及び
抵抗素子２５の直列回路が接続され、トランジスタ第２
のコレクタ及びエミッタ間にコンデンサ２６及び抵抗素
子２７の直列回路が接続される。コンデンサ２４及び抵
抗素子２５の接続点は出カバソファ回路２８を通じて出
力端子２９に接続され、コンデンサ２６及び抵抗素子２
７の接続点は出力バノファ回路３１を通じて出力端子３
２に接続される。トランジスタ１１を含む回路で第１移
相回路３３が構成され、トランジスタ第２を含む回路で
第２移相回路３４が構成される。
入力端子２３から入力された信号は２分岐された後第１
移相回路３３及び第２移相回路３４に入力される。第１
、第２移相回路３３．３４の移相量は次式で表わされる
（加藤、徳満“３０ ＧＨｚ帯ＭＭＩＣ化イメージ抑圧
ミクサ１昭和６２年度電子情報通信学会半導体・材料部
門全国大会）。
移相回路３３及び第２移相回路３４に入力される。第１
、第２移相回路３３．３４の移相量は次式で表わされる
（加藤、徳満“３０ ＧＨｚ帯ＭＭＩＣ化イメージ抑圧
ミクサ１昭和６２年度電子情報通信学会半導体・材料部
門全国大会）。
θ＝ ２ ｔａｎ−’ （１／ωＣＲ）Ｃはコンデンサ
２４．２６の容量値、Ｒは抵抗素子２５．２７の抵抗値
である。
２４．２６の容量値、Ｒは抵抗素子２５．２７の抵抗値
である。
第６図に上式の関係を示す。図示のようにω＝１／ＣＲ
で直線的な変化を呈するため中心周波数を中心にして二
つの移相回路３３．３４のＣＲ値を対称に設定すれば広
帯域にわたって位相差（第６図においては位相差を９０
°にして示しである）を一定に保つことができる。さら
にコンデンサ２４又は２６をバラクタ（第５図の場合は
コンデンサ２４をバラクタとしている）とすることによ
り、位相差を可変にすることができる。
で直線的な変化を呈するため中心周波数を中心にして二
つの移相回路３３．３４のＣＲ値を対称に設定すれば広
帯域にわたって位相差（第６図においては位相差を９０
°にして示しである）を一定に保つことができる。さら
にコンデンサ２４又は２６をバラクタ（第５図の場合は
コンデンサ２４をバラクタとしている）とすることによ
り、位相差を可変にすることができる。
しかしながら第５図に示す構成ではバラクタの可変幅が
狭いために可変移相回路としての可変移相幅が狭いとい
う欠点があった。
狭いために可変移相回路としての可変移相幅が狭いとい
う欠点があった。
「課題を解決するための手段」
この発明によれば第１トランジスタ又は第１ＦＥＴのエ
ミッタ又はソースが第１抵抗素子を通じて第１電源端子
に接続され、コレクタ又はドレインが第２抵抗素子を通
じて第２電源端子に接続され、そのコレクタとエミッタ
間又はソースとドレイン間に可変容量素子としてのベー
スとエミッタ或いはベースとコレクタとを接続した第２
トランジスタ又はドレインとソースを接続した第２ＦＥ
−Ｔと第３抵抗素子との直列回路が接続される。また第
３トランジスタ又は第３ ＦＥＴのエミッタ又はソース
が第４抵抗素子を通じて第１電源端子に接続され、コレ
クタ又はドレインが第５抵抗素子を通じて第２電源端子
に接続され、そのコレクタとエミッタ間又はソースとド
レイン間に可変容は素子としてのベースとエミッタ或い
はペーストコレクタとを接続した第４トランジスタ又は
ドレインとソースを接続した第４ＦＥＴと第６抵抗素子
との直列回路が接続される。第１トランジスタのベース
又は＄１．ＦＥＴのゲート及び第３トランジスタのベー
ス又は第３ＦＥＴのゲートが入力端子に接続され、第２
トランジスタ又は第２ Ｆ Ｅ Ｔと第３抵抗素子との
接続点が第１出力端子に接続され、第４トランジスタ又
は第４ ＦＥＴと５ｇ６抵抗素子との接続点が第２出力
端子に接続される。第１トランジスタのエミッタ或いは
コレクタに第２トランジスタのコレクタが接続され、又
は第１ＦＥＴのドレイン或いはソースに第２ＦＥＴのド
レイン及びソースが接続され、第３トランジスタのエミ
ッタ或いはコレクタに第４トランジスタのエミッタが接
続され、又は第３ＦＥＴのドレイン或いはソースに第４
． Ｆ Ｅ Ｔのゲートが接続されている。
ミッタ又はソースが第１抵抗素子を通じて第１電源端子
に接続され、コレクタ又はドレインが第２抵抗素子を通
じて第２電源端子に接続され、そのコレクタとエミッタ
間又はソースとドレイン間に可変容量素子としてのベー
スとエミッタ或いはベースとコレクタとを接続した第２
トランジスタ又はドレインとソースを接続した第２ＦＥ
−Ｔと第３抵抗素子との直列回路が接続される。また第
３トランジスタ又は第３ ＦＥＴのエミッタ又はソース
が第４抵抗素子を通じて第１電源端子に接続され、コレ
クタ又はドレインが第５抵抗素子を通じて第２電源端子
に接続され、そのコレクタとエミッタ間又はソースとド
レイン間に可変容は素子としてのベースとエミッタ或い
はペーストコレクタとを接続した第４トランジスタ又は
ドレインとソースを接続した第４ＦＥＴと第６抵抗素子
との直列回路が接続される。第１トランジスタのベース
又は＄１．ＦＥＴのゲート及び第３トランジスタのベー
ス又は第３ＦＥＴのゲートが入力端子に接続され、第２
トランジスタ又は第２ Ｆ Ｅ Ｔと第３抵抗素子との
接続点が第１出力端子に接続され、第４トランジスタ又
は第４ ＦＥＴと５ｇ６抵抗素子との接続点が第２出力
端子に接続される。第１トランジスタのエミッタ或いは
コレクタに第２トランジスタのコレクタが接続され、又
は第１ＦＥＴのドレイン或いはソースに第２ＦＥＴのド
レイン及びソースが接続され、第３トランジスタのエミ
ッタ或いはコレクタに第４トランジスタのエミッタが接
続され、又は第３ＦＥＴのドレイン或いはソースに第４
． Ｆ Ｅ Ｔのゲートが接続されている。
つまりこの発明によれば入力信号は分岐されて第１トラ
ンジスタ又は第１ ＦＥＴを含む第１移相回路と、第３
トランジスタ又は第３ＦＥＴを含む第２移相回路とに分
配供給され、外部制御電圧により第１移相回路の可変容
量素子と、第２移相回路の可変容量素子との各可変容量
値が互いに逆方向に変化される。
ンジスタ又は第１ ＦＥＴを含む第１移相回路と、第３
トランジスタ又は第３ＦＥＴを含む第２移相回路とに分
配供給され、外部制御電圧により第１移相回路の可変容
量素子と、第２移相回路の可変容量素子との各可変容量
値が互いに逆方向に変化される。
「実施例」
第１図はこの発明の実施例を示し、第５図と対応する部
分には同一符号を付けである。この実施例においては司
変容附素子としてのエミッタとベースとが接続されたト
ランジスタ４１のエミッタがトランジスタ１１のエミッ
タに接続され、コレクタがコンデンサ２４に接続される
。また可変容量素子としてのエミッタとベースとが接続
されたトランジスタ４２のコレクタがトランジスタ第２
のエミッタに接続され、エミッタがコンデンサ２６に接
続される。トランジスタ４］のコレクタは抵抗素子４３
を通じて制御端子４４に接続され、トランジスタ４２の
エミッタは抵抗素子４５、レベルシフト回路４６を通じ
て制御端子４４に接続される。このように接続されてい
るから制御端子４４の外部制御電圧に対してトランジス
タ４ ］、 、、 ４２の容量変化は逆方向に変化する
。このため可変移相回路の可変移相幅が広くなる。
分には同一符号を付けである。この実施例においては司
変容附素子としてのエミッタとベースとが接続されたト
ランジスタ４１のエミッタがトランジスタ１１のエミッ
タに接続され、コレクタがコンデンサ２４に接続される
。また可変容量素子としてのエミッタとベースとが接続
されたトランジスタ４２のコレクタがトランジスタ第２
のエミッタに接続され、エミッタがコンデンサ２６に接
続される。トランジスタ４］のコレクタは抵抗素子４３
を通じて制御端子４４に接続され、トランジスタ４２の
エミッタは抵抗素子４５、レベルシフト回路４６を通じ
て制御端子４４に接続される。このように接続されてい
るから制御端子４４の外部制御電圧に対してトランジス
タ４ ］、 、、 ４２の容量変化は逆方向に変化する
。このため可変移相回路の可変移相幅が広くなる。
第２図にトランジスタのベース−コレクタ間の接合容量
ＣＪｏの電圧依存性を示す。これから判るようにトラン
ジスタのベースー−コレクタ間の逆バイアスを深くする
に従ってベースー−コレクタ間の接合容量Ｃ３゜は小さ
くなる。従って第１図に示すように第１移相回路３３と
第２移相回路３４とで、可変容量素子としての、ベース
とエミッタを同一電位で接続したトランジスタ４１と４
２を逆方向に接続しトランジスタ４１のコレクタ電位■
。１及びトランジスタ４２のエミッタ電位ｖＥ□が高く
なるように制御電圧を印加すると、トランジスタ４１の
ベース−コレクタ間電圧■Ｂｃ１は大きくなるが、逆に
トランジスタ４２のベース−コレクタ間電圧■Ｔ３ｃ２
は小さくなる。従ってトランジスタ４１のＣは小さくな
るが、トランジスタ４２のＣ４ｃはＣ 大きくなる。逆に制御端子４．４． Ｅ Ｖｃ、及び■
Ｅ１が低くなる方向に制御電圧を印加するとトランジス
タ４１のＣ４゜は大きくなるが、トランジスタ４２のＣ
１ｏは小さくなる。このため第１図に示す可変移相回路
では第１移相回路３３と第２移相回路３４とで移相回路
の移相方向が異なる。従って同じ可変容量変化幅に対し
て移相回路の可変移相幅を広くとることができる。
ＣＪｏの電圧依存性を示す。これから判るようにトラン
ジスタのベースー−コレクタ間の逆バイアスを深くする
に従ってベースー−コレクタ間の接合容量Ｃ３゜は小さ
くなる。従って第１図に示すように第１移相回路３３と
第２移相回路３４とで、可変容量素子としての、ベース
とエミッタを同一電位で接続したトランジスタ４１と４
２を逆方向に接続しトランジスタ４１のコレクタ電位■
。１及びトランジスタ４２のエミッタ電位ｖＥ□が高く
なるように制御電圧を印加すると、トランジスタ４１の
ベース−コレクタ間電圧■Ｂｃ１は大きくなるが、逆に
トランジスタ４２のベース−コレクタ間電圧■Ｔ３ｃ２
は小さくなる。従ってトランジスタ４１のＣは小さくな
るが、トランジスタ４２のＣ４ｃはＣ 大きくなる。逆に制御端子４．４． Ｅ Ｖｃ、及び■
Ｅ１が低くなる方向に制御電圧を印加するとトランジス
タ４１のＣ４゜は大きくなるが、トランジスタ４２のＣ
１ｏは小さくなる。このため第１図に示す可変移相回路
では第１移相回路３３と第２移相回路３４とで移相回路
の移相方向が異なる。従って同じ可変容量変化幅に対し
て移相回路の可変移相幅を広くとることができる。
第３図はこれらの関係を図の」二で示したものである。
いま抵抗素子２５（抵抗値Ｒ，）とトランジスタ４１で
構成されるバラクタ及びコンデンサ２４とによって構成
される移相回路の入力端子２３から出力端子２９への移
相量が第３図中の曲線Ａの特性で表わされ、抵抗素子２
７（抵抗値Ｒ２）とトランジスタ４２によって構成され
るバラクタ及びコンデンサ２６とによって構成される移
相回路の入力端子２３から出力端子３２への移相量が、
第３図中の曲線Ｂの特性で表わされるとし、制御端子４
４の制御入力電圧を高くした場合を考えると上述のよう
にトランジスタ４１のベース−コレクタ間電圧は大きく
なり、トランジスタ４２のベース−コレクタ間電圧は小
さくなる。従ってトランジスタ４１のＣ１゜は小さくな
り入力端子２３から出力端子２９への移相量は大きくな
るが（第３図曲線Ａ１の特性）、トランジスタ４２のＣ
３゜は大きくなり、入力端子２３から出力端子３２への
移相量は小さくなる（第３図曲線Ａ１の特性）。このこ
とから第３図より明らかなようにどちらか一方だけのト
ランジスタをバラクタとして使う場合に比べて可変移相
幅を広くとることができる。
構成されるバラクタ及びコンデンサ２４とによって構成
される移相回路の入力端子２３から出力端子２９への移
相量が第３図中の曲線Ａの特性で表わされ、抵抗素子２
７（抵抗値Ｒ２）とトランジスタ４２によって構成され
るバラクタ及びコンデンサ２６とによって構成される移
相回路の入力端子２３から出力端子３２への移相量が、
第３図中の曲線Ｂの特性で表わされるとし、制御端子４
４の制御入力電圧を高くした場合を考えると上述のよう
にトランジスタ４１のベース−コレクタ間電圧は大きく
なり、トランジスタ４２のベース−コレクタ間電圧は小
さくなる。従ってトランジスタ４１のＣ１゜は小さくな
り入力端子２３から出力端子２９への移相量は大きくな
るが（第３図曲線Ａ１の特性）、トランジスタ４２のＣ
３゜は大きくなり、入力端子２３から出力端子３２への
移相量は小さくなる（第３図曲線Ａ１の特性）。このこ
とから第３図より明らかなようにどちらか一方だけのト
ランジスタをバラクタとして使う場合に比べて可変移相
幅を広くとることができる。
また第４図はこの可変移相回路を直交位相自動制御回路
に応用した場合の構成を示したものである。本回路は局
部発振器４７の局発信号を２分岐した後、第］移相回路
３３、第２移相回路３４を通し位相差を生じさせた二つ
の信号を位相検波用の乗算器４８で乗算することにより
位相差を検出し、その出力信号によって移相回路３３．
３４を制御することにより直交位相を制御するものであ
リ、この発明の可変移相回路を用いることにより９０度
性を自動的に制御できる周波数範囲を広くとることがで
きる。なお位相検波用の乗算器４８の出力には低域通過
フィルタ４９を入れ直流の位相検波出力のみが制御端子
４４に印加されるようになっている。
に応用した場合の構成を示したものである。本回路は局
部発振器４７の局発信号を２分岐した後、第］移相回路
３３、第２移相回路３４を通し位相差を生じさせた二つ
の信号を位相検波用の乗算器４８で乗算することにより
位相差を検出し、その出力信号によって移相回路３３．
３４を制御することにより直交位相を制御するものであ
リ、この発明の可変移相回路を用いることにより９０度
性を自動的に制御できる周波数範囲を広くとることがで
きる。なお位相検波用の乗算器４８の出力には低域通過
フィルタ４９を入れ直流の位相検波出力のみが制御端子
４４に印加されるようになっている。
可変容量素子としてはベースとコレクタとを接続したト
ランジスタを用いてもよいし、上述においてトランジス
タの代りにＦＥＴを用いてもよい。
ランジスタを用いてもよいし、上述においてトランジス
タの代りにＦＥＴを用いてもよい。
ＦＥＴを用いる場合の可変容量素子はソースとドレイン
とを接続する。
とを接続する。
「発明の効果」
以上説明したようにこの発明による可変移相回路は可変
移相幅を広くとれるという利点があり、直交位相制御回
路に適用した場合には直交位相を自動調整できる周波数
範囲を広くとれる。
移相幅を広くとれるという利点があり、直交位相制御回
路に適用した場合には直交位相を自動調整できる周波数
範囲を広くとれる。
第１図はこの発明による可変移相回路の構成例を示す図
、第２図は接合容量のバイアス依存性を示す図、第３図
はこの発明による可変移相回路の位相特性の説明図、第
４図はこの発明による可変移相回路を直交位相自動制御
回路に応用した場合の例を示す図、第５図は従来の可変
移相回路の構成図、第６図は移相回路の位相−周波数特
性の説明図である。 特許出願人 日本電信電話株式会社
、第２図は接合容量のバイアス依存性を示す図、第３図
はこの発明による可変移相回路の位相特性の説明図、第
４図はこの発明による可変移相回路を直交位相自動制御
回路に応用した場合の例を示す図、第５図は従来の可変
移相回路の構成図、第６図は移相回路の位相−周波数特
性の説明図である。 特許出願人 日本電信電話株式会社
Claims (1)
- （１）第１トランジスタ又は第１ＦＥＴのエミッタ又は
ソースが第１抵抗素子を通じて第１電源端子に接続され
、コレクタ又はドレインが第２抵抗素子を通じて第２電
源端子に接続され、 そのコレクタとエミッタ間又はソースとドレイン間に可
変容量素子としてのベースとエミッタ或いはベースとコ
レクタとを接続した第２トランジスタ又はドレインとソ
ースを接続した第２ＦＥＴと第３抵抗素子との直列回路
が接続され、 第３トランジスタ又は第３ＦＥＴのエミッタ又はソース
が第４抵抗素子を通じて第１電源端子に接続され、コレ
クタ又はドレインが第５抵抗素子を通じて第２電源端子
に接続され、 そのコレクタとエミッタ間又はソースとドレイン間に可
変容量素子としてのベースとエミッタ或いはベースとコ
レクタとを接続した第４トランジスタ又はドレインとソ
ースを接続した第４ＦＥＴと第６抵抗素子との直列回路
が接続され、 上記第１トランジスタのベース又は第１ＦＥＴのゲート
及び上記第３トランジスタのベース又は第３ＦＥＴのゲ
ートは入力端子に接続され、上記第２トランジスタ又は
第２ＦＥＴと上記第３抵抗素子との接続点が第１出力端
子に接続され、 上記第４トランジスタ又は第４ＦＥＴと上記第６抵抗素
子との接続点が第２出力端子に接続され、 上記第１トランジスタのエミッタ或いはコレクタに上記
第２トランジスタのコレクタが接続され、又は上記第１
ＦＥＴのドレイン或いはソースに上記第２ＦＥＴのドレ
イン及びソースが接続され、 上記第３トランジスタのエミッタ或いはコレクタに上記
第４トランジスタのエミッタが接続され、又は上記第３
ＦＥＴのドレイン或いはソースに上記第４ＦＥＴのゲー
トが接続されている可変移相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9656888A JPH01268217A (ja) | 1988-04-18 | 1988-04-18 | 可変移相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9656888A JPH01268217A (ja) | 1988-04-18 | 1988-04-18 | 可変移相回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268217A true JPH01268217A (ja) | 1989-10-25 |
Family
ID=14168616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9656888A Pending JPH01268217A (ja) | 1988-04-18 | 1988-04-18 | 可変移相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268217A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998021828A1 (fr) * | 1996-11-11 | 1998-05-22 | Sharp Kabushiki Kaisha | Oscillateur d'injection/synchronisation d'ondes a frequence micro-onde/millimetrique |
| US6177822B1 (en) | 1997-12-25 | 2001-01-23 | Nec Corporation | Variable phase shifting circuit manufactured in simple integrated circuit |
-
1988
- 1988-04-18 JP JP9656888A patent/JPH01268217A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998021828A1 (fr) * | 1996-11-11 | 1998-05-22 | Sharp Kabushiki Kaisha | Oscillateur d'injection/synchronisation d'ondes a frequence micro-onde/millimetrique |
| EP1014587A4 (en) * | 1996-11-11 | 2000-06-28 | Sharp Kk | INJECTION-SYNCHRONIZED MICRO / MILLIMETEROSCILLATOR |
| EP1014587A1 (en) * | 1996-11-11 | 2000-06-28 | Sharp Kabushiki Kaisha | Microwave/millimeter wave injection/synchronization oscillator |
| US6252469B1 (en) | 1996-11-11 | 2001-06-26 | Sharp Kabushiki Kaisha | Microwave/millimeter-wave injection/synchronization oscillator |
| US6177822B1 (en) | 1997-12-25 | 2001-01-23 | Nec Corporation | Variable phase shifting circuit manufactured in simple integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| US4001603A (en) | Emitter load switching circuit | |
| US4308471A (en) | Product circuit | |
| US4524332A (en) | Integrated notch filter | |
| US6356131B1 (en) | 90-degree phase shifter | |
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| US4340868A (en) | Current mode biquadratic active filter | |
| JPH01268217A (ja) | 可変移相回路 | |
| JPH0326012A (ja) | 移相器 | |
| JP2763889B2 (ja) | 単側帯波変調器 | |
| US6177822B1 (en) | Variable phase shifting circuit manufactured in simple integrated circuit | |
| KR20010023488A (ko) | 위상 시프터 네트워크와 주파수 변조 복조기 | |
| JPH0422372B2 (ja) | ||
| US4634995A (en) | Electronic circuitry utilizing an inerted Darlington amplifier output stage to be operable with a low supply voltage | |
| US4510452A (en) | Circuit having square-law transfer characteristic | |
| JPH06188611A (ja) | マイクロ波信号分配回路 | |
| JPS6230521B2 (ja) | ||
| US5949267A (en) | Circuit arrangement for generating signals with different phases | |
| JPH0239881B2 (ja) | ||
| JPS60134514A (ja) | 可変移相回路 | |
| US3530390A (en) | Operational amplifier with varactor bridge input circuit | |
| JPH04165801A (ja) | 差動増幅回路 | |
| JPH0831772B2 (ja) | 位相合成・分岐回路 | |
| JPH0520004B2 (ja) | ||
| JP3219218B2 (ja) | 変調回路 |