JP3001981B2 - プログラム可能な待ち時間を有する同期メモリー装置のための最適化回路と制御 - Google Patents
プログラム可能な待ち時間を有する同期メモリー装置のための最適化回路と制御Info
- Publication number
- JP3001981B2 JP3001981B2 JP8528477A JP52847796A JP3001981B2 JP 3001981 B2 JP3001981 B2 JP 3001981B2 JP 8528477 A JP8528477 A JP 8528477A JP 52847796 A JP52847796 A JP 52847796A JP 3001981 B2 JP3001981 B2 JP 3001981B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- column address
- address
- latch
- latch signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4082—Address Buffers; level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 本発明は、一般的に、DRAMのようなメモリー装置に関
する。より具体的には、本発明は、プログラム可能な待
ち時間を有する同期メモリー装置の最適化回路と制御に
関する。
する。より具体的には、本発明は、プログラム可能な待
ち時間を有する同期メモリー装置の最適化回路と制御に
関する。
典型的なダイナミック・ラム（以下DRAM）は、一般的
に、大部分が行アクセス信号（RAS）と列アドレス信号
（CAS）によりその動作が制御されている非同期装置で
ある。
に、大部分が行アクセス信号（RAS）と列アドレス信号
（CAS）によりその動作が制御されている非同期装置で
ある。
同期ダイナミック・ラム（以下SDRAM）は、同期メモ
リー・システム内で動作されるように設計されている。
そのようにして、停電モードの間及び自己リフレッシュ
モードの間作動しているクロックを除く場合もあるが、
入力信号と出力信号は、システムのクロックパルスのエ
ッヂに同期化される。同期DRAMは、ダイナミック・メモ
リー動作の性能の面で大きな利点を提供する。同期DRAM
の一つの重要な進歩は、同期的にデータのバーストを高
いデータ転送速度で行えることである。更に、同期DRAM
には、プログラム可能なREAD待ち時間のようなプログラ
ム可能な特徴が備わっている。１、２あるいは３クロッ
クのプログラム可能なREAD待ち時間が一般的である。RE
AD待ち時間は、クロック速度（tCK）に関係なく、READ
コマンドが始動されてから、どのクロック・サイクルで
データを得ることができるかを決定する。周波数によ
り、READ待ち時間よりも少ない１クロックサイクルまで
の点で出力上でデータが利用できる。例えば、READコマ
ンド（tAA）からの最低アクセス時間より大きいサイク
ル期間を有する２クロック・サイクルのプログラムされ
たREAD待ち時間は、最初のクロック・サイクルのほぼ直
後にデータを提供するが、しかし、２クロック・サイク
ルのプログラムされたREAD待ち時間のために、そのデー
タは、二番目のクロック・サイクルの後まで有効のまま
である。
リー・システム内で動作されるように設計されている。
そのようにして、停電モードの間及び自己リフレッシュ
モードの間作動しているクロックを除く場合もあるが、
入力信号と出力信号は、システムのクロックパルスのエ
ッヂに同期化される。同期DRAMは、ダイナミック・メモ
リー動作の性能の面で大きな利点を提供する。同期DRAM
の一つの重要な進歩は、同期的にデータのバーストを高
いデータ転送速度で行えることである。更に、同期DRAM
には、プログラム可能なREAD待ち時間のようなプログラ
ム可能な特徴が備わっている。１、２あるいは３クロッ
クのプログラム可能なREAD待ち時間が一般的である。RE
AD待ち時間は、クロック速度（tCK）に関係なく、READ
コマンドが始動されてから、どのクロック・サイクルで
データを得ることができるかを決定する。周波数によ
り、READ待ち時間よりも少ない１クロックサイクルまで
の点で出力上でデータが利用できる。例えば、READコマ
ンド（tAA）からの最低アクセス時間より大きいサイク
ル期間を有する２クロック・サイクルのプログラムされ
たREAD待ち時間は、最初のクロック・サイクルのほぼ直
後にデータを提供するが、しかし、２クロック・サイク
ルのプログラムされたREAD待ち時間のために、そのデー
タは、二番目のクロック・サイクルの後まで有効のまま
である。
プログラム可能なREAD待ち時間で、異なるシステムク
ロック周波数を有する異なるメモリー・システムで、同
期DRAMを効率的に利用できる。例えば、同期DRAMが37ns
の最小アクセス時間（tAA）を有しており、またシステ
ム・クロックサイクル、tCK、が15ns（66Mhz）である場
合、３クロック・サイクルのREAD待ち時間で、READコマ
ンドから、二番目のクロック・サイクル（30ns）の三番
目のクロック・サイクル（45ns）の間に最初の有効なデ
ータ取り出しを行うことができる。このデータは、三番
目のクロック・サイクルの後（READ待ち時間）まで有効
のままである。しかし、メモリー・システムのためのtC
Kが25ns（40Mhz）である場合は、同期DRAMのプログラマ
ーは、READ待ち時間を２にの設定すると、時間的な利点
を見いだすことができる。READ待ち時間が２に設定され
た場合は、最初の有効なデータ取り出しは、READコマン
ドから最初のクロック・サイクル（25ns）と二番目のク
ロック・サイクル（50ns）の間で起こる。データは、二
番目のクロック・サイクル（READ待ち時間）の後まで有
効のままであるが、しかし、READ待ち時間が３にプログ
ラムされたとすれば、有効な取り出しは、三番目のクロ
ック・サイクル（75ns）の後までそのままであり、それ
は効率的な時間の使用とは言えない。
ロック周波数を有する異なるメモリー・システムで、同
期DRAMを効率的に利用できる。例えば、同期DRAMが37ns
の最小アクセス時間（tAA）を有しており、またシステ
ム・クロックサイクル、tCK、が15ns（66Mhz）である場
合、３クロック・サイクルのREAD待ち時間で、READコマ
ンドから、二番目のクロック・サイクル（30ns）の三番
目のクロック・サイクル（45ns）の間に最初の有効なデ
ータ取り出しを行うことができる。このデータは、三番
目のクロック・サイクルの後（READ待ち時間）まで有効
のままである。しかし、メモリー・システムのためのtC
Kが25ns（40Mhz）である場合は、同期DRAMのプログラマ
ーは、READ待ち時間を２にの設定すると、時間的な利点
を見いだすことができる。READ待ち時間が２に設定され
た場合は、最初の有効なデータ取り出しは、READコマン
ドから最初のクロック・サイクル（25ns）と二番目のク
ロック・サイクル（50ns）の間で起こる。データは、二
番目のクロック・サイクル（READ待ち時間）の後まで有
効のままであるが、しかし、READ待ち時間が３にプログ
ラムされたとすれば、有効な取り出しは、三番目のクロ
ック・サイクル（75ns）の後までそのままであり、それ
は効率的な時間の使用とは言えない。
標準的な同期DRAMは、アクティブコマンド（Active
Command）を介して、行アドレス・ストローブが発火さ
れたとき、行アドレスをラッチしてから復号し、次に、
READ/WRITEコマンドを介して、行アドレス・ストローブ
が発火されたとき、列アドレスをラッチしてから復号す
る。２つの臨界パラメータはtRCD（アクティブコマンド
からREAD/WRITEコマンドまで）とtAA（READ/WRITEコマ
ンドからデータ出力まで）である。パイプライン方式を
利用する同期DRAMは、同様の性能を持たせるために、tA
AとtRCDと共に利用されている。システムクロック周波
数によっては、典型的な同期DRAMは、tRCDとtAAに対し
て各々３個のクロック・サイクルを割り当てる。より低
いシステムクロック周波数に対しては、tRCDとtAAを各
々２個のシステム・クロック・サイクルに設定できる。
そのようにして、全体のメモリー・アクセス時間は、そ
れぞれ６クロック・サイクルと４クロック・サイクルで
ある。メモリー・アクセスのために必要な時間を最小限
度に抑える要求は常に存在し、またシステムの動作に影
響を与えることなくtRCDとtAAの何れもが短縮できるの
であれば、システムのメモリー・アクセス時間は短縮で
きる。
Command）を介して、行アドレス・ストローブが発火さ
れたとき、行アドレスをラッチしてから復号し、次に、
READ/WRITEコマンドを介して、行アドレス・ストローブ
が発火されたとき、列アドレスをラッチしてから復号す
る。２つの臨界パラメータはtRCD（アクティブコマンド
からREAD/WRITEコマンドまで）とtAA（READ/WRITEコマ
ンドからデータ出力まで）である。パイプライン方式を
利用する同期DRAMは、同様の性能を持たせるために、tA
AとtRCDと共に利用されている。システムクロック周波
数によっては、典型的な同期DRAMは、tRCDとtAAに対し
て各々３個のクロック・サイクルを割り当てる。より低
いシステムクロック周波数に対しては、tRCDとtAAを各
々２個のシステム・クロック・サイクルに設定できる。
そのようにして、全体のメモリー・アクセス時間は、そ
れぞれ６クロック・サイクルと４クロック・サイクルで
ある。メモリー・アクセスのために必要な時間を最小限
度に抑える要求は常に存在し、またシステムの動作に影
響を与えることなくtRCDとtAAの何れもが短縮できるの
であれば、システムのメモリー・アクセス時間は短縮で
きる。
従って、メモリアクセスのために要する時間を最短に
する、プログラム可能なREAD待ち時間付の速度パスを最
適化するためのDRAMのための装置に対する要求がある。
する、プログラム可能なREAD待ち時間付の速度パスを最
適化するためのDRAMのための装置に対する要求がある。
本発明は、プログラム可能な待ち時間を有する同期メ
モリーに於て、メモリー・アクセス動作の速度パスの最
適化に関する。最適化システムは、最適化の一部として
より少ないクロック・サイクルが割り当てられる行アド
レスのラッチと復号に要する時間のような、他の時間成
分あるいはメモリー・アクセスのパラメータのための追
加時間を与えるために、列アドレス復号に利用できる時
間を調整することでこれを達成する。従って、時間パラ
メータに割り当てられたクロック・サイクルを減らし、
他の時間パラメータに割り当てられた余剰時間でその時
間パラメータを補償することで、メモリー・アクセスの
ためのクロック・サイクルを最適化できる。
モリーに於て、メモリー・アクセス動作の速度パスの最
適化に関する。最適化システムは、最適化の一部として
より少ないクロック・サイクルが割り当てられる行アド
レスのラッチと復号に要する時間のような、他の時間成
分あるいはメモリー・アクセスのパラメータのための追
加時間を与えるために、列アドレス復号に利用できる時
間を調整することでこれを達成する。従って、時間パラ
メータに割り当てられたクロック・サイクルを減らし、
他の時間パラメータに割り当てられた余剰時間でその時
間パラメータを補償することで、メモリー・アクセスの
ためのクロック・サイクルを最適化できる。
列アドレス・ラッチは、システムの仕様により通常固
定されているが、クロック待ち時間は、通常１、２ある
いは３クロック・サイクルの間で変化させることができ
るようになっている。従って、列アドレス・ラッチは変
化しないが、列アドレス復号が可能となったときに、全
体のメモリー・アクセス時間を最適化するための本発明
の最適化回路で変化させることができる。例えば、行ア
ドレス・ラッチと列アドレス・ラッチ（tRCD）との間の
時間のために割り当てられたクロック・サイクルの数が
短縮されるか最適化されるとき、tRCDは臨界時間成分あ
るいはパラメータとなる。この短縮を可能とするため
に、臨界時間パラメータtRCDのための追加時間を与える
ために列復号装置への列アドレスの提示を遅延させるこ
とで、最適化回路は列アドレスの復号を遅らせる。最適
化回路は、tAA（データ取り出しのためのREAD/WRITEコ
マンド）ために利用できる時間量を、より臨界的成分tR
CDへ“シフト”し、tRCDに割り当てられるクロック・サ
イクルの最適化あるいは短縮を可能とする。このように
して、本発明で、当初に、tAAのために利用できる余分
の時間を、最適化された数のクロック・サイクルが割り
当てられたtRCDに提供することによりメモリー・アクセ
スの全体の時間の最適化あるいは短縮を行うことができ
る。更に、システムの処理、待ち時間及び周波数を整合
させると共に、将来の拡張（エンハンスメント）を可能
とするために、本発明の時間シフトを調整可能にするこ
とができる。
定されているが、クロック待ち時間は、通常１、２ある
いは３クロック・サイクルの間で変化させることができ
るようになっている。従って、列アドレス・ラッチは変
化しないが、列アドレス復号が可能となったときに、全
体のメモリー・アクセス時間を最適化するための本発明
の最適化回路で変化させることができる。例えば、行ア
ドレス・ラッチと列アドレス・ラッチ（tRCD）との間の
時間のために割り当てられたクロック・サイクルの数が
短縮されるか最適化されるとき、tRCDは臨界時間成分あ
るいはパラメータとなる。この短縮を可能とするため
に、臨界時間パラメータtRCDのための追加時間を与える
ために列復号装置への列アドレスの提示を遅延させるこ
とで、最適化回路は列アドレスの復号を遅らせる。最適
化回路は、tAA（データ取り出しのためのREAD/WRITEコ
マンド）ために利用できる時間量を、より臨界的成分tR
CDへ“シフト”し、tRCDに割り当てられるクロック・サ
イクルの最適化あるいは短縮を可能とする。このように
して、本発明で、当初に、tAAのために利用できる余分
の時間を、最適化された数のクロック・サイクルが割り
当てられたtRCDに提供することによりメモリー・アクセ
スの全体の時間の最適化あるいは短縮を行うことができ
る。更に、システムの処理、待ち時間及び周波数を整合
させると共に、将来の拡張（エンハンスメント）を可能
とするために、本発明の時間シフトを調整可能にするこ
とができる。
本発明の好ましい実施の形態に従って、tRCDに利用で
きる時間が２（個）のシステム・クロック・サイクルに
短縮され、またtAAが２（個）と３（個）のクロック・
サイクル（２個のクロック・サイクルにtKQを加えたも
の）の間である場合、同期DRAMのREAD待ち時間は、tAA
を行う余裕を持たせるために少なくとも３個のクロック
・サイクルでなければならない。このように、READ待ち
時間は３（個の）クロック・サイクルに設定された場合
は、tAAは、利用できる余分の時間を持ち、また２（個
の）システム・クロック・サイクルに最適化されたtRCD
は、歩留まり制限パラメータである。列アドレスの復号
を遅らせることで、READ/WRITEコマンドが列アドレスを
ラッチすると、最適化回路はtAAに利用できる余分の時
間をより臨界的成分のtRCDにシフトする。このようにし
て、シフトできない外部の同期クロックのエッヂから内
部の列アドレスのバファリングを“位相シフト”するこ
とで、速度の歩留まりを最大限にすることができる。従
って、この場合、本発明では、三番目のシステム・クロ
ック・サイクルの前に、tRCDがtAAを行えるようにする
ための余分の時間により補償されるので、tRCDを２個の
クロック・サイクルのみに割り当てることができ、それ
によりメモリー・アクセスのために利用できる全体の時
間を最適化できる。この場合、本発明では、同期DRAMが
READ動作を、６個ではなく全体で５個のシステム・クロ
ック・サイクルで行えるようにすることができる。
きる時間が２（個）のシステム・クロック・サイクルに
短縮され、またtAAが２（個）と３（個）のクロック・
サイクル（２個のクロック・サイクルにtKQを加えたも
の）の間である場合、同期DRAMのREAD待ち時間は、tAA
を行う余裕を持たせるために少なくとも３個のクロック
・サイクルでなければならない。このように、READ待ち
時間は３（個の）クロック・サイクルに設定された場合
は、tAAは、利用できる余分の時間を持ち、また２（個
の）システム・クロック・サイクルに最適化されたtRCD
は、歩留まり制限パラメータである。列アドレスの復号
を遅らせることで、READ/WRITEコマンドが列アドレスを
ラッチすると、最適化回路はtAAに利用できる余分の時
間をより臨界的成分のtRCDにシフトする。このようにし
て、シフトできない外部の同期クロックのエッヂから内
部の列アドレスのバファリングを“位相シフト”するこ
とで、速度の歩留まりを最大限にすることができる。従
って、この場合、本発明では、三番目のシステム・クロ
ック・サイクルの前に、tRCDがtAAを行えるようにする
ための余分の時間により補償されるので、tRCDを２個の
クロック・サイクルのみに割り当てることができ、それ
によりメモリー・アクセスのために利用できる全体の時
間を最適化できる。この場合、本発明では、同期DRAMが
READ動作を、６個ではなく全体で５個のシステム・クロ
ック・サイクルで行えるようにすることができる。
本発明の他の態様と特徴は、次の詳しい説明と図面を
参照することで明瞭となる。
参照することで明瞭となる。
図１は、半導体チップの斜視図であり、本発明の原理
が組み込まれる回路装置のタイプの一例である。
が組み込まれる回路装置のタイプの一例である。
図２は、プログラム可能なREAD待ち時間を有する同期
DRAMの構成と使用のブロック図であり、本発明の原理に
従って最適化回路を実施する。
DRAMの構成と使用のブロック図であり、本発明の原理に
従って最適化回路を実施する。
図3aは、本発明の原理に従って実施された図２のSDRA
Mの一部の最適化回路を含む配線図である。
Mの一部の最適化回路を含む配線図である。
図3bは、本発明の原理に従って図3aに示されている最
適化回路の待ち時間遅延回路の特定の実施の形態の詳し
い配線図である。
適化回路の待ち時間遅延回路の特定の実施の形態の詳し
い配線図である。
本発明は種々の変更と代替の形態が可能であるが、そ
の詳細は図面の中の例で示されており、詳しく説明され
ている。しかしその意図はこの発明を説明された特定の
実施の形態に限られないものと解釈されるものとする。
反対に、その意図は、添付されている請求の範囲により
規定されているように、この発明の精神と範囲に入る全
ての変更、同等のもの、代替品を包含するものとする。
の詳細は図面の中の例で示されており、詳しく説明され
ている。しかしその意図はこの発明を説明された特定の
実施の形態に限られないものと解釈されるものとする。
反対に、その意図は、添付されている請求の範囲により
規定されているように、この発明の精神と範囲に入る全
ての変更、同等のもの、代替品を包含するものとする。
本発明と方法論の原理に従った同期DRAMのための最適
化回路の実証的実施の形態は下記のように説明される。
化回路の実証的実施の形態は下記のように説明される。
それは列アドレスのラッチと、列アドレスの復号の作
動化との間の時間を調整して、最適化の一部としてより
少ないクロック・サイクルが割り当てられている行アド
レスのラッチと復号のために必要な時間のようなメモリ
ー・アクセスの他の時間パラメータのための追加時間を
与えるための最適化回路を使用して実施できるように下
記のとおり説明されている。これを明確にするために、
実際の実施の全ての特徴は必ずしもこの明細書の中に網
羅されていない。このような全ての実際の実施（全ての
開発プロジェクトのような）に当たって、各々の実行方
法次第で異なるシステムと実用化上の制約との適合性の
ような、開発者の特定の目標と二次目標を達成するため
に、多数の実施に特有な決定が行われなければならない
ことは言うまでもない。更に、このような開発努力が複
雑であり時間を浪費するが、これは、この開示で利益を
享受する当業者にとって、あくまでもデバイス・エンジ
ニアリングの退屈な仕事であることは言うまでもない。
動化との間の時間を調整して、最適化の一部としてより
少ないクロック・サイクルが割り当てられている行アド
レスのラッチと復号のために必要な時間のようなメモリ
ー・アクセスの他の時間パラメータのための追加時間を
与えるための最適化回路を使用して実施できるように下
記のとおり説明されている。これを明確にするために、
実際の実施の全ての特徴は必ずしもこの明細書の中に網
羅されていない。このような全ての実際の実施（全ての
開発プロジェクトのような）に当たって、各々の実行方
法次第で異なるシステムと実用化上の制約との適合性の
ような、開発者の特定の目標と二次目標を達成するため
に、多数の実施に特有な決定が行われなければならない
ことは言うまでもない。更に、このような開発努力が複
雑であり時間を浪費するが、これは、この開示で利益を
享受する当業者にとって、あくまでもデバイス・エンジ
ニアリングの退屈な仕事であることは言うまでもない。
本発明は、図１に参照番号10で示されているとおり
の、従来の小型外付けＪ型リード（SOJ）の中に配設さ
せることができるプログラム可能なREAD/WRITE待ち時間
を有する同期DRAMに関して適用できる。
の、従来の小型外付けＪ型リード（SOJ）の中に配設さ
せることができるプログラム可能なREAD/WRITE待ち時間
を有する同期DRAMに関して適用できる。
図２は、ブロック図で、本発明の好ましい実施の形態
に従って実施されているプログラム可能なREAD待ち時間
サイクルを有するDRAM12の構成と使用の一例を示してい
る。この好ましい実施の形態において、同期DRAMは、RE
AD待ち時間を２個と３個のシステムクロック・サイクル
に少なくともブログラムできる。
に従って実施されているプログラム可能なREAD待ち時間
サイクルを有するDRAM12の構成と使用の一例を示してい
る。この好ましい実施の形態において、同期DRAMは、RE
AD待ち時間を２個と３個のシステムクロック・サイクル
に少なくともブログラムできる。
同期DRAM12には、2MeG X8メモリー・アレー16をアク
セスするための同期インターフェースと制御論理を行う
制御レジスター14が含まれる。制御レジスターへの入力
には、クロック（CLK）18、クロック作動化（CE）20、
チップ選択（CS）22、行−アドレスストローブ（RAS）2
4、列−アドレスストローブ（CAS）26、書き込み許可
（WE）28が含まれる。CLK18はシステム・クロックによ
り駆動され、またこの好ましい実施の形態の中では、同
期DRAMの入力はCLK18の正のエッヂでサンプリングされ
る。
セスするための同期インターフェースと制御論理を行う
制御レジスター14が含まれる。制御レジスターへの入力
には、クロック（CLK）18、クロック作動化（CE）20、
チップ選択（CS）22、行−アドレスストローブ（RAS）2
4、列−アドレスストローブ（CAS）26、書き込み許可
（WE）28が含まれる。CLK18はシステム・クロックによ
り駆動され、またこの好ましい実施の形態の中では、同
期DRAMの入力はCLK18の正のエッヂでサンプリングされ
る。
その他の入力と回路の特徴は、アイダホ州、ボイズの
ミクロン半導体社（Micron Semiconductor,Inc.）によ
り製造されたMT48LC2M851同期DRAMに対する機能仕様で
説明されているとおり公知である。解説のために、WE28
に関連するRAS24（ロー:low）はアクティブコマンドを
提供する。アドレス入力30（A0−A11）は、ライン33上
の行ラッチ信号としてのアクティブコマンドにより行ア
ドレス・ラッチ32でラッチされる。行アドレスは行アド
レス・バッファー34に行き、メモリー・アレー16の適切
な行をアクセスするために行デコーダー36により復号さ
れる。RAS24（ロー）に関連する、列アドレス信号（CA
S）26（ロー）とWE28はREAD（読み出し）あるいはWRITE
（書き込み）コマンドを提供する。ライン38上の信号と
してのREAD/WRITEコマンドは、アドレス入力30（A0−A
8）から列アドレス・ラッチ40への列アドレスをラッチ
する。列アドレスは列アドレスバッファー・ラッチ44に
行き、ライン39上の列アドレス・ラッチ信号は、何時列
アドレス・バッファーラッチ44が列アドレスを列アドレ
ス・デコーダー46に伝えるかを決定する。待ち時間遅延
回路62は、ライン39上の信号を調整してライン39上の調
整された列アドレス・ラッチ信号を作ることで、列アド
レス・バッファー・ラッチ44が列アドレスの復号のため
の列アドレスを作ることから遅らせる。列アドレスは、
メモリー・アレー16の適切な列をアクセスするために列
デコーダー46により復号化される。センス増幅器（読み
出し増幅器）と入出力ゲート48で、メモリー・アレー16
の中のメモリーの適切なバイトにアクセスを行うことが
できる。当業者に既知のとおり、READあるいはWRITEコ
マンドのいづれが生じているかにより、８ビット、即ち
１バイトがデータ出力しバッファー50に利用でき、ライ
ン52上のタイミング信号で決定されるようにクロックイ
ンされるか、あるいは、ライン56上のタイミング信号と
ラッチ58により決定されたようにデータ出力バッファー
54の中に格納された後で、８ビットがメモリー・アレー
の適切なバイトに書き込まれる。
ミクロン半導体社（Micron Semiconductor,Inc.）によ
り製造されたMT48LC2M851同期DRAMに対する機能仕様で
説明されているとおり公知である。解説のために、WE28
に関連するRAS24（ロー:low）はアクティブコマンドを
提供する。アドレス入力30（A0−A11）は、ライン33上
の行ラッチ信号としてのアクティブコマンドにより行ア
ドレス・ラッチ32でラッチされる。行アドレスは行アド
レス・バッファー34に行き、メモリー・アレー16の適切
な行をアクセスするために行デコーダー36により復号さ
れる。RAS24（ロー）に関連する、列アドレス信号（CA
S）26（ロー）とWE28はREAD（読み出し）あるいはWRITE
（書き込み）コマンドを提供する。ライン38上の信号と
してのREAD/WRITEコマンドは、アドレス入力30（A0−A
8）から列アドレス・ラッチ40への列アドレスをラッチ
する。列アドレスは列アドレスバッファー・ラッチ44に
行き、ライン39上の列アドレス・ラッチ信号は、何時列
アドレス・バッファーラッチ44が列アドレスを列アドレ
ス・デコーダー46に伝えるかを決定する。待ち時間遅延
回路62は、ライン39上の信号を調整してライン39上の調
整された列アドレス・ラッチ信号を作ることで、列アド
レス・バッファー・ラッチ44が列アドレスの復号のため
の列アドレスを作ることから遅らせる。列アドレスは、
メモリー・アレー16の適切な列をアクセスするために列
デコーダー46により復号化される。センス増幅器（読み
出し増幅器）と入出力ゲート48で、メモリー・アレー16
の中のメモリーの適切なバイトにアクセスを行うことが
できる。当業者に既知のとおり、READあるいはWRITEコ
マンドのいづれが生じているかにより、８ビット、即ち
１バイトがデータ出力しバッファー50に利用でき、ライ
ン52上のタイミング信号で決定されるようにクロックイ
ンされるか、あるいは、ライン56上のタイミング信号と
ラッチ58により決定されたようにデータ出力バッファー
54の中に格納された後で、８ビットがメモリー・アレー
の適切なバイトに書き込まれる。
説明された実施の形態に従って、パラメータtRCDは、
アクティブコマンドからREAD/WRITEコマンドまでで測定
され、パラメータtAAは、READ/WRITEコマンドから有効
データ出力までで測定される。解説のために、外部tRCD
は、アクティブコマンド上のシステム・クロックの立ち
上がりエッヂからREAD/WROTEコマンド上のシステム・ク
ロックの立ち上がりエッヂまでで測定され、また外部tA
Aは、READ/WRITEコマンドから有効データ出力までで測
定される。
アクティブコマンドからREAD/WRITEコマンドまでで測定
され、パラメータtAAは、READ/WRITEコマンドから有効
データ出力までで測定される。解説のために、外部tRCD
は、アクティブコマンド上のシステム・クロックの立ち
上がりエッヂからREAD/WROTEコマンド上のシステム・ク
ロックの立ち上がりエッヂまでで測定され、また外部tA
Aは、READ/WRITEコマンドから有効データ出力までで測
定される。
同期DRAMは、一般的にtAAとtRCDが同様の性能を有す
ることを要求するパイプライン方式を使用する。このよ
うに、75Mhzシステム・クロック（tCK＝13.3ns）で作動
する一般的な同期DRAMは、tRCD及びtAAの両方に３個の
システムクロックサイクルを割り当てる。従って、シス
テムは、READ動作を実行するために６個のシステム・ク
ロック・サイクルを割り当てる。このような場合、tRCD
は必要以上に長く、tRCDが２（個の）システム・クロッ
ク・サイクルに短縮されれば、同期DRAMのためのREAD動
作を１（個の）システム・クロック・サイクルだけ短縮
できる。例えば、75Mhzのシステムは、tRCDに26.6ns
（２（個の）システム・クロック・サイクル）とtAAに3
5.6ns（2tCKに１間隔アクセスtKQを加えたもの）を割り
当てる。ついでながら、この例の中で、透明データ出力
バッファー50を経由して2tCKと1tKQの後で出力端子59上
でメモリー・アレーからのデータが得られるので、tAA
は、３システム・クロック・サイクル未満である。tRCD
がtAAにより補償されるので、tRCDの短縮が行えるよう
にするために、tAAと三番目のシステム・クロック・サ
イクルとの間で利用できる時間を利用できる。このよう
に、tRCDに２システム・クロック・サイクルが割り当て
られ、またtAAに３システム・クロック・サイクルが割
り当てられるにすぎないならば、tRCDは歩留まり（yeil
d）制限パラメータとなる。従って、最適化回路は、tAA
に利用できる余分の時間をtRCDにシフトし、結果的に、
３システム・クロック・サイクルに設定されるSDRAMの
ための読み取り待ち時間で６から５クロック・サイクル
へのメモリー・アクセスのための全体的な時間の短縮と
なる。
ることを要求するパイプライン方式を使用する。このよ
うに、75Mhzシステム・クロック（tCK＝13.3ns）で作動
する一般的な同期DRAMは、tRCD及びtAAの両方に３個の
システムクロックサイクルを割り当てる。従って、シス
テムは、READ動作を実行するために６個のシステム・ク
ロック・サイクルを割り当てる。このような場合、tRCD
は必要以上に長く、tRCDが２（個の）システム・クロッ
ク・サイクルに短縮されれば、同期DRAMのためのREAD動
作を１（個の）システム・クロック・サイクルだけ短縮
できる。例えば、75Mhzのシステムは、tRCDに26.6ns
（２（個の）システム・クロック・サイクル）とtAAに3
5.6ns（2tCKに１間隔アクセスtKQを加えたもの）を割り
当てる。ついでながら、この例の中で、透明データ出力
バッファー50を経由して2tCKと1tKQの後で出力端子59上
でメモリー・アレーからのデータが得られるので、tAA
は、３システム・クロック・サイクル未満である。tRCD
がtAAにより補償されるので、tRCDの短縮が行えるよう
にするために、tAAと三番目のシステム・クロック・サ
イクルとの間で利用できる時間を利用できる。このよう
に、tRCDに２システム・クロック・サイクルが割り当て
られ、またtAAに３システム・クロック・サイクルが割
り当てられるにすぎないならば、tRCDは歩留まり（yeil
d）制限パラメータとなる。従って、最適化回路は、tAA
に利用できる余分の時間をtRCDにシフトし、結果的に、
３システム・クロック・サイクルに設定されるSDRAMの
ための読み取り待ち時間で６から５クロック・サイクル
へのメモリー・アクセスのための全体的な時間の短縮と
なる。
図２の同期DRAMは、各種の周波数で作動させることが
できる。低い周波数では、DRAMを２システム・クロック
・サイクルでプログラムすることが好ましい。図２に関
して、同期DRAM12は、待ち時間を設定するようにプログ
ラムされたモード・レジスター61を含むことができる。
上記で説明されているとおり、READ待ち時間が３に設定
されまたメモリー・アクセス時間が３クロック・サイク
ル未満であるとき、最適化回路の待ち時間遅延回路62が
歩留まり制限パラメータ、tRCDを補償するので、余分の
時間で、tRCDの２クロックサイクルへの短縮あるいは最
適化を行うことができる。
できる。低い周波数では、DRAMを２システム・クロック
・サイクルでプログラムすることが好ましい。図２に関
して、同期DRAM12は、待ち時間を設定するようにプログ
ラムされたモード・レジスター61を含むことができる。
上記で説明されているとおり、READ待ち時間が３に設定
されまたメモリー・アクセス時間が３クロック・サイク
ル未満であるとき、最適化回路の待ち時間遅延回路62が
歩留まり制限パラメータ、tRCDを補償するので、余分の
時間で、tRCDの２クロックサイクルへの短縮あるいは最
適化を行うことができる。
本発明の原理に従って、また図3aで最も良く見られる
ように、最適化回路は、マスター列アドレス・ラッチ40
との間でマスター−スレーブ関係で構成されている列ア
ドレス・バッファー・ラッチ44を制御する待ち時間遅延
回路62を含む。待ち時間遅延回路62は、列アドレスを列
アドレス・ラッチ40から列アドレス・デコーダー46（図
２）に送ることを送らせることで列アドレスの復号化を
遅らせる。遅延回路62は、列アドレス復号化のために利
用できる余分の時間から短縮されたtRCDに対して効果的
に追加時間を補償するか、あるいは提供する。このこと
で、AAに対して割り当てられた実行時間が短縮され、ま
たそれをより臨界的なパラメータtRCDに“シフト”す
る。
ように、最適化回路は、マスター列アドレス・ラッチ40
との間でマスター−スレーブ関係で構成されている列ア
ドレス・バッファー・ラッチ44を制御する待ち時間遅延
回路62を含む。待ち時間遅延回路62は、列アドレスを列
アドレス・ラッチ40から列アドレス・デコーダー46（図
２）に送ることを送らせることで列アドレスの復号化を
遅らせる。遅延回路62は、列アドレス復号化のために利
用できる余分の時間から短縮されたtRCDに対して効果的
に追加時間を補償するか、あるいは提供する。このこと
で、AAに対して割り当てられた実行時間が短縮され、ま
たそれをより臨界的なパラメータtRCDに“シフト”す
る。
この特定の実施の形態の中で、列アドレス・ラッチ40
は、ライン38上の信号に従って新しい列アドレスをラッ
チする。一旦ラッチされると、列アドレス・ラッチ40の
中の列アドレスは有効となり、ライン39上の信号の立ち
下がりエッヂで列アドレス・バッファーラッチ44はアン
ラッチされる（unlatched）ことができる。一旦アンラ
ッチされると、列アドレス・バッファーラッチ44は、列
アドレス・ラッチ40から列デコーダー46（図２）への列
アドレスを生成する。ライン39上の信号の立ち上がりエ
ッヂの上で、列アドレスは、列アドレス・バッファーラ
ッチ44でラッチされ、列アドレス・ラッチ40は新しい列
アドレスを受け取る準備がととのう。待ち時間遅延回路
62は、ライン39上で信号を作り出し、従って、列アドレ
ス・ラッチ40の列アドレスが列デコーダー46（図２）に
送られたとき、遅延させるように、ライン64上の信号を
遅らせるために使用される。上記で解説されているとお
り、遅延の間隔の間、列アドレスの復号化のために利用
できる時間から、最適化された時間成分のための余分の
時間が提供される。
は、ライン38上の信号に従って新しい列アドレスをラッ
チする。一旦ラッチされると、列アドレス・ラッチ40の
中の列アドレスは有効となり、ライン39上の信号の立ち
下がりエッヂで列アドレス・バッファーラッチ44はアン
ラッチされる（unlatched）ことができる。一旦アンラ
ッチされると、列アドレス・バッファーラッチ44は、列
アドレス・ラッチ40から列デコーダー46（図２）への列
アドレスを生成する。ライン39上の信号の立ち上がりエ
ッヂの上で、列アドレスは、列アドレス・バッファーラ
ッチ44でラッチされ、列アドレス・ラッチ40は新しい列
アドレスを受け取る準備がととのう。待ち時間遅延回路
62は、ライン39上で信号を作り出し、従って、列アドレ
ス・ラッチ40の列アドレスが列デコーダー46（図２）に
送られたとき、遅延させるように、ライン64上の信号を
遅らせるために使用される。上記で解説されているとお
り、遅延の間隔の間、列アドレスの復号化のために利用
できる時間から、最適化された時間成分のための余分の
時間が提供される。
図3bの中に示されている遅延回路62を使用することで
待ち時間遅延回路62を実施することができる。遅延回路
62は、この実施の形態の３（個の）システムクロック・
サイクルの待ち時間を示す待ち時間信号に応答する。予
め設定された待ち時間信号は、最初の（１番目の）時間
成分に割り当てられたクロック・サイクルの数を削減
し、また最初の時間成分を余分な利用可能な時間を有す
る二番目の時間成分に利用できる時間で補償すること
で、全体のメモリー・アクセス時間が最適化される待ち
時間を示す。待ち時間信号を受信することで、遅延回路
62は、ライン39上の遅延させられた列ラッチ信号を作り
出すためにライン64上の逆の列ラッチ信号を遅延させ
る。ライン39上の遅延させられた信号は、列アドレス・
バッファー・ラッチ44に列アドレスを列アドレス・ラッ
チ40から列アドレス・デコーダー46（図２）に送らせ
る。その結果、列アドレスの復号化は遅らされ、その遅
延は、効果的にtRCDのための余分の時間を列アドレス復
号化のために利用可能な余分の時間から提供する。
待ち時間遅延回路62を実施することができる。遅延回路
62は、この実施の形態の３（個の）システムクロック・
サイクルの待ち時間を示す待ち時間信号に応答する。予
め設定された待ち時間信号は、最初の（１番目の）時間
成分に割り当てられたクロック・サイクルの数を削減
し、また最初の時間成分を余分な利用可能な時間を有す
る二番目の時間成分に利用できる時間で補償すること
で、全体のメモリー・アクセス時間が最適化される待ち
時間を示す。待ち時間信号を受信することで、遅延回路
62は、ライン39上の遅延させられた列ラッチ信号を作り
出すためにライン64上の逆の列ラッチ信号を遅延させ
る。ライン39上の遅延させられた信号は、列アドレス・
バッファー・ラッチ44に列アドレスを列アドレス・ラッ
チ40から列アドレス・デコーダー46（図２）に送らせ
る。その結果、列アドレスの復号化は遅らされ、その遅
延は、効果的にtRCDのための余分の時間を列アドレス復
号化のために利用可能な余分の時間から提供する。
前の例の中で、列アドレス復号化のための列アドレス
を送るのに当たっての4.4nsの遅延は、内部のtRCDを26.
6nsから31nsに変更してから、内部tAAを35.6nsから31ns
に短縮する。このようにして、tRCDに対する要求が１ク
ロック・サイクルだけ短縮されるので、ライン64上の逆
の列ラッチ信号の中に遅延を導入することで、内部の列
アドレスのバッファリングを外部の同期クロックエッヂ
（シフトされ得ない）から“位相シフト”することで、
速度歩留まりを最大限にする。更に、時間遅延は、シス
テムのプロセス、待ち時間、周波数をマッチングし、ま
た将来の拡張化を可能にするために調整することができ
る。
を送るのに当たっての4.4nsの遅延は、内部のtRCDを26.
6nsから31nsに変更してから、内部tAAを35.6nsから31ns
に短縮する。このようにして、tRCDに対する要求が１ク
ロック・サイクルだけ短縮されるので、ライン64上の逆
の列ラッチ信号の中に遅延を導入することで、内部の列
アドレスのバッファリングを外部の同期クロックエッヂ
（シフトされ得ない）から“位相シフト”することで、
速度歩留まりを最大限にする。更に、時間遅延は、シス
テムのプロセス、待ち時間、周波数をマッチングし、ま
た将来の拡張化を可能にするために調整することができ
る。
遅延回路62を実施することで、モード・レジスター61
（図２）からのライン70上の待ち時間信号及び（ライン
64上の逆列アドレス・ラッチ信号を受信する。ライン64
上の逆の列ラッチ信号はNANDゲート76と遅延インバータ
ー82に入力される。この特定の実施の形態の中で、ライ
ン39上の列ラッチ信号の立ち下がりエッヂにより列アド
レス・バッファー・ラッチ44のラッチが外される。従っ
て、列アドレス・バッファー・ラッチ44を介して、列ア
ドレス・ラッチ40でのラッチされた列アドレスが列デコ
ーダー46（図２）で利用できる。この特有の実施の形態
の中で、ライン70上の待ち時間信号がローの場合は（待
ち時間は待ち時間を最適化するために設定されていな
い）、ライン74上のNANDゲート72の出力はハイであり、
またライン39上のNANDゲート76の出力は、遅滞なくライ
ン64上の逆列ラッチ信号の逆転を反映する（NANDゲート
76に遅延がないと仮定して）。例えば、ライン64上の逆
列ラッチ信号がハイとなった場合、ライン39上の列ラッ
チ信号がローとなり、列アドレス・バッファーラッチ44
が、列アドレス・ラッチ40上でラッチされている列アド
レスを列デコーダー46に送る。ここで見られるとおり、
遅延は、ライン64上の待ち時間信号がローのとき、ライ
ン64上の逆転された列ラッチ信号に全く導入されない
（NANDゲート76の遅延を無視して）。
（図２）からのライン70上の待ち時間信号及び（ライン
64上の逆列アドレス・ラッチ信号を受信する。ライン64
上の逆の列ラッチ信号はNANDゲート76と遅延インバータ
ー82に入力される。この特定の実施の形態の中で、ライ
ン39上の列ラッチ信号の立ち下がりエッヂにより列アド
レス・バッファー・ラッチ44のラッチが外される。従っ
て、列アドレス・バッファー・ラッチ44を介して、列ア
ドレス・ラッチ40でのラッチされた列アドレスが列デコ
ーダー46（図２）で利用できる。この特有の実施の形態
の中で、ライン70上の待ち時間信号がローの場合は（待
ち時間は待ち時間を最適化するために設定されていな
い）、ライン74上のNANDゲート72の出力はハイであり、
またライン39上のNANDゲート76の出力は、遅滞なくライ
ン64上の逆列ラッチ信号の逆転を反映する（NANDゲート
76に遅延がないと仮定して）。例えば、ライン64上の逆
列ラッチ信号がハイとなった場合、ライン39上の列ラッ
チ信号がローとなり、列アドレス・バッファーラッチ44
が、列アドレス・ラッチ40上でラッチされている列アド
レスを列デコーダー46に送る。ここで見られるとおり、
遅延は、ライン64上の待ち時間信号がローのとき、ライ
ン64上の逆転された列ラッチ信号に全く導入されない
（NANDゲート76の遅延を無視して）。
待ち時間信号がハイの場合（この実施の形態のために
遅延は３クロック・サイクルの待ち時間を最適化される
ために設定されている）、待ち時間遅延回路62が作動さ
せられる。このように、待ち時間遅延回路62は、ライン
64上の逆列ラッチ信号のローからハイへの遷移を遅ら
せ、それにより、ライン39上のハイからローへの遷移に
より列アドレス・バッファー・ラッチ44のラッチを外
す。この方法で、全体のメモリー・アクセス時間の他の
時間成分の最適化ができるように、列アドレス復号化は
遅延させられる。遅延回路62は、ライン39上の列ラッチ
信号をハイからローにさせることから来るライン64上の
信号の遷移を遅らせることで、ラインアドレス・バッフ
ァー・ラッチ44のラッチ解除を遅らせるライン39上の遅
延させられた列ラッチ信号を提供する。遅延回路62の特
定の回路に従って、ライン39上のNANDゲート76の出力
は、ライン74上の信号がハイなった後で、ローとなる。
ライン74上の信号は、ライン64上の“ハイ”逆列ラッチ
信号が遅延インバーター82を通過した後でのみ、ハイと
なる。現在ローである遅延インバータ82の出力は、NAND
ゲート72に送られる。ライン70の待ち時間信号もハイで
あるので、NANDゲート72の出力はライン74でハイとな
る。このように、ライン39の列ラッチ信号のハイからロ
ーへ遷移は、遅延インバータ82及びNANDゲート72により
導入された遅延により、ライン64の逆列ラッチ信号のハ
イからロー遷移から遅延される。このようにして、ライ
ン39上の遅延させられた列ラッチ信号は、全体のメモリ
ー・アクセス時間の時間を制限する成分を補償するため
に列アドレスの復号化を遅延させる。
遅延は３クロック・サイクルの待ち時間を最適化される
ために設定されている）、待ち時間遅延回路62が作動さ
せられる。このように、待ち時間遅延回路62は、ライン
64上の逆列ラッチ信号のローからハイへの遷移を遅ら
せ、それにより、ライン39上のハイからローへの遷移に
より列アドレス・バッファー・ラッチ44のラッチを外
す。この方法で、全体のメモリー・アクセス時間の他の
時間成分の最適化ができるように、列アドレス復号化は
遅延させられる。遅延回路62は、ライン39上の列ラッチ
信号をハイからローにさせることから来るライン64上の
信号の遷移を遅らせることで、ラインアドレス・バッフ
ァー・ラッチ44のラッチ解除を遅らせるライン39上の遅
延させられた列ラッチ信号を提供する。遅延回路62の特
定の回路に従って、ライン39上のNANDゲート76の出力
は、ライン74上の信号がハイなった後で、ローとなる。
ライン74上の信号は、ライン64上の“ハイ”逆列ラッチ
信号が遅延インバーター82を通過した後でのみ、ハイと
なる。現在ローである遅延インバータ82の出力は、NAND
ゲート72に送られる。ライン70の待ち時間信号もハイで
あるので、NANDゲート72の出力はライン74でハイとな
る。このように、ライン39の列ラッチ信号のハイからロ
ーへ遷移は、遅延インバータ82及びNANDゲート72により
導入された遅延により、ライン64の逆列ラッチ信号のハ
イからロー遷移から遅延される。このようにして、ライ
ン39上の遅延させられた列ラッチ信号は、全体のメモリ
ー・アクセス時間の時間を制限する成分を補償するため
に列アドレスの復号化を遅延させる。
前の例を利用して、NANDゲート76の出力の立ち下がり
エッヂは、ライン64上の逆列ラッチ信号の立ち上がりエ
ッヂから4.4nsだけ遅らされる。NANDゲート76の出力が
下がると、列アドレス・バッファーラッチ44は、列アド
レスを列アドレス復号化ができるようにする。
エッヂは、ライン64上の逆列ラッチ信号の立ち上がりエ
ッヂから4.4nsだけ遅らされる。NANDゲート76の出力が
下がると、列アドレス・バッファーラッチ44は、列アド
レスを列アドレス復号化ができるようにする。
この特定の実施の形態の遅延回路62は、列アドレス復
号化のために列アドレスの出現を遅延させるが、遅延回
路62は、列アドレス・バッファーラッチ44への列アドレ
スのラッチを遅延させない。例えば遅延回路62が作動し
ており、またライン64上の逆列ラッチ信号がローからハ
イへの遷移を行っているとき、NANDゲート76の出力は、
ライン39上でローからハイへの遷移を行うが、この時の
遅延がこの特定の実施の形態にとって有利でないので、
遅延無しである（NANDゲート76に遅延が無いものと仮定
して）。前に解説されているとおり、列アドレス・バッ
ファーラッチ44が列アドレスをラッチしたとき、列アド
レス・ラッチ40は、新しい列アドレスを受信できる。
号化のために列アドレスの出現を遅延させるが、遅延回
路62は、列アドレス・バッファーラッチ44への列アドレ
スのラッチを遅延させない。例えば遅延回路62が作動し
ており、またライン64上の逆列ラッチ信号がローからハ
イへの遷移を行っているとき、NANDゲート76の出力は、
ライン39上でローからハイへの遷移を行うが、この時の
遅延がこの特定の実施の形態にとって有利でないので、
遅延無しである（NANDゲート76に遅延が無いものと仮定
して）。前に解説されているとおり、列アドレス・バッ
ファーラッチ44が列アドレスをラッチしたとき、列アド
レス・ラッチ40は、新しい列アドレスを受信できる。
このようにして、本発明は、固定された待ち時間遅延
回路で具体的に説明されたが、本発明の範囲は、柔軟性
を向上させるための待ち時間遅延回路の一部としてのプ
ログラム可能な遅延に及ぶものとする。代案として、メ
モリー・サイクルの時間制限パラメータのために余分の
時間を提供するための列アドレス復号化を遅延させるた
めの他の遅延回路構成（示されていない）も使用でき
る。例えば、異なる論理回路も、異なる仕様と機能を有
する構成要素と共に使用できる。メモリー・アクセスと
共に他の待ち時間のための異なる時間要素を巧みに使用
するために、本発明の最適化回路と制御システムを使用
することができる。
回路で具体的に説明されたが、本発明の範囲は、柔軟性
を向上させるための待ち時間遅延回路の一部としてのプ
ログラム可能な遅延に及ぶものとする。代案として、メ
モリー・サイクルの時間制限パラメータのために余分の
時間を提供するための列アドレス復号化を遅延させるた
めの他の遅延回路構成（示されていない）も使用でき
る。例えば、異なる論理回路も、異なる仕様と機能を有
する構成要素と共に使用できる。メモリー・アクセスと
共に他の待ち時間のための異なる時間要素を巧みに使用
するために、本発明の最適化回路と制御システムを使用
することができる。
種々のタイプの回路と構成を利用して、上記の例と解
説の方法で開示された本発明の原理を実施できる。例え
ば、最適化されているが、同期メモリー装置の中で余分
な利用できる他の時間成分で時間が制限されている成分
を補償することでメモリー・アクセス動作の最適化がで
きる各種の論理構成、遅延あるいはスイッチを利用し
て、最適化回路とスイッチを実施できる。更に、種々の
メモリー・アクセス動作と他の待ち時間のために異なる
信号で本発明を利用できる。言うまでもなく、一部の信
号を作動させたり非作動化させたりするための種々の信
号を、信号パスに沿った異なる点で接続させることがで
きる。技量に熟達した者であれば、次の請求に設定され
ている本発明の精神と範囲を逸脱することなく、本出願
の中で図示され説明された例として挙げられた適用に固
執することなく、これ等の種々の他の改良と変更が本発
明に加えられることが可能であることは容易に理解でき
る。
説の方法で開示された本発明の原理を実施できる。例え
ば、最適化されているが、同期メモリー装置の中で余分
な利用できる他の時間成分で時間が制限されている成分
を補償することでメモリー・アクセス動作の最適化がで
きる各種の論理構成、遅延あるいはスイッチを利用し
て、最適化回路とスイッチを実施できる。更に、種々の
メモリー・アクセス動作と他の待ち時間のために異なる
信号で本発明を利用できる。言うまでもなく、一部の信
号を作動させたり非作動化させたりするための種々の信
号を、信号パスに沿った異なる点で接続させることがで
きる。技量に熟達した者であれば、次の請求に設定され
ている本発明の精神と範囲を逸脱することなく、本出願
の中で図示され説明された例として挙げられた適用に固
執することなく、これ等の種々の他の改良と変更が本発
明に加えられることが可能であることは容易に理解でき
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−122895（ＪＰ，Ａ) 特開 平４−184786（ＪＰ，Ａ) 特開 平４−85792（ＪＰ，Ａ) 特開 昭55−28542（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 11/40 - 11/419
Claims (12)
- 【請求項１】メモリー・セルの行と列のメモリーアレー
を有し、システム・クロックと同期して作動するメモリ
ー装置であって； 前記アドレス端子に連結されており、列アドレスをラッ
チする列アドレス・ラッチと； 待ち時間信号と列ラッチ信号を受信し、前記列ラッチ信
号を調整して、調整された列ラッチ信号を作り出すため
の最適化回路と； 前記列アドレス・ラッチに接続されており、前記調整さ
れた列ラッチ信号に応答して列アドレス復号化のため
に、前記列アドレスを作り出す列アドレス・バッファー
ラッチと、 を備えるメモリー装置。 - 【請求項２】前記最適化回路が、前記列ラッチ信号を予
め設定された量だけ遅らせることで、内部で、前記列ラ
ッチ信号と前記調整された列ラッチとの間の位相差を調
整することを特徴とする、請求項１に記載されているメ
モリー装置。 - 【請求項３】更に、前記行アドレスと前記列アドレスで
指定される前記メモリー・アレーの一部をアクセスする
ために前記メモリーアレーに接続されるメモリーアクセ
ス回路を含むことを特徴とする、請求項１に記載されて
いるメモリー装置。 - 【請求項４】前記メモリー装置が同期ダイナミックRAM
であることを特徴とする、請求項１に記載されているメ
モリー装置。 - 【請求項５】メモリー・セルの行と列のメモリー・アレ
ーを有し、システム・クロックと同期して作動するメモ
リー装置であって； アドレス端子に接続され、行ラッチ信号を受信すると、
直ちに行アドレスをラッチする行アドレスラッチと； 列アドレスをラッチするために前記アドレス端子に接続
された列アドレスラッチと； 待ち時間信号と列ラッチ信号を受信し、調整された桁ラ
ッチ信号を作り出すために前記列ラッチ信号を調整する
最適化回路と； 前記列アドレス・ラッチに接続され、前記調整された列
ラッチ信号に応答して列アドレス復号化のために前記列
アドレスを作り出す列アドレス・バッファー・ラッチ
と； 前記行アドレスと列アドレスにより指定された前記メモ
リー・アレーの一部をアクセスするために前記メモリー
・アレーに接続されたメモリー・アクセス回路と； を備えるメモリー装置。 - 【請求項６】前記最適化回路が、内部で、前記列ラッチ
信号を予め設定された量でだけ遅らせることで前記列ア
ドレス・ラッチ信号と列アドレス復号化との間の時間を
調整することを特徴とする、請求項５に記載されている
メモリー装置。 - 【請求項７】メモリー・セルの行と列のメモリーアレイ
を有し、システム・クロックと同期して作動するメモリ
ー装置のメモリー・アクセス時間を最適化するための方
法であって、： 待ち時間を前記メモリー装置に提供するステップと； 列アドレスをラッチするステップと； 列ラッチ信号を提供するステップと； 待ち時間信号が予め設定された待ち時間を示すと、前記
列ラッチ信号を調整するステップと； 前記調整された列ラッチ信号に対応して列アドレスの復
号化のために前記列アドレスを提供するステップと、； を備えるメモリアクセス時間の最適化方法。 - 【請求項８】前記調整ステップが、更に、予め設定され
た量だけ前記列ラッチ信号を遅らせることを含むことを
特徴とする、請求項７に記載されている方法。 - 【請求項９】メモリー・セルの行と列のメモリーアレー
を有する同期ダイナミックRAMであって； アドレス端子に接続され、行ラッチ信号を受信すると、
直ちに行アドレスをラッチする行アドレスラッチと； 列アドレスをラッチするために前記アドレス端子に接続
された列アドレスラッチと； 待ち時間信号と列ラッチ信号を受信し、前記列ラッチ信
号を調整して、調整された列ラッチ信号を作り出すため
の待ち時間遅延回路と； 前記列アドレス・ラッチに接続されており、前記調整さ
れた列ラッチ信号に応答して列アドレス復号化のため
に、前記列アドレスを作り出す列アドレス・バッファー
ラッチと、 前記行アドレスと列アドレスにより指定された前記メモ
リー・アレーの一部をアクセスするために前記メモリー
・アレーに接続されたメモリー・アクセス回路と； を備えるメモリー装置。 - 【請求項１０】メモリー・セルの行と列のメモリーアレ
イを有し、システム・クロックと同期して作動するRAM
のメモリー・アクセス時間を最適化するための方法であ
って、： 待ち時間を前記メモリー装置に提供するステップと； 列アドレスをラッチするステップと； 列ラッチ信号を提供するステップと； 待ち時間信号が予め設定された待ち時間を示すと、前記
列ラッチ信号を予め設定された量でだけ遅らせるステッ
プと； 前記調整された列ラッチ信号に応答して列アドレスの復
号化のために前記列アドレスを提供するステップと、； を備えるメモリ・アクセス時間の最適化方法。 - 【請求項１１】メモリー・セルの行と列のメモリーアレ
ーを有し、システム・クロックと同期して作動するメモ
リー装置であって； 前記アドレス端子に連結されており、列アドレスをラッ
チする列アドレス・ラッチと； 待ち時間信号と列ラッチ信号を受信し、前記列ラッチ信
号を調整して、調整された列ラッチ信号を作り出すため
の最適化回路と； 前記列アドレス・ラッチに接続されており、前記調整さ
れた列ラッチ信号に応答して列アドレス復号化のため
に、前記列アドレスを作り出す列アドレス・バッファー
ラッチと、 を備える同期ダイナミックランダムアクセスメモリー装
置。 - 【請求項１２】メモリー・セルの行と列のメモリーアレ
イを有し、システム・クロックと同期して作動するRAM
のメモリー・アクセス時間を最適化するための方法であ
って、： 待ち時間を前記メモリー装置に提供するステップと； 列アドレスをラッチするステップと； 列ラッチ信号を提供するステップと； 待ち時間信号が予め設定された待ち時間を示すと、前記
列ラッチ信号を予め設定された量でだけ遅らせるステッ
プと； 前記調整された列ラッチ信号に応答して列アドレスの復
号化のために前記列アドレスを提供するステップと、； を備える同期ダイナミックRAMにおけるメモリ・アクセ
ス時間の最適化方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/403,382 | 1995-03-13 | ||
| US08/403,382 US5544124A (en) | 1995-03-13 | 1995-03-13 | Optimization circuitry and control for a synchronous memory device with programmable latency period |
| US403,382 | 1995-03-13 | ||
| PCT/US1996/003379 WO1996029637A2 (en) | 1995-03-13 | 1996-03-12 | Optimization circuitry and control for a synchronous memory device with programmable latency period |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10504129A JPH10504129A (ja) | 1998-04-14 |
| JP3001981B2 true JP3001981B2 (ja) | 2000-01-24 |
Family
ID=23595567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8528477A Expired - Fee Related JP3001981B2 (ja) | 1995-03-13 | 1996-03-12 | プログラム可能な待ち時間を有する同期メモリー装置のための最適化回路と制御 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5544124A (ja) |
| EP (1) | EP0815561B1 (ja) |
| JP (1) | JP3001981B2 (ja) |
| KR (1) | KR100256308B1 (ja) |
| DE (1) | DE69619505T2 (ja) |
| WO (1) | WO1996029637A2 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5655105A (en) * | 1995-06-30 | 1997-08-05 | Micron Technology, Inc. | Method and apparatus for multiple latency synchronous pipelined dynamic random access memory |
| JP2874619B2 (ja) * | 1995-11-29 | 1999-03-24 | 日本電気株式会社 | 半導体記憶装置 |
| KR0177789B1 (ko) * | 1996-01-08 | 1999-04-15 | 김광호 | 클럭 제어 컬럼 디코더 |
| US5749086A (en) * | 1996-02-29 | 1998-05-05 | Micron Technology, Inc. | Simplified clocked DRAM with a fast command input |
| US5644538A (en) * | 1996-03-01 | 1997-07-01 | Micron Technology, Inc. | Circuit and method for controllng the duration of pulses in a control signal from an electronic system |
| US6088774A (en) | 1996-09-20 | 2000-07-11 | Advanced Memory International, Inc. | Read/write timing for maximum utilization of bidirectional read/write bus |
| US5917760A (en) * | 1996-09-20 | 1999-06-29 | Sldram, Inc. | De-skewing data signals in a memory system |
| US5966343A (en) * | 1997-01-02 | 1999-10-12 | Texas Instruments Incorporated | Variable latency memory circuit |
| US5940608A (en) | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
| US6243797B1 (en) | 1997-02-18 | 2001-06-05 | Micron Technlogy, Inc. | Multiplexed semiconductor data transfer arrangement with timing signal generator |
| US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
| JPH10334659A (ja) * | 1997-05-29 | 1998-12-18 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
| US6202133B1 (en) | 1997-07-02 | 2001-03-13 | Micron Technology, Inc. | Method of processing memory transactions in a computer system having dual system memories and memory controllers |
| US6049855A (en) * | 1997-07-02 | 2000-04-11 | Micron Electronics, Inc. | Segmented memory system employing different interleaving scheme for each different memory segment |
| US5978284A (en) | 1997-08-22 | 1999-11-02 | Micron Technology, Inc. | Synchronous memory with programmable read latency |
| KR100274602B1 (ko) * | 1997-11-20 | 2000-12-15 | 윤종용 | 동기형 메모리 장치 |
| US6429528B1 (en) | 1998-02-27 | 2002-08-06 | Micron Technology, Inc. | Multichip semiconductor package |
| US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
| CA2233789C (en) | 1998-04-01 | 2013-06-11 | Ian Mes | Semiconductor memory asynchronous pipeline |
| CN1154111C (zh) * | 1998-04-01 | 2004-06-16 | 睦塞德技术公司 | 异步流水线半导体存储器 |
| US6279071B1 (en) | 1998-07-07 | 2001-08-21 | Mitsubishi Electric And Electronics Usa, Inc. | System and method for column access in random access memories |
| US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
| US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
| US6279090B1 (en) | 1998-09-03 | 2001-08-21 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device |
| US6084803A (en) * | 1998-10-23 | 2000-07-04 | Mosel Vitelic, Inc. | Initialization of non-volatile programmable latches in circuits in which an initialization operation is performed |
| US6163492A (en) | 1998-10-23 | 2000-12-19 | Mosel Vitelic, Inc. | Programmable latches that include non-volatile programmable elements |
| US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
| US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
| KR100576450B1 (ko) * | 1998-12-28 | 2006-08-23 | 주식회사 하이닉스반도체 | 동기식 메모리의 데이타 액세스장치 |
| JP3266127B2 (ja) * | 1999-01-25 | 2002-03-18 | 日本電気株式会社 | 同期式半導体記憶装置 |
| US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
| US6201751B1 (en) | 1999-03-08 | 2001-03-13 | Micron Technology, Inc. | Integrated circuit power-up controllers, integrated circuit power-up circuits, and integrated circuit power-up methods |
| DE10031948A1 (de) * | 2000-06-30 | 2002-01-24 | Infineon Technologies Ag | DRAM-Interface für Latenz |
| JP4345204B2 (ja) | 2000-07-04 | 2009-10-14 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| KR100869870B1 (ko) | 2000-07-07 | 2008-11-24 | 모사이드 테크놀로지스, 인코포레이티드 | 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법 |
| KR100365758B1 (ko) * | 2000-07-31 | 2002-12-26 | 주식회사 하이닉스반도체 | 고속 라이트 동작을 위한 반도체 메모리 장치의 구동 방법 |
| KR20020014563A (ko) * | 2000-08-18 | 2002-02-25 | 윤종용 | 반도체 메모리 장치 |
| DE10114443A1 (de) * | 2001-03-23 | 2002-09-26 | Infineon Technologies Ag | Verfahren und Speicheranordnung zum Einschreiben von Daten |
| US6501688B2 (en) | 2001-05-30 | 2002-12-31 | Micron Technology, Inc. | tRCD margin |
| US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
| KR100448702B1 (ko) * | 2001-08-01 | 2004-09-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 라이트 레이턴시 제어방법 |
| KR100434492B1 (ko) * | 2001-09-27 | 2004-06-05 | 삼성전자주식회사 | 메모리를 제어하는 클럭 발생 장치를 구비하는 반도체메모리 장치 및 클럭 발생 방법 |
| US6870276B1 (en) * | 2001-12-26 | 2005-03-22 | Micron Technology, Inc. | Apparatus for supporting microelectronic substrates |
| DE10239322B4 (de) * | 2002-08-27 | 2004-07-08 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zur Einstellung der Latenzzeit im integrierten Speicher |
| JP4392681B2 (ja) | 2002-11-15 | 2010-01-06 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| US6963516B2 (en) * | 2002-11-27 | 2005-11-08 | International Business Machines Corporation | Dynamic optimization of latency and bandwidth on DRAM interfaces |
| KR100496817B1 (ko) * | 2002-12-30 | 2005-06-23 | 주식회사 하이닉스반도체 | 데이터 정렬 시간을 최소화할 수 있는 반도체 기억 장치 |
| US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
| US7082049B2 (en) * | 2004-11-19 | 2006-07-25 | Infineon Technologies North America Corp. | Random access memory having fast column access |
| KR100753081B1 (ko) * | 2005-09-29 | 2007-08-31 | 주식회사 하이닉스반도체 | 내부 어드레스 생성장치를 구비하는 반도체메모리소자 |
| US7522467B2 (en) * | 2005-09-29 | 2009-04-21 | Hynix Semiconductor Inc. | Semiconductor memory device |
| KR100671747B1 (ko) * | 2006-01-04 | 2007-01-19 | 삼성전자주식회사 | 개선된 애디티브 레이턴시를 가진 메모리 시스템 및제어방법 |
| US7873953B1 (en) | 2006-01-20 | 2011-01-18 | Altera Corporation | High-level language code sequence optimization for implementing programmable chip designs |
| KR20100115613A (ko) * | 2009-04-20 | 2010-10-28 | 삼성전자주식회사 | 레이턴시 전류 소모를 줄일 수 있는 반도체 메모리 장치 |
| US8266471B2 (en) * | 2010-02-09 | 2012-09-11 | Mosys, Inc. | Memory device including a memory block having a fixed latency data output |
| US8856579B2 (en) * | 2010-03-15 | 2014-10-07 | International Business Machines Corporation | Memory interface having extended strobe burst for read timing calibration |
| US8635487B2 (en) * | 2010-03-15 | 2014-01-21 | International Business Machines Corporation | Memory interface having extended strobe burst for write timing calibration |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| US8797823B2 (en) * | 2012-10-23 | 2014-08-05 | International Business Machines Corporation | Implementing SDRAM having no RAS to CAS delay in write operation |
| KR102273094B1 (ko) * | 2013-05-16 | 2021-07-05 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 영역-특정 메모리 액세스 스케줄링을 가진 메모리 시스템 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3100622B2 (ja) * | 1990-11-20 | 2000-10-16 | 沖電気工業株式会社 | 同期型ダイナミックｒａｍ |
| US5303191A (en) * | 1992-01-23 | 1994-04-12 | Motorola, Inc. | Memory with compensation for voltage, temperature, and processing variations |
| US5379261A (en) * | 1993-03-26 | 1995-01-03 | United Memories, Inc. | Method and circuit for improved timing and noise margin in a DRAM |
| JP2605576B2 (ja) * | 1993-04-02 | 1997-04-30 | 日本電気株式会社 | 同期型半導体メモリ |
| US5402388A (en) * | 1993-12-16 | 1995-03-28 | Mosaid Technologies Incorporated | Variable latency scheme for synchronous memory |
-
1995
- 1995-03-13 US US08/403,382 patent/US5544124A/en not_active Expired - Lifetime
-
1996
- 1996-03-12 DE DE69619505T patent/DE69619505T2/de not_active Expired - Lifetime
- 1996-03-12 EP EP96911289A patent/EP0815561B1/en not_active Expired - Lifetime
- 1996-03-12 JP JP8528477A patent/JP3001981B2/ja not_active Expired - Fee Related
- 1996-03-12 KR KR1019970706401A patent/KR100256308B1/ko not_active IP Right Cessation
- 1996-03-12 WO PCT/US1996/003379 patent/WO1996029637A2/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| EP0815561B1 (en) | 2002-02-27 |
| KR100256308B1 (ko) | 2000-05-15 |
| WO1996029637A2 (en) | 1996-09-26 |
| WO1996029637A3 (en) | 1996-10-31 |
| KR19980702993A (ko) | 1998-09-05 |
| EP0815561A2 (en) | 1998-01-07 |
| JPH10504129A (ja) | 1998-04-14 |
| US5544124A (en) | 1996-08-06 |
| DE69619505T2 (de) | 2002-10-31 |
| DE69619505D1 (de) | 2002-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001981B2 (ja) | プログラム可能な待ち時間を有する同期メモリー装置のための最適化回路と制御 | |
| US5610864A (en) | Burst EDO memory device with maximized write cycle timing | |
| US5966724A (en) | Synchronous memory device with dual page and burst mode operations | |
| US5717654A (en) | Burst EDO memory device with maximized write cycle timing | |
| JP5017708B2 (ja) | ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法 | |
| JP4070051B2 (ja) | 半導体メモリ装置のデータマスキング方法とその回路、及び該回路を有する半導体メモリ装置 | |
| US6130856A (en) | Method and apparatus for multiple latency synchronous dynamic random access memory | |
| US5386385A (en) | Method and apparatus for preventing invalid operating modes and an application to synchronous memory devices | |
| US6035371A (en) | Method and apparatus for addressing a static random access memory device based on signals for addressing a dynamic memory access device | |
| US6061292A (en) | Method and circuit for triggering column select line for write operations | |
| JPH04230544A (ja) | ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置 | |
| WO1996020477A1 (en) | Burst edo memory device with maximized write cycle timing | |
| KR100503850B1 (ko) | 기록 회복 시간을 입력 클럭의 함수로 설정하기 위한프로그래밍 매커니즘을 포함하는 클럭 메모리 디바이스 | |
| JPH10134572A (ja) | キャッシュｓｄｒａｍデバイス | |
| US6101136A (en) | Signal delay device for use in semiconductor storage device for improved burst mode operation | |
| US7227812B2 (en) | Write address synchronization useful for a DDR prefetch SDRAM | |
| US6166970A (en) | Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device | |
| US6671788B2 (en) | Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus | |
| JP3123473B2 (ja) | 半導体記憶装置 | |
| US6601156B2 (en) | Continuous interleave burst access | |
| KR100567826B1 (ko) | 이종 메모리의 카스 레이턴시와 주파수를 설정하는 방법및 장치 | |
| KR100586070B1 (ko) | 반도체 메모리 소자의 제어 회로 | |
| KR100230416B1 (ko) | 동기식 디램의 2비트 프리팻치 회로를 구비한 칼럼 선택 구조 | |
| JP4271450B2 (ja) | 高速読み出し回路を備えた半導体記憶装置 | |
| JPH08212773A (ja) | メモリデバイスアクセス方法および同期型メモリデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |