JP2963437B2 - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2963437B2
JP2963437B2 JP10140706A JP14070698A JP2963437B2 JP 2963437 B2 JP2963437 B2 JP 2963437B2 JP 10140706 A JP10140706 A JP 10140706A JP 14070698 A JP14070698 A JP 14070698A JP 2963437 B2 JP2963437 B2 JP 2963437B2
Authority
JP
Japan
Prior art keywords
data
liquid crystal
crystal display
display device
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10140706A
Other languages
English (en)
Other versions
JPH1138946A (ja
Inventor
龍 ▲王文▼ 河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII DENSHI KK
Original Assignee
ERU JII DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19514085&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2963437(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ERU JII DENSHI KK filed Critical ERU JII DENSHI KK
Publication of JPH1138946A publication Critical patent/JPH1138946A/ja
Application granted granted Critical
Publication of JP2963437B2 publication Critical patent/JP2963437B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、薄膜トランジスタ
(Thin Film Transistor;以下“ＴＦＴ”という）等をス
イッチマトリクス(Switch Matrix)に利用する液晶表示
装置に関するもので、特にデジタルビデオデータにより
駆動されることに適合した液晶表示装置に関する。
【従来の技術】最近、映像媒体は視聴者に高解像度の画
像を提供するための方案として、既存のアナログ映像信
号の代わりに、情報の圧縮が容易なデジタル映像信号で
転送する方式へ転換されつつある趨勢である。それによ
り、映像表示装置の一種類の液晶表示パネルも、既存の
アナログ映像信号の代わりにデジタル映像信号により駆
動されることができるように開発されている。このよう
な開発努力により出現されるようになったデジタル方式
の液晶表示装置は図１の図示のとおり、液晶表示パネル
（１０）のゲートライン等（ＧＬ）を駆動するためのゲ
ートドライバ(Gate Driver、１２）と、液晶表示パネル
（１０）のデータライン等（ＤＬ）を一定な個数づつ分
割駆動するための多数のデータドライバ集積回路等(Dat
a Driver Integrated Circuit；以下“Ｄ−ＩＣとい
う）（１４）を備える。液晶表示パネル（１０）には、
ゲートライン等（ＧＬ）とデータライン等（ＤＬ）の交
差部等にＴＦＴ等（図示されていない）が設置され、共
にこのＴＦＴ等のそれぞれには液晶セル等が接続されて
いる。ゲートドライバ（１２）は、ゲート制御信号によ
りフレーム期間毎に水平走査期間づつゲートライン等
（ＧＬ）を順次的に駆動する。すなわち、ゲートドライ
バ（１２）は、液晶表示パネル（１０）に含まれたＴＦ
Ｔ等を１ライン分づつ順次的に駆動する。一方、Ｄ−Ｉ
Ｃ等（１４）は、データ制御信号により水平走査期間毎
にビデオデータをアナログ信号の形態に変換し、その変
換されたアナログビデオ信号をデータライン等（ＤＬ）
に供給する。これを詳細に説明すると、Ｄ−ＩＣ等（１
４）のそれぞれは、自分の出力ライン数に該当するビデ
オデータを入力して、その入力されたビデオデータ等を
アナログビデオ信号等に変換する。そして、Ｄ−ＩＣ等
（１４）のそれぞれは、アナログビデオ信号等を、自分
の出力ライン等に接続されたデータライン等（ＤＬ）に
供給するようになる。そうすると、１ライン分のＴＦＴ
等にそれぞれ接続された１ライン分の液晶セル等は、そ
れぞれのビデオ信号の電圧レベルによって光透過率を調
節するようになる。このような構成のデジタル液晶表示
装置は、Ｄ−ＩＣ等（１４）が自分の出力端子に該当す
る数のデータライン等のみを駆動することができるの
で、多数のＤ−ＩＣ等（１４）が必要とされ、共に回路
構成及び嵩が大きくならざるをえなかった状況であっ
た。このようなデジタル液晶表示装置の短所を解消する
ために、１ラインのデータライン等を時分割駆動する時
分割方式の液晶表示装置が提案された。この時分割方式
の液晶表示装置は、タナカ(Tanaka)らにより、１９９３
年度ＩＥＥＥの刊行物を通し、“Ａｎ ＬＣＤ Ａｄｄ
ｒｅｓｓｅｄ ｂｙ ａ−Ｓｉ：Ｈ ＴＦＴｓ ｗｉｔ
ｈ Ｐｅｒｉｐｈｅｒａｌ ｐｏｌｙ−Ｓｉ ＴＦＴ
Ｃｉｒｃｕｉｔｓ”という題目で発表されてから、更に
カト(Kato)らにより、“Ｅｕｒｏ Ｄｉｓｐｌａｙ ’
９６”という論文集において、“Ａｒ＋ ＬａｓｅｒＡ
ｎｎｅａｌｅｄ Ｐｏｌｙ−Ｓｉ ＴＦＴｓ ｆｏｒ
ＬａｒｇｅＡｒｅａ ＬＣＤｓ”という題目で発表され
た。この論文等によると、時分割方式の液晶表示装置
は、ポリクリスタルシリコン(Polycrystalline Si)とア
モルファスシリコン(Amorphous si)の二重層を有するよ
うにＴＦＴ等を形成し、ＴＦＴ等のオン／オフ速度を向
上させた。併せて、時分割方式の液晶表示装置では、Ｄ
−ＩＣ等のそれぞれの出力端子等とデータライン等との
間にデマルチプレクサを介在させ、データライン等が時
分割的に駆動される。それにより、時分割方式の液晶表
示装置は、Ｄ−ＩＣの所要量を少なくとも１／２以下に
減少させることができた。このような時分割方式の液晶
表示装置では、デマルチプレクサが遠く離れているデー
タライン等を切換するので、１つのデマルチプレクサに
より駆動されるデータライン等間の距離が大きくなる。
それにより、液晶表示パネル上の配線構造が複雑となる
ことはいうまでもなく、ビデオ信号が歪曲されるおそれ
がある。併せて、Ｄ−ＩＣ等は１ライン分のビデオデー
タを順次的にサンプリングしなければならないので、１
ライン分のビデオデータ数に該当する周波数のサンプリ
ングクロックがＤ−ＩＣ等に供給されなければならな
い。
【発明が解決しようとする課題】従って、本発明の目的
は回路構成と配線構造とを簡素化することができる液晶
表示装置を提供することにある。本発明の他の目的は、
ビデオデータのサンプリング周期を遅くすることができ
る液晶表示装置を提供することにある。
【課題を解決するための手段】この発明に係る液晶表示
装置は、複数個の画素からなる画素マトリクスと、前記
画素間に行方向に位置する複数個のゲートラインと、前
記画素間に列方向に位置して行方向の複数個の画素から
なる画素行にビデオ信号を印加することができる複数個
のデータラインを有する液晶パネルと、第１ストリーム
の第１デジタルデータを入力として前記画素行の一部の
画素に対応する第２ストリームの第１ストリームの第２
デジタルデータで再配列するデータ再配列手段と、前記
第２デジタルデータを前記データ再配列手段から供給さ
れてアナログビデオ信号で変換して出力するデータドラ
イバ回路と、前記データドライバ回路の一つの出力部の
アナログビデオ信号を前記複数個のデータラインのうち
の少なくとも２個のデータラインに時分割して印加する
デマルチプレクサとを備え、前記画素行のうちの前記第
１デジタルデータのストリームに対応する画素などの間
の間隙は前記画素行のうちの第２デジタルデータのスト
リームに対応する画素などの間の間隙より小さいことを
特徴とする液晶表示装置。本発明による液晶表示装置
は、１ライン分のビデオデータを再整列し、液晶パネル
上の１ライン分のＴＦＴの中の隣接したＴＦＴが順次的
に駆動されるようにすると共に、同時に駆動されるＴＦ
Ｔを分散させることができる。それにより、本発明の液
晶表示装置では、Ｄ−ＩＣと画素マトリクスとの間の配
線構造が簡素化される。また、本発明では、Ｄ−ＩＣが
同時にビデオデータをサンプリングするようにすること
により、Ｄ−ＩＣは周波数が低いサンプリングクロック
の周波数を使用することができる。
【発明の実施の形態】前記の目的以外に、本発明の他の
目的及び利点等は添付図面を参照してから、好ましい実
施の形態に関する詳細な説明を通して明らかになる。以
下、本発明の好ましい実施の形態を、添付の図２乃至図
７を参照して詳細に説明する。図２を参照すると、画素
マトリクス（２０）のゲートライン等（ＧＭ１乃至ＧＭ
６００）を駆動するためのゲートドライバ（２２）と、
画素マトリクス（２０）のデータライン等（ＤＬ１乃至
ＤＬ２４００）を駆動するためのＤ−ＩＣ等（２４ａ、
２４ｂ)を備える、本発明の実施の形態による液晶表示
装置が図示されている。この画素マトリクス（２０）
は、ゲートライン等（ＧＭ１乃至ＧＭ６００）とデータ
ライン等（ＤＬ１乃至ＤＬ２４００）との交差地点等に
それぞれ配置された６００×２４００個の画像素子等を
含んで、６００×８００個の画素を有する画像を表示す
るようになる。画像素子等はそれぞれ１つのＴＦＴと１
つの液晶セルとから構成され、この画像素子に含まれた
ＴＦＴのゲート電極とデータ電極とは、ゲートライン
（ＧＭ）とデータライン（ＤＬ）にそれぞれ接続され
る。２４００個のデータライン等（ＤＬ１乃至ＤＬ２４
００）は赤色（Ｒ）用の画像素子等、緑色（Ｇ）用の画
像素子等、そして青色（Ｂ）用の画像素子等を駆動する
ために８００個づつ割り当てられる。これ等の赤色
（Ｒ）用、緑色（Ｇ）用及び青色（Ｂ）用のデータライ
ン等は、交替に配列される。ゲートドライバ（２２）
は、ゲート制御信号等によりフレーム期間毎に水平走査
期間づつ順次的にゲートライン等（ＧＬ）を駆動する。
このゲートドライバ（２２）により、画素マトリクス
（２０）に含まれたＴＦＴ等は、２４００個づつ順次的
にターンオン(Turn-on)され、２４００個のデータライ
ン（ＤＬ１乃至ＤＬ２４００）を２４００個の液晶セル
等にそれぞれ接続させる。一方、Ｄ−ＩＣ等（２４ａ、
２４ｂ)のそれぞれは、水平走査期間毎に多数のビデオ
データをサンプリングすると共に、そのサンプリングさ
れた多数のビデオデータをアナログビデオ信号等に変換
する。そして、Ｄ−ＩＣ等（２４ａ、２４ｂ)のそれぞ
れは、ビデオ信号等をデータライン等（ＤＬ）に供給す
る。そうすると、ターンオンされたＴＦＴ等に接続され
た液晶セル等は、それぞれデータライン（ＤＬ）からの
ビデオ信号の電圧レベルによって光透過率を調節するよ
うになる。液晶表示装置は、Ｄ−ＩＣ等（２４ａ、２４
ｂ)の出力端子等（ＬＤ１乃至ＬＤ６００）にそれぞれ
接続されたデマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６
００）を追加で備える。これ等のデマルチプレクサ（Ｍ
ＵＸ１乃至ＭＵＸ６００）は、それぞれ互いに隣接した
４個のデータライン等（ＤＬｉ乃至ＤＬｉ＋３）に接続
される。そしてこれ等のデマルチプレクサ等（ＭＵＸ１
乃至ＭＵＸ６００）は、それぞれ第１乃至第４選択信号
（ＳＥＬ１乃至ＳＥＬ４）により、Ｄ−ＩＣ（２４）の
出力端子（ＬＤ）からのビデオ信号を４個のデータライ
ン等（ＤＬｉ乃至ＤＬｉ＋３）に順次的に供給する。そ
のために、このデマルチプレクサ等（ＭＵＸ１乃至ＭＵ
Ｘ６００）のそれぞれは、Ｄ−ＩＣ（２４）の出力端子
（ＬＤ）と４個のデータライン等（ＤＬｉ乃至ＤＬｉ＋
３）の間にそれぞれ接続された４個のＭＯＳトランジス
タ（ＭＮ１乃至ＭＮ４）を備える。デマルチプレクサ
（ＭＵＸ）に含まれた４個のＭＯＳトランジスタ等（Ｍ
Ｎ１乃至ＭＮ４）は、第１乃至第４選択信号（ＳＥＬ１
乃至ＳＥＬ４）を１個づつ自分らのゲート電極側にそれ
ぞれ入力する。第１乃至第４選択信号（ＳＥＬ１乃至Ｓ
ＥＬ４）は、水平同期信号と同一な周波数を有する。そ
して、第１乃至第４選択信号（ＳＥＬ１乃至ＳＥＬ４）
は、互いに順次的で反復的に進行されるイネーブル区
間、すなわちハイ論理区間を有する。それにより、デマ
ルチプレクサ（ＭＵＸ）に含まれた４個のＭＯＳトラン
ジスタ等（ＭＮ１乃至ＭＮ４）は、水平走査期間毎に順
次的にターンオンされ、４個のデータライン（ＤＬｉ乃
至ＤＬｉ＋３）が順次的にＤ−ＩＣ（２４）の出力端子
（ＬＤ）に接続されるようにする。この４個のＭＯＳト
ランジスタ等（ＭＮ１乃至ＭＮ４）は、スイッチ機能を
有する回路素子等に代置されることもできる。そして、
デマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）は、
画素マトリクス（２０）及びゲートドライバ（２２）と
共に同一なガラス基板（２８）上に形成される。ここに
おいて、デマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６０
０）は、画素マトリクス（２０）の上側（すなわち、ガ
ラス基板（２８）の上端）に、そしてゲートドライバ
（２２）は画素マトリクス（２０）の端（すなわち、ガ
ラス基板（２８）の端）にそれぞれ位置する。また、液
晶表示装置にはＤ−ＩＣ等（２４ａ、２４ｂ)に供給さ
れるビデオデータを再整列させ、その再整列されたビデ
オデータをＤ−ＩＣ等（２４ａ、２４ｂ)に供給するデ
ータ再整列部（２６）が設置されている。このデータ再
整列部（２６）は、それぞれ赤色用バス（ＭＲＢ）、緑
色用バス（ＭＧＢ）及び青色用バス（ＭＢＢ）を経由し
て入力される赤色データ（Ｒ）ストリーム、緑色データ
（Ｇ）ストリーム及び青色データ（Ｂ）ストリームを、
Ｄ−ＩＣ等（２４）の数に該当するグループ（例えば、
２個のデータグループ）に分離し、それぞれのデータグ
ループをデマルチプレクサ（ＭＵＸ）の出力ライン数
（例えば、４個）に該当するセクション等（例えば、４
個のセクション）に再整列する。そして、データ再整列
部（２６）は、再整列されたビデオデータを、他のバス
等を経由しＤ−ＩＣ等（２４ａ、２４ｂ)に供給する。
実際に、第１Ｄ−ＩＣ（２４ａ)にはビデオデータが第
１乃至第３補助バス（ＳＢ１、ＳＢ２、ＳＢ３）を経由
し、３個のシンボルづつ供給され、そして第２Ｄ−ＩＣ
(２４ｂ)には、ビデオデータが第４乃至第６補助バス
（ＳＢ４、ＳＢ５、ＳＢ６）を経由し、３個のシンボル
づつ供給される。また、データ再整列部（２６）は、Ｄ
−ＩＣ等（２４ａ、２４ｂ)が同時にビデオデータを入
力するか、または交替にビデオデータを入力するように
設計されることができる。最後に、データ再整列部（２
６）とＤ−ＩＣ等（２４ａ、２４ｂ)は、データ制御バ
ス（ＤＣＢ）から入力されるサンプリングクロックを含
むデータ制御信号等により駆動される。図３は、データ
再整列部（２６）からビデオデータが第１乃至第３補助
バス（ＳＢ１乃至ＳＢ３）と第４乃至第６補助バス（Ｓ
Ｂ４乃至ＳＢ６）に交替に出力される場合、データ再整
列部（２６）、Ｄ−ＩＣ等（２４）及びデマルチプレク
サ等（ＭＵＸ１乃至ＭＵＸ６００）の動作波形を図示す
る。図３において、第１乃至第３補助バス等（ＳＢ１乃
至ＳＢ３）と第４乃至第６補助バス等（ＳＢ４乃至ＳＢ
６）には、選択信号等（ＳＥＬ１乃至ＳＥＬ４）がイネ
ーブルされる期間、すなわちハイ論理を維持する期間毎
に、交替に再整列されたビデオデータストリームが供給
される。これを詳細に説明すると、第１選択信号（ＳＥ
Ｌ１）がイネーブルされた時点から第１補助バス（ＳＢ
１）に“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”の再整列された
ビデオデータが、第２補助バス（ＳＢ２）には“Ｇ２、
Ｇ６、Ｇ１０…Ｇ３９８”の再整列されたビデオデータ
が、そして第３補助バス（ＳＢ３）には“Ｂ３、Ｂ７、
Ｂ１１…Ｂ３９９”の再整列されたビデオデータがそれ
ぞれ供給される。第１乃至第３補助バス（ＳＢ１乃至Ｓ
Ｂ３）に再整列されたビデオデータが供給されたから、
残りの第１選択信号（ＳＥＬ１）のイネーブル期間の
間、第４補助バス（ＳＢ４）に“Ｒ４０１、Ｒ４０５、
Ｒ４０９…Ｒ７９７”の再整列されたビデオデータが、
第５補助バス（ＳＢ５）には“Ｇ４０２、Ｇ４０６、Ｇ
４１０…Ｇ７９８”の再整列されたビデオデータ、そし
て第６補助バス（ＳＢ６）には“Ｂ４０３、Ｂ４０７、
Ｂ４１１…Ｂ７９９”の再整列されたビデオデータが供
給されるようになる。このような形態に、第２乃至第４
選択信号（ＳＥＬ２乃至ＳＥＬ４）が順次的にイネーブ
ルされることにより、第１乃至第６補助バス（ＳＢ１乃
至ＳＢ６）に再整列されたビデオデータが一定な間隔を
置いて反復的に供給される。この時、第１補助バス（Ｓ
Ｂ１）には“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、“Ｂ１、
Ｂ５、Ｂ９…Ｂ３９７”及び“Ｒ２、Ｒ６、Ｒ１０…Ｒ
３９８”の再整列されたビデオデータが、一定な間隔を
置いて順次的に供給される。併せて、第２補助バス（Ｓ
Ｂ２）には“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｒ
３、Ｒ７、Ｒ１１…Ｒ３９９”及び“Ｇ３、Ｇ７、Ｇ１
１…Ｇ３９９”の再整列されたビデオデータが、そして
第３補助バス（ＳＢ３）には“Ｒ４、Ｒ８、Ｒ１２…Ｒ
４００”、“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”及び“Ｂ
４、Ｂ８、Ｂ１２…Ｂ４００”の再整列されたビデオデ
ータがそれぞれ供給される。また、第１乃至第３補助バ
ス等（ＳＢ１乃至ＳＢ３）と時間的に交替になるように
再整列されたビデオデータを入力する第４乃至第６補助
バス等（ＳＢ４乃至ＳＢ６）には、“Ｇ４０１、Ｇ４０
５、Ｇ４０９…Ｇ７９７”、“Ｂ４０１、Ｂ４０５、Ｂ
４０９…Ｂ７９７”及び“Ｒ４０２、Ｒ４０６、Ｒ４１
０…Ｒ７９８”の再整列されたビデオデータ、“Ｂ４０
２、Ｂ４０６、Ｂ４１０…Ｂ７９８”、“Ｒ４０３、Ｒ
４０７、Ｒ４１１…Ｒ７９９”及び“Ｇ４０３、Ｇ４０
７、Ｇ４１１…Ｇ７９９”の再整列されたビデオデー
タ、そして“Ｒ４０４、Ｒ４０８、Ｒ４１２…Ｒ８０
０”、“Ｇ４０４、Ｇ４０８、Ｇ４１２…Ｇ８００”及
び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ８００”の再整
列されたビデオデータがそれぞれ供給される。次に、Ｄ
−ＩＣ等（２４ａ、２４ｂ)等の６００個の出力ライン
（ＬＤ１乃至ＬＤ６００）のそれぞれには、選択信号等
（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネーブル、すな
わちハイ論理を有することにより、４個のビデオ信号が
順次的に出力される。例えば、Ｄ−ＩＣ（２４ａ)の第
１出力端子（ＬＤ１）に“Ｒ１、Ｇ１、Ｂ１及びＲ２”
のビデオ信号が順次的に出力され、そしてＤ−ＩＣ（２
４ａ)の第２出力端子（ＬＤ２）に“Ｇ２、Ｂ２、Ｒ３
及びＧ３”のビデオ信号が順次的に出力される。このよ
うな形態に、Ｄ−ＩＣ（２４ａ)の第３乃至第６出力端
子等（ＬＤ３乃至ＬＤ６）のそれぞれにも“Ｂ３、Ｒ
４、Ｇ４及びＢ４”のビデオ信号等と、“Ｒ５、Ｇ５、
Ｂ５及びＲ６”のビデオ信号等と、“Ｇ６、Ｂ６、Ｒ７
及びＧ７”のビデオ信号等と、そして“Ｂ７、Ｒ８、Ｇ
８及びＢ８”のビデオ信号等とが供給される。このＤ−
ＩＣ等（２４ａ、２４ｂ)の６００個の出力端子等（Ｌ
Ｄ１乃至ＬＤ６００）に４回にかけて出力される２４０
０個のビデオ信号等は、第１乃至第４選択信号（ＳＥＬ
１乃至ＳＥＬ４）によって切換動作を遂行する６００個
のデマルチプレクサ（ＭＵＸ１乃至ＭＵＸ６００）によ
って、２４００個のデータライン等（ＤＬ１乃至ＤＬ２
４００）にそれぞれ印加されるようになる。その結果、
画素マトリクス（２０）を駆動するために使用されるＤ
−ＩＣ等の数が大幅（例えば８個から２個に）に減少さ
れるようになる。図４は、データ再整列部（２６）から
再整列されたビデオデータが、第１乃至第３補助バス
（ＳＢ１乃至ＳＢ３）と第４乃至第６補助バス（ＳＢ４
乃至ＳＢ６）に同時に出力される場合、データ再整列部
（２６）、Ｄ−ＩＣ等（２４）及びデマルチプレクサ等
（ＭＵＸ１乃至ＭＵＸ６００）の動作波形を図示する。
図４において、第１乃至第３補助バス等（ＳＢ１乃至Ｓ
Ｂ３）と第４乃至第６補助バス等（ＳＢ４乃至ＳＢ６）
のそれぞれに供給される再整列されたビデオデータは、
選択信号等（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネー
ブルされることにより、４回にかけて変更される。これ
を詳細に説明すると、第１選択信号（ＳＥＬ１）がイネ
ーブルされた時点から第４選択信号（ＳＥＬ４）がイネ
ーブルされる時点までの期間の間、第１補助バス（ＳＢ
１）に“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”の再整列された
ビデオデータから、“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、
“Ｂ１、Ｂ５、Ｂ９…Ｂ３９７”及び“Ｒ２、Ｒ６、Ｒ
１０…Ｒ３９８”の再整列されたビデオデータが順次的
に供給される。そして第２乃至第６補助バス（ＳＢ２乃
至ＳＢ６）のそれぞれにも、“Ｇ２、Ｇ６、Ｇ１０…Ｇ
３９８”、“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｒ
３、Ｒ７、Ｒ１１…Ｒ３９９”及び“Ｇ３、Ｇ７、Ｇ１
１…Ｇ３９９”の再整列されたビデオデータと、“Ｂ
３、Ｂ７、Ｂ１１…Ｂ３９９”、“Ｒ４、Ｒ８、Ｒ１２
…Ｒ４００”、“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”及び
“Ｂ４、Ｂ８、Ｂ１２…Ｂ４００”の再整列されたビデ
オデータと、“Ｒ４０１、Ｒ４０５、Ｒ４０９…Ｒ７９
７”、“Ｇ４０１、Ｇ４０５、Ｇ４０９…Ｇ７９７”、
“Ｂ４０１、Ｂ４０５、Ｂ４０９…Ｂ７９７”及び“Ｒ
４０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”の再整列され
たビデオデータと、“Ｇ４０２、Ｇ４０６、Ｇ４１０…
Ｇ７９８”、“Ｂ４０２、Ｂ４０６、Ｂ４１０…Ｂ７９
８”、“Ｒ４０３、Ｒ４０７、Ｒ４１１…Ｒ７９９”及
び“Ｇ４０３、Ｇ４０７、Ｇ４１１…Ｇ７９９”の再整
列されたビデオデータと、そして“Ｂ４０３、Ｂ４０
７、Ｂ４１１…Ｂ７９９”、“Ｒ４０４、Ｒ４０８、Ｒ
４１２…Ｒ８００”、“Ｇ４０４、Ｇ４０８、Ｇ４１２
…Ｇ８００”及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ
８００”の再整列されたビデオデータがそれぞれ供給さ
れる。次に、Ｄ−ＩＣ等（２４ａ、２４ｂ)の６００個
の出力ライン（ＬＤ１乃至ＬＤ６００）のそれぞれに
は、選択信号等（ＳＥＬ１乃至ＳＥＬ４）が順次的にイ
ネーブル、すなわちハイ論理を有することにより、４個
のビデオ信号が順次的に出力される。例えば、Ｄ−ＩＣ
（２４ａ）の第１出力端子（ＬＤ１）に“Ｒ１、Ｇ１、
Ｂ１及びＲ２”のビデオ信号が順次的に出力され、そし
てＤ−ＩＣ（２４ａ)の第２出力端子（ＬＤ２）に“Ｇ
２、Ｂ２、Ｒ３及びＧ３”のビデオ信号が順次的に出力
される。このような形態に、Ｄ−ＩＣ（２４ａ)の第３
乃至第６出力端子等（ＬＤ３乃至ＬＤ６）のそれぞれに
も、“Ｂ３、Ｒ４、Ｇ４及びＢ４”のビデオ信号等と、
“Ｒ５、Ｇ５、Ｂ５及びＲ６”のビデオ信号等と、“Ｇ
６、Ｂ６、Ｒ７及びＧ７”のビデオ信号等と、そして
“Ｂ７、Ｒ８、Ｇ８及びＢ８”のビデオ信号等とが供給
される。このＤ−ＩＣ等（２４ａ、２４ｂ)の６００個
の出力端子等（ＬＤ１乃至ＬＤ６００）に４回にかけて
出力される２４００個のビデオ信号等は、第１乃至第４
選択信号（ＳＥＬ１乃至ＳＥＬ４）によって切換動作を
遂行する６００個のデマルチプレクサ（ＭＵＸ１乃至Ｍ
ＵＸ６００）によって、２４００個のデータライン等
（ＤＬ１乃至ＤＬ２４００）にそれぞれ印加されるよう
になる。その結果、画素マトリクス（２０）を駆動する
ために使用されるＤ−ＩＣ等の数が大幅（例えば８個か
ら２個に）に減少されるようになる。併せて、ビデオデ
ータがＤ−ＩＣ等（２４ａ、２４ｂ)に同時に供給され
ることにより、ビデオデータをサンプリングするために
Ｄ−ＩＣ等（２４ａ、２４ｂ)に供給されるサンプリン
グクロックの周波数が低くなる。図５は、図２に図示さ
れたデータ再整列部（２６）の一実施の形態を詳細に図
示する。図５において、データ再整列部（２６）は、赤
色用、緑色用及び青色用バス等（ＭＲＢ、ＭＧＢ、ＭＢ
Ｂ）のそれぞれに接続された第１乃至第３データデマル
チプレクサ（３０、３２、３４）と、この第１乃至第３
データデマルチプレクサ等（３０、３２、３４）のそれ
ぞれに４個づつ並列接続された第１乃至第１２シリアル
入力シリアル出力（First Input First Output；以下
“ＦＩＦＯ”という）（ＦＲ１乃至ＦＲ１２）を備え
る。第１乃至第３データデマルチプレクサ等（３０、３
２、３４）は、第１分割イネーブル信号（ＥＮａ）がハ
イ論理を維持する間、すなわち水平走査期間の半分に該
当する期間の間に駆動される。そして第１データデマル
チプレクサ（３０）は、赤色用バス（ＭＲＢ）からの赤
色データストリーム（Ｒ１乃至Ｒ８００）の中の半分に
該当する４００個の赤色データ（Ｒ１乃至Ｒ４００）を
順次的で反復的に変化する２ビットの選択信号（Ａ、
Ｂ）の論理値によって、第１乃至第４ＦＩＦＯ（ＦＲ１
乃至ＦＲ４）に順次的で反復的に貯蔵する。その結果、
第１乃至第４ＦＩＦＯ（ＦＲ１乃至ＦＲ４）には“Ｒ
１、Ｒ５、Ｒ９…Ｒ３９７”、“Ｒ２、Ｒ６、Ｒ１０…
Ｒ３９８”、“Ｒ３、Ｒ７、Ｒ１１…Ｒ３９９”及び
“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”の赤色データがそれ
ぞれ貯蔵される。第１データデマルチプレクサ（３０）
と同様に、第２データデマルチプレクサ（３２）は、緑
色用バス（ＭＧＢ）からの緑色データストリーム（Ｇ１
乃至Ｇ８００）の中の半分に該当する４００個の緑色デ
ータ（Ｇ１乃至Ｇ４００）を、前記２ビットの選択信号
（Ａ、Ｂ）の論理値によって、第５乃至第８ＦＩＦＯ
（ＦＲ５乃至ＦＲ８）に順次的で反復的に貯蔵する。従
って、第５乃至第８ＦＩＦＯ（ＦＲ５乃至ＦＲ８）には
“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、“Ｇ２、Ｇ６、Ｇ１
０…Ｇ３９８”、“Ｇ３、Ｇ７、Ｇ１１…Ｇ３９９”及
び“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”の緑色データがそ
れぞれ貯蔵される。また、第３データデマルチプレクサ
（３４）も、第１及び第２データデマルチプレクサ（３
０、３２）と同様に、青色用バス（ＭＢＢ）からの青色
データストリーム（Ｂ１乃至Ｂ８００）の中の半分に該
当する４００個の青色データ（Ｂ１乃至Ｂ４００）を、
前記２ビットの選択信号（Ａ、Ｂ）の論理値によって、
第９乃至第１２ＦＩＦＯ（ＦＲ９乃至ＦＲ１２）に順次
的で反復的に貯蔵する。それによって、第９乃至第１２
ＦＩＦＯ（ＦＲ９乃至ＦＲ１２）には“Ｂ１、Ｂ５、Ｂ
９…Ｂ３９７”、“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、
“Ｂ３、Ｂ７、Ｂ１１…Ｂ３９９”及び“Ｂ４、Ｂ８、
Ｂ１２…Ｂ４００”の青色データがそれぞれ貯蔵され
る。そしてデータ再整列部（２６）は、赤色用、緑色用
及び青色用バス等（ＭＲＢ、ＭＧＢ、ＭＢＢ）にそれぞ
れ接続されると共に、第１乃至第３データデマルチプレ
クサ（３０、３２、３４）とそれぞれ並列接続された、
第４乃至第６データデマルチプレクサ（３６、３８、４
０）を追加で備える。この第４乃至第６データデマルチ
プレクサ等（３６、３８、４０）のそれぞれに４個づつ
のＦＩＦＯ等、すなわち第１３乃至第２４ＦＩＦＯ（Ｆ
Ｒ１３乃至ＦＲ２４）が接続されている。第４乃至第６
データデマルチプレクサ（３６、３８、４０）は、第２
分割イネーブル信号（ＥＮｂ）がハイ論理を維持する
間、すなわち第１乃至第３データデマルチプレクサ（３
０、３２、３４）が駆動されない水平走査期間の後半部
に該当する期間の間に駆動される。そして、第４データ
デマルチプレクサ（３６）は、赤色用バス（ＭＲＢ）か
らの赤色データストリーム（Ｒ１乃至Ｒ８００）の中の
半分に該当する４００個の赤色データ（Ｒ４０１乃至Ｒ
４００）を、前記２ビットの選択信号（Ａ、Ｂ）の論理
値によって、第１３乃至第１６ＦＩＦＯ（ＦＲ１３乃至
ＦＲ１６）に順次的で反復的に貯蔵する。その結果、第
１３乃至第１６ＦＩＦＯ（ＦＲ１３乃至ＦＲ１６）に
は、“Ｒ４０１、Ｒ４０５、Ｒ４０９…Ｒ７９７”、
“Ｒ４０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”、“Ｒ４
０３、Ｒ４０７、Ｒ４１１…Ｒ７９９”及び“Ｒ４０
４、Ｒ４０８、Ｒ４１２…Ｒ８００”の赤色データがそ
れぞれ貯蔵される。そして第５データデマルチプレクサ
（３８）は、緑色用バス（ＭＧＢ）からの緑色データス
トリーム（Ｇ１乃至Ｇ８００）の中の半分に該当する４
００個の緑色データ（Ｇ４０１乃至Ｇ８００）を、前記
２ビットの選択信号（Ａ、Ｂ）の論理値によって、第１
７乃至第２０ＦＩＦＯ（ＦＲ１７乃至ＦＲ２０）に順次
的で反復的に貯蔵する。従って、第１７乃至第２０ＦＩ
ＦＯ（ＦＲ１７乃至ＦＲ２０）には、“Ｇ４０１、Ｇ４
０５、Ｇ４０９…Ｇ７９７”、“Ｇ４０２、Ｇ４０６、
Ｇ４１０…Ｇ７９８”、“Ｇ４０３、Ｇ４０７、Ｇ４１
１…Ｇ７９９”及び“Ｇ４０４、Ｇ４０８、Ｇ４１２…
Ｇ８００”の緑色データがそれぞれ貯蔵される。また、
第６データデマルチプレクサ（４０）も、青色用バス
（ＭＢＢ）からの青色データストリーム（Ｂ１乃至Ｂ８
００）の中の半分に該当する４００個の青色データ（Ｂ
４０１乃至Ｂ８００）を、前記２ビットの選択信号
（Ａ、Ｂ）の論理値によって、第２１乃至第２４ＦＩＦ
Ｏ（ＦＲ２１乃至ＦＲ２４）に順次的で反復的に貯蔵す
る。それによって、第２１乃至第２４ＦＩＦＯ（ＦＲ２
１乃至ＦＲ２４）には、“Ｂ４０１、Ｂ４０５、Ｂ４０
９…Ｂ７９７”、“Ｂ４０２、Ｂ４０６、Ｂ４１０…Ｂ
７９８”、“Ｂ４０３、Ｂ４０７、Ｂ４１１…Ｂ７９
９”及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ８００”
の青色データがそれぞれ貯蔵される。また、データ再整
列部（２６）は第１乃至第１２ＦＩＦＯ（ＦＲ１乃至Ｆ
Ｒ１２）からのビデオデータを入力する第１ディデマル
チプレクサ（４２）と、第１３乃至第２４ＦＩＦＯ（Ｆ
Ｒ１３乃至ＦＲ２４）からのビデオデータを入力する第
２ディデマルチプレクサ（４４）とを備える。これ等の
第１及び第２ディデマルチプレクサ（４２、４４）は、
図３における第１乃至第４選択信号（ＳＥＬ１乃至ＳＥ
Ｌ４）のそれぞれがイネーブルされる期間毎に、１回づ
つ交替に駆動される。例えば、前記の第１選択信号（Ｓ
ＥＬ１）のイネーブル期間の前半部では第１ディデマル
チプレクサ（４２）が、そして前記の第１選択信号（Ｓ
ＥＬ１）のイネーブル期間の後半部では第２ディデマル
チプレクサ（４４）が駆動される。従って、第１及び第
２ディデマルチプレクサ（４２、４４）は、第１乃至第
４選択信号（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネー
ブルされることにより交替に４回づつ駆動され、１水平
ラインのビデオデータを第１乃至第６補助バス（ＳＢ１
乃至ＳＢ６）を経由して出力するようになる。そして第
１及び第２ディデマルチプレクサ（４２、４４）は、駆
動される時毎に、それぞれ１２個のＦＩＦＯ（ＦＲ１乃
至ＦＲ１２、またはＦＲ１３乃至ＦＲ２４）の中の３個
のＦＩＦＯ等に貯蔵されたビデオデータを選択し、３個
の補助バス（ＳＢ１乃至ＳＢ３、またはＳＢ４乃至ＳＢ
６）にそれぞれ出力する。これを詳細に説明すると、第
１ディデマルチプレクサ（４２）は、最初に駆動される
時に第１ＦＩＦＯ（ＦＲ１）からの“Ｒ１、Ｒ５、Ｒ９
…Ｒ３９７”の赤色データと、第６ＦＩＦＯ（ＦＲ６）
からの“Ｇ２、Ｇ６、Ｇ１０…Ｇ３９８”の緑色データ
と、第１１ＦＩＦＯ（ＦＲ１１）からの“Ｂ３、Ｂ７、
Ｂ１１…Ｂ３９９”の青色データを第１乃至第３補助バ
ス（ＳＢ１乃至ＳＢ３）にそれぞれ供給し、２番目に駆
動される時は、第５ＦＩＦＯ（ＦＲ５）からの“Ｇ１、
Ｇ５、Ｇ９…Ｇ３９７”の緑色データと、第１０ＦＩＦ
Ｏ（ＦＲ１０）からの“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９
８”の青色データと、第４ＦＩＦＯ（ＦＲ４）からの
“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”の赤色データとを、
第１乃至第３補助バス（ＳＢ１乃至ＳＢ３）にそれぞれ
供給する。そして、第１ディデマルチプレクサ（４２）
は３番目に駆動される時、第９ＦＩＦＯ（ＦＲ９）から
の“Ｂ１、Ｂ５、Ｂ９…Ｂ３９７”の青色データと、第
２ＦＩＦＯ（ＦＲ２）からの“Ｒ３、Ｒ７、Ｒ１１…Ｒ
３９９”の赤色データと、第８ＦＩＦＯ（ＦＲ８）から
の“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”の緑色データと
を、第１乃至第３補助バス（ＳＢ１乃至ＳＢ３）にそれ
ぞれ供給し、４番目に駆動される時は、第２ＦＩＦＯ
（ＦＲ２）からの“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”の
赤色データと、第７ＦＩＦＯ（ＦＲ７）からの“Ｇ３、
Ｇ７、Ｇ１１…Ｇ３９９”の緑色データと、第１２ＦＩ
ＦＯ（ＦＲ１２）からの“Ｂ４、Ｂ８、Ｂ１２…Ｂ４０
０”の青色データとを、第１乃至第３補助バス（ＳＢ１
乃至ＳＢ３）にそれぞれ供給する。一方、第２ディデマ
ルチプレクサ（４４）は、最初に駆動される時に第１３
ＦＩＦＯ（ＦＲ１３）からの“Ｒ４０１、Ｒ４０５、Ｒ
４０９…Ｒ７９７”の赤色データと、第１８ＦＩＦＯ
（ＦＲ１８）からの“Ｇ４０２、Ｇ４０６、Ｇ４１０…
Ｇ７９８”の緑色データと、第２３ＦＩＦＯ（ＦＲ２
３）からの“Ｂ４０３、Ｂ４０７、Ｂ４１１…Ｂ７９
９”の青色データとを、第４乃至第６補助バス（ＳＢ４
乃至ＳＢ６）にそれぞれ供給し、２番目に駆動される時
は、第１７ＦＩＦＯ（ＦＲ１７）からの“Ｇ４０１、Ｇ
４０５、Ｇ４０９…Ｇ７９７”の緑色データと、第２２
ＦＩＦＯ（ＦＲ２２）からの“Ｂ４０２、Ｂ４０６、Ｂ
４１０…Ｂ７９８”の青色データと、第１６ＦＩＦＯ
（ＦＲ１６）からの“Ｒ４０４、Ｒ４０８、Ｒ４１２…
Ｒ８００”の赤色データとを、第４乃至第６補助バス
（ＳＢ４乃至ＳＢ６）にそれぞれ供給する。また、第２
ディデマルチプレクサ（４４）は３番目に駆動される
時、第２１ＦＩＦＯ（ＦＲ２１）からの“Ｂ４０１、Ｂ
４０５、Ｂ４０９…Ｂ７９７”の青色データと、第１４
ＦＩＦＯ（ＦＲ１４）からの“Ｒ４０３、Ｒ４０７、Ｒ
４１１…Ｒ７９９”の赤色データと、第２０ＦＩＦＯ
（ＦＲ２０）からの“Ｇ４０４、Ｇ４０８、Ｇ４１２…
Ｇ８００”の緑色データとを、第４乃至第６補助バス
（ＳＢ４乃至ＳＢ６）にそれぞれ供給し、４番目に駆動
される時は、第１４ＦＩＦＯ（ＦＲ１４）からの“Ｒ４
０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”の赤色データ
と、第１９ＦＩＦＯ（ＦＲ１９）からの“Ｇ４０３、Ｇ
４０７、Ｇ４１１…Ｇ７９７”の緑色データと、第２４
ＦＩＦＯ（ＦＲ２４）からの“Ｂ４０４、Ｂ４０８、Ｂ
４１２…Ｂ８００”の青色データとを、第４乃至第６補
助バス（ＳＢ４乃至ＳＢ６）にそれぞれ供給する。ここ
において、第１乃至第３データデマルチプレクサ（３
０、３２、３４）は、第１乃至第１２ＦＩＦＯ（ＦＲ１
乃至ＦＲ１２）と、第１ディデマルチプレクサ（４２）
と共に、１ライン分のビデオデータストリームの一部を
再整列する第１グループ再整列手段を構成し、第４乃至
第６データデマルチプレクサ（３６、３８、４０）は、
第１３乃至第２４ＦＩＦＯ（ＦＲ１３乃至ＦＲ２４）と
第２ディデマルチプレクサ（４４）と共に、１ライン分
のビデオデータストリームの一部を再整列する第２グル
ープ再整列手段を構成する。このグループ再整列手段の
数は、図２に図示されたＤ−ＩＣ（２４）の個数ほど必
要とされる。そして、データデマルチプレクサ等（３０
乃至４０）のそれぞれに接続されるＦＩＦＯの数は、図
２に図示されたデマルチプレクサ等（ＭＵＸ）の出力ラ
インの数ほど必要とされる。また、ＦＩＦＯ等（ＦＲ１
乃至ＦＲ２４）の総貯蔵容量は、少なくとも１ライン分
以上のビデオデータを貯蔵することができれば問題ない
が、好ましくは２ライン分のビデオデータを貯蔵するこ
とができるように設定されなければならない。また、Ｆ
ＩＦＯ等（ＦＲ１乃至ＦＲ２４）の総貯蔵容量が２ライ
ン分のビデオデータを貯蔵するように設定された場合
に、第１及び第２ディデマルチプレクサ（４２、４４）
が同時に駆動されることができる。それによって、デー
タサンプリングを制御するために、図２に図示されたＤ
−ＩＣ等（２４）に供給されるサンプリングクロックの
周波数を低めることができるようになる。図６は、図２
に図示されたデータ再整列部（２６）の他の実施の形態
を詳細に図示する。図６において、データ再整列部（２
６）は、赤色用、緑色用及び青色用バス等（ＭＲＢ、Ｍ
ＧＢ、ＭＢＢ）からのビデオデータを第１乃至第１２メ
モリ（ＭＲ１乃至ＭＲ１２）にマルチプレキシングする
ための、第１乃至第９制御用スイッチ等（ＳＷ１乃至Ｓ
Ｗ９）を備える。第１乃至第１２メモリ（ＭＲ１乃至Ｍ
Ｒ１２）のそれぞれは、１ライン分の色データの中の半
分に該当する色データを貯蔵することができる貯蔵容量
を有する。第１制御用スイッチ（ＳＷ１）は、第１切換
制御信号（ＥＮａ）の論理状態によって、赤色用バス
（ＭＲＢ）からの赤色データストリームを、第４制御用
スイッチ（ＳＷ４）及び第７制御用スイッチ（ＳＷ７）
の中のいずれか一側に供給する。第１切換制御信号（Ｅ
Ｎａ）は、水平走査期間の前半部に該当する期間にはハ
イ論理を、そして残りの後半部に該当する期間にはロー
論理を維持する。この第１切換制御信号（ＥＮａ）によ
り第１制御用スイッチ９ＳＷ１）は、１ライン分の赤色
データ（Ｒ１乃至Ｒ８００）の中の前半４００個の赤色
データ（Ｒ１乃至Ｒ４００）は、第４制御用スイッチ
（ＳＷ４）側に、そして残りの後半４００個の赤色デー
タ（Ｒ４０１乃至Ｒ８００）は、第７制御用スイッチ
（ＳＷ７）側にそれぞれ転送するようになる。それと同
様に、第２制御用スイッチ（ＳＷ２）は、前記第１切換
制御信号（ＥＮａ）により緑色用バス（ＭＧＢ）からの
１ライン分の緑色データ（Ｇ１乃至Ｇ８００）の中の前
半４００個の緑色データ（Ｇ１乃至Ｇ４００）を第５制
御用スイッチ（ＳＷ５）側に、そして残りの後半４００
個の緑色データ（Ｇ４０１乃至Ｇ８００）を第８制御用
スイッチ（ＳＷ８）側にそれぞれ転送する。第１及び第
２制御用スイッチ（ＳＷ１、ＳＷ２）と同様に、第３制
御用スイッチ（ＳＷ３）も、前記の第１切換制御信号
（ＥＮａ）により、青色用バス（ＭＢＢ）からの１ライ
ン分の青色データ（Ｂ１乃至Ｂ８００）の中の前半４０
０個の青色データ（Ｂ１乃至Ｂ４００）を第６制御用ス
イッチ（ＳＷ６）に、そして残りの後半４００個の青色
データ（Ｂ４０１乃至Ｂ８００）を第９制御用スイッチ
（ＳＷ９）にそれぞれ供給する。第４乃至第９制御用ス
イッチ（ＳＷ４乃至ＳＷ９）は、水平同期パルス（Ｈ
Ｐ）の論理状態によって、それぞれの色データを奇数番
目または偶数番目のメモリの中のいずれか一側のメモリ
側に伝達する。この水平同期パルス（ＨＰ）は、水平同
期信号の周期毎にハイ論理からロー論理に、そしてロー
論理からハイ論理に変化される。その結果、第４乃至第
９制御用スイッチ（ＳＷ４乃至ＳＷ９）は、それぞれ奇
数番目の水平同期期間には色データを奇数番目のメモリ
側に伝達し、偶数番目の水平同期期間には色データを偶
数番目のメモリ側に伝達する。これを詳細に説明する
と、奇数番目の水平同期期間において、第４制御用スイ
ッチ（ＳＷ４）は“Ｒ１乃至Ｒ４００”の赤色データを
第１メモリ（ＭＲ１）に、第５制御用スイッチ（ＳＷ
５）は“Ｇ１乃至Ｇ４００”の緑色データを第３メモリ
（ＭＲ３）に、第６制御用スイッチ（ＳＷ６）は“Ｂ１
乃至Ｂ４００”の青色データを第５メモリ（ＭＲ５）
に、第７制御用スイッチ（ＳＷ７）は“Ｒ４０１乃至Ｒ
８００”の赤色データを第７メモリ（ＭＲ７）に、第８
制御用スイッチ（ＳＷ８）は“Ｇ４０１乃至Ｇ８００”
の緑色データを第９メモリ（ＭＲ９）に、第９制御用ス
イッチ（ＳＷ９）は“Ｂ４０１乃至Ｂ８００”の青色デ
ータを第１１メモリ（ＭＲ１１）にそれぞれ供給する。
これとは異なって、偶数番目の水平同期期間において、
第４制御用スイッチ（ＳＷ４）は“Ｒ１乃至Ｒ４００”
の赤色データを第２メモリ（ＭＲ２）に、第５制御用ス
イッチ（ＳＷ５）は“Ｇ１乃至Ｇ４００”の緑色データ
を第４メモリ（ＭＲ４）に、第６制御用スイッチ（ＳＷ
６）は“Ｂ１乃至Ｂ４００”の青色データを第６メモリ
（ＭＲ６）に、第７制御用スイッチ（ＳＷ７）は“Ｒ４
０１乃至Ｒ８００”の赤色データを第８メモリ（ＭＲ
８）に、第８制御用スイッチ（ＳＷ８）は“Ｇ４０１乃
至Ｇ８００”の緑色データを第１０メモリ（ＭＲ１０）
に、第９制御用スイッチ（ＳＷ９）は“Ｂ４０１乃至Ｂ
８００”の青色データを第１２メモリ（ＭＲ１２）にそ
れぞれ供給する。一方、第１乃至第１２メモリ（ＭＲ１
乃至ＭＲ１２）は、それぞれ貯蔵された色データを、入
力順序とは異なって判読して出力する。そして第１、第
３及び第５メモリ（ＭＲ１、ＭＲ３、ＭＲ５）は、第
７、第９及び第１１メモリ（ＭＲ７、ＭＲ９、ＭＲ１
１）と同時に、そして第２、第４及び第６メモリ（ＭＲ
２、ＭＲ４、ＭＲ６）は第８、第１０及び第１２メモリ
（ＭＲ８、ＭＲ１０、ＭＲ１２）と同時に判読動作を遂
行する。第１及び第２メモリ（ＭＲ１、ＭＲ２）は、デ
ータの判読時に４００個の赤色データ（Ｒ１乃至Ｒ４０
０）を“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”、“Ｒ４、Ｒ
８、Ｒ１２…Ｒ４００”、“Ｒ３、Ｒ７、Ｒ１１…Ｒ３
９９”及び“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”の順に出
力する。第１及び第２メモリ（ＭＲ１、ＭＲ２）と同様
に、第７及び第８メモリ（ＭＲ７、ＭＲ８）は、４００
個の赤色データ（Ｒ４０１乃至Ｒ８００）を“Ｒ４０
１、Ｒ４０５、Ｒ４０９…Ｒ７９７”、“Ｒ４０４、Ｒ
４０８、Ｒ４１２…Ｒ８００”、“Ｒ４０３、Ｒ４０
７、Ｒ４１１…Ｒ７９９”及び“Ｒ４０２、Ｒ４０６、
Ｒ４１０…Ｒ７９８”の順に出力する。第３及び第４メ
モリ（ＭＲ３、ＭＲ４）はデータの判読時に、４００個
の緑色データ（Ｇ１乃至Ｇ４００）を“Ｇ２、Ｇ６、Ｇ
１０…Ｇ３９８”、“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、
“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”及び“Ｇ３、Ｇ７、
Ｇ１１…Ｇ３９９”の順に出力する。それと同様に、第
９及び第１０メモリ（ＭＲ９、ＭＲ１０）も、４００個
の緑色データ（Ｇ４０１乃至Ｇ８００）を“Ｇ４０２、
Ｇ４０６、Ｇ４１０…Ｇ７９８”、“Ｇ４０１、Ｇ４０
５、Ｇ４０９…Ｇ７９７”、“Ｇ４０４、Ｇ４０８、Ｇ
４１２…Ｇ８００”及び“Ｇ４０３、Ｇ４０７、Ｇ４１
１…Ｇ７９９”の順に出力する。第５及び第６メモリ
（ＭＲ５、ＭＲ６）はデータ判読時に、４００個の青色
データ（Ｂ１乃至Ｂ４００）を“Ｂ３、Ｂ７、Ｂ１１…
Ｂ３９９”、“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｂ
１、Ｂ５、Ｂ９…Ｂ３９７”及び“Ｂ４、Ｂ８、Ｂ１２
…Ｂ４００”の順に出力する。第５及び第６メモリ（Ｍ
Ｒ５、ＭＲ６）と同様に、第１１及び第１２メモリも、
４００個の青色データ（Ｂ４０１乃至Ｂ８００）を“Ｂ
４０３、Ｂ４０７、Ｂ４１１…Ｂ７９９”、“Ｂ４０
２、Ｂ４０６、Ｂ４１０…Ｂ７９８”、“Ｂ４０１ Ｂ
４０５、Ｂ４０９…Ｂ７９７”及び“Ｂ４０４、Ｂ４０
８、Ｂ４１２…Ｇ８００”の順に出力する。そして、デ
ータ再整列部（２６）は、奇数番目のメモリ（ＭＲ１、
ＭＲ３、ＭＲ５、ＭＲ７、ＭＲ９、ＭＲ１１）等からの
色データと、偶数番目のメモリ（ＭＲ２、ＭＲ４、ＭＲ
６、ＭＲ８、ＭＲ１０、ＭＲ１２）からの色データとを
選択的に出力する、第１０乃至第１５制御用スイッチ
（ＳＷ１０乃至ＳＷ１５）を追加で備える。これ等の第
１０乃至第１５制御用スイッチ（ＳＷ１０乃至ＳＷ１
５）はインバーター（ＩＮＶ１）を経由しつつ反転され
た水平同期パルス（ＨＰ）の論理状態によって、奇数番
目または偶数番目のメモリからの色データを選択するよ
うになる。すなわち、第１０乃至第１５制御用スイッチ
（ＳＷ１０乃至ＳＷ１５）は、奇数番目の水平同期期間
には偶数番目のメモリからの色データを選択する反面、
偶数番目の水平同期期間には奇数番目のメモリからの色
データを選択するようになる。また、データ再整列部
（２６）は、第２乃至第４切換制御信号（ＥＮｂ、ＥＮ
ｃ、ＥＮｄ）によりそれぞれ駆動される第１６乃至第１
８制御用スイッチ（ＳＷ１６乃至ＳＷ１８）を備える。
併せて、データ再整列部（２６）は、第２乃至第４切換
制御信号（ＥＮｂ、ＥＮｃ、ＥＮｄ）に駆動される第１
９乃至第２１制御用スイッチ（ＳＷ１９乃至ＳＷ２１）
も備える。第２乃至第４切換制御信号（ＥＮｂ、ＥＮ
ｃ、ＥＮｄ）は、それぞれ２ビット論理信号から構成さ
れ、併せてその論理値は図２に図示された第１乃至第４
選択信号等（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネー
ブルされることにより、１水平同期期間の間等間隔で４
回にかけて変化される。それによって、第１６乃至第２
１制御用スイッチ等（ＳＷ１６乃至ＳＷ２１）は、１水
平同期期間の間４回にかけて切換されるようになる。こ
れを詳細に説明すると、第１６制御用スイッチ（ＳＷ１
６）は、第２切換制御信号（ＥＮｂ）の論理値に従っ
て、第１０制御用スイッチ（ＳＷ１０）、第１１制御用
スイッチ（ＳＷ１１）、第１２制御用スイッチ（ＳＷ１
２）及び第１０制御用スイッチ（ＳＷ１０）を順次的に
選択し、“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”、“Ｇ１、Ｇ
５、Ｇ９…Ｇ３９７”、“Ｂ１、Ｂ５、Ｂ９…Ｂ３９
７”及び“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”の再整列さ
れたビデオデータが、第１補助バス（ＳＢ１）に出力さ
れるようにする。そして第１７制御用スイッチ（ＳＷ１
７）は、第３切換制御信号（ＥＮｃ）の論理値に従っ
て、第１１制御用スイッチ（ＳＷ１１）、第１２制御用
スイッチ（ＳＷ１２）、第１０制御用スイッチ（ＳＷ１
０）及び第１１制御用スイッチ（ＳＷ１１）とを順次的
に選択し、“Ｇ２、Ｇ６、Ｇ１０…Ｇ３９８”、“Ｂ
２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｒ３、Ｒ７、Ｒ１１
…Ｒ３９９”及び“Ｇ３、Ｇ７、Ｇ１１…Ｇ３９９”の
再整列されたビデオデータが第２補助バス（ＳＢ２）に
出力されるようにする。また、第１８制御用スイッチ
（ＳＷ１８）は、第４切換制御信号（ＥＮｄ）の論理値
に従って、第１２制御用スイッチ（ＳＷ１２）、第１０
制御用スイッチ（ＳＷ１０）、第１１制御用スイッチ
（ＳＷ１１）及び第１２制御用スイッチ（ＳＷ１２）と
を順次的に選択し、“Ｂ３、Ｂ７、Ｂ１１…Ｂ３９
９”、“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”、“Ｇ４、Ｇ
８、Ｇ１２…Ｇ４００”及び“Ｂ４、Ｂ８、Ｂ１２…Ｂ
４００”の再整列されたビデオデータが第３補助バス
（ＳＢ３）に出力されるようにする。次に、第１６乃至
第１８制御用スイッチ（ＳＷ１６乃至ＳＷ１８）と同一
に動作する第１９乃至第２１制御用スイッチ（ＳＷ１９
乃至ＳＷ２１）により第４乃至第６補助バス（ＳＢ４乃
至ＳＢ６）に出力される、再整列されたビデオデータは
下記のとおりである。第４補助バス（ＳＢ４）には“Ｒ
４０１、Ｒ４０５、Ｒ４０９…Ｒ７９７”、“Ｇ４０
１、Ｇ４０５、Ｇ４０９…Ｇ７９７”、“Ｂ４０１、Ｂ
４０５、Ｂ４０９…Ｂ７９７”及び“Ｒ４０２、Ｒ４０
６、Ｒ４１０…Ｒ７９８”の再整列されたビデオデータ
が、第５補助バス（ＳＢ５）には“Ｇ４０２、Ｇ４０
６、Ｇ４１０…Ｇ７９８”、“Ｂ４０２、Ｂ４０６、Ｂ
４１０…Ｂ７９８”、“Ｒ４０３、Ｒ４０７、Ｒ４１１
…Ｒ７９９”及び“Ｇ４０３、Ｇ４０７、Ｇ４１１…Ｇ
７９９”の再整列されたビデオデータが、そして第６補
助バス（ＳＢ６）には“Ｂ４０３、Ｂ４０７、Ｂ４１１
…Ｂ７９９”、“Ｒ４０４、Ｒ４０８、Ｒ４１２…Ｒ８
００”、“Ｇ４０４、Ｇ４０８、Ｇ４１２…Ｇ８００”
及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ８００”の再
整列されたビデオデータがそれぞれ供給される。
【発明の効果】上述の如く、本発明による液晶表示装置
は、１ライン分のビデオデータを再整列し、液晶パネル
上の１ライン分のＴＦＴの中の隣接したＴＦＴが順次的
に駆動されるようにすると共に、同時に駆動されるＴＦ
Ｔを分散させることができる。それにより、本発明の液
晶表示装置では、Ｄ−ＩＣと画素マトリクス間の配線構
造が簡素化される。また、本発明ではＤ−ＩＣが同時に
ビデオデータをサンプリングすることにより、Ｄ−ＩＣ
は周波数が低いサンプリングクロックの周波数を使用す
ることができる。以上において説明した内容を通して、
当業者であれば本発明の技術的な思想から逸脱しない範
囲内で、多様な変更及び修正が可能であることが分か
る。従って、本発明の技術的範囲は、実施の形態に記載
された内容に限定されるものでなく、特許請求の範囲に
より定めなければならない。
【図面の簡単な説明】
【図１】従来の液晶表示装置を概略的に図示する図面、
【図２】本発明の実施の形態による液晶表示装置のブロ
ック図、
【図３及び図４】図２に図示された回路の各部分に対す
る動作波形図、
【図５】図２に図示されたデータ再整列部の一実施の形
態を詳細に図示する図面、
【図６】図２に図示されたデータ再整列部の他の実施の
形態を詳細に図示する図面である。
【符号の説明】
１０：液晶パネル １２、２２：ゲートドライバ １４、２４：Ｄ−ＩＣ ２６：データ再整列部 ＭＵＸ１乃至ＭＵＸ６００：デマルチプレクサ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/36 G02F 1/133 G09G 3/20

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数個の画素からなる画素マトリクス
    と、前記画素間に行方向に位置する複数個のゲートライ
    ンと、前記画素間に列方向に位置して行方向の複数個の
    画素からなる画素行にビデオ信号を印加することができ
    る複数個のデータラインを有する液晶パネルと、 第１ストリームの第１デジタルデータを入力として前記
    画素行の一部の画素に対応する第２ストリームの第１ス
    トリームの第２デジタルデータで再配列するデータ再配
    列手段と、 前記第２デジタルデータを前記データ再配列手段から供
    給されてアナログビデオ信号で変換して出力するデータ
    ドライバ回路と、 前記データドライバ回路の一つの出力部のアナログビデ
    オ信号を前記複数個のデータラインのうちの少なくとも
    ２個のデータラインに時分割して印加するデマルチプレ
    クサとを備え、 前記画素行のうちの前記第１デジタルデータのストリー
    ムに対応する画素の間の間隙は前記画素行のうちの第２
    デジタルデータのストリームに対応する画素の間の間隙
    より小さいことを特徴とする液晶表示装置。
  2. 【請求項２】 前記データドライバ回路は、少なくとも
    二群に分かれて構成され、それぞれは互いに異なる経路
    で前記データ再配列手段に接続されたことを特徴とする
    請求項１記載の液晶表示装置。
  3. 【請求項３】 前記データドライバ回路のそれぞれの群
    は、前記データ再配列手段から互いに異なる時間に供給
    されることを特徴とする請求項２記載の液晶表示装置。
  4. 【請求項４】 前記データドライバ回路のそれぞれの群
    は、前記データ再配列手段から同時に供給されることを
    特徴とする請求項２記載の液晶表示装置。
  5. 【請求項５】 前記再配列手段は、前記入力ビデオデー
    タを一時的に貯蔵するための少なくとも２個のメモリ
    と、前記入力ビデオデータを、前記少なくとも２個のメ
    モリに分配するためのデータ分配手段とを備えることを
    特徴とする請求項２記載の液晶表示装置。
  6. 【請求項６】 前記少なくとも２個のメモリのいずれか
    一方に貯蔵された前記入力ビデオデータは、前記少なく
    とも２個のメモリの他方に貯蔵された前記入力ビデオデ
    ータと異なる時間に動作する関係であることを特徴とす
    る請求項５記載の液晶表示装置。
  7. 【請求項７】 前記少なくとも２個のメモリの記憶容量
    は、前記入力ビデオデータの１ラインに必要とされる記
    憶量に該当することを特徴とする請求項６記載の液晶表
    示装置。
  8. 【請求項８】 前記少なくとも２個のメモリは、前記少
    なくとも２個のメモリから前記入力ビデオデータを同時
    に読み取る手段を備えることを特徴とする請求項５記載
    の液晶表示装置。
  9. 【請求項９】 前記少なくとも２個のメモリの記憶容量
    は、前記入力ビデオデータの２ラインに必要とされる記
    憶量に該当することを特徴とする請求項８記載の液晶表
    示装置。
  10. 【請求項１０】 前記再配列手段は、前記第１及び第２
    データドライバ回路のそれぞれに接続された少なくとも
    ２個の先入先出装置と、前記入力ビデオデータを、前記
    少なくとも２個の先入先出装置に分配するためのデータ
    分配手段とを備えることを特徴とする請求項２記載の液
    晶表示装置。
  11. 【請求項１１】 前記複数のデマルチプレクサ回路は、
    前記液晶パネル上に備えられることを特徴とする請求項
    １記載の液晶表示装置。
  12. 【請求項１２】 前記デマルチプレクサ回路と、前記デ
    ータドライバは、前記液晶パネル上に備えられることを
    特徴とする請求項１記載の液晶表示装置。
  13. 【請求項１３】 前記データドライバは、前記液晶パネ
    ルと分離された集積回路上に備えられることを特徴とす
    る請求項１記載の液晶表示装置。
  14. 【請求項１４】 前記データドライバは、前記液晶パネ
    ルを有する集積回路上に備えられることを特徴とする請
    求項１記載の液晶表示装置。
  15. 【請求項１５】 前記画素行は、赤、緑、青の画素が反
    復的に配列され、前記第１デジタルデータのストリーム
    に対応する画素のカラーは同じであることを特徴とする
    請求項１記載の液晶表示装置。
  16. 【請求項１６】 前記画素行のうちの前記第１デジタル
    ストリームに対応する画素の間の間隙は前記データ再配
    列部に入力されるデジタルデータの入力端子数に対応
    し、前記画素行のうちの第２デジタルデータのストリー
    ムに対応する画素の間の間隙は前記データドライバ回路
    の一つに出力部のアナログビデオ信号がデマルチプレク
    サを通して印加されるデータラインの数と前記入力端子
    数をかける値に対応することを特徴とする請求項１記載
    の液晶表示装置。
JP10140706A 1997-07-10 1998-05-22 液晶表示装置 Expired - Lifetime JP2963437B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970032096A KR100430091B1 (ko) 1997-07-10 1997-07-10 액정표시장치
KR1997-32096 1997-07-10

Publications (2)

Publication Number Publication Date
JPH1138946A JPH1138946A (ja) 1999-02-12
JP2963437B2 true JP2963437B2 (ja) 1999-10-18

Family

ID=19514085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10140706A Expired - Lifetime JP2963437B2 (ja) 1997-07-10 1998-05-22 液晶表示装置

Country Status (6)

Country Link
US (1) US6333729B1 (ja)
JP (1) JP2963437B2 (ja)
KR (1) KR100430091B1 (ja)
DE (1) DE19825276B4 (ja)
FR (1) FR2765997B1 (ja)
GB (1) GB2327137B (ja)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100430100B1 (ko) * 1999-03-06 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR100701892B1 (ko) 1999-05-21 2007-03-30 엘지.필립스 엘시디 주식회사 데이터라인 구동방법 및 그를 이용한 액정 표시장치
JP2001034237A (ja) * 1999-07-21 2001-02-09 Fujitsu Ltd 液晶表示装置
GB9925060D0 (en) * 1999-10-23 1999-12-22 Koninkl Philips Electronics Nv Active matrix electroluminescent display device
KR100734927B1 (ko) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 액정표시장치
KR100699694B1 (ko) * 2000-02-25 2007-03-26 엘지.필립스 엘시디 주식회사 액정표시장치
JP2001343946A (ja) * 2000-05-31 2001-12-14 Alps Electric Co Ltd 液晶表示装置およびその駆動方法
KR100367010B1 (ko) * 2000-06-08 2003-01-09 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP2002072972A (ja) * 2000-08-28 2002-03-12 Kawasaki Microelectronics Kk Ｌｃｄドライバ
AU2002239286A1 (en) * 2000-11-21 2002-06-03 Alien Technology Corporation Display device and methods of manufacture and control
US7199527B2 (en) 2000-11-21 2007-04-03 Alien Technology Corporation Display device and methods of manufacturing and control
KR100675320B1 (ko) * 2000-12-29 2007-01-26 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
KR100698241B1 (ko) * 2000-12-29 2007-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
JP4875248B2 (ja) * 2001-04-16 2012-02-15 ゲットナー・ファンデーション・エルエルシー 液晶表示装置
JP2002311912A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 表示装置
KR100743102B1 (ko) * 2001-05-15 2007-07-27 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널 및 그 구동방법
TW540020B (en) * 2001-06-06 2003-07-01 Semiconductor Energy Lab Image display device and driving method thereof
CN100410786C (zh) * 2001-10-03 2008-08-13 夏普株式会社 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路
KR100815897B1 (ko) 2001-10-13 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864917B1 (ko) * 2001-11-03 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100864918B1 (ko) * 2001-12-26 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
JP4154911B2 (ja) * 2002-03-29 2008-09-24 松下電器産業株式会社 液晶表示装置の駆動方法と液晶表示装置
KR100864922B1 (ko) * 2002-04-20 2008-10-22 엘지디스플레이 주식회사 액정표시장치
JP2004061624A (ja) 2002-07-25 2004-02-26 Sanyo Electric Co Ltd 表示装置
KR20040022692A (ko) * 2002-09-09 2004-03-16 주식회사 엘리아테크 유기 전계 발광 표시패널의 데이터 구동회로의 데이터신호 선택장치
JP3659247B2 (ja) * 2002-11-21 2005-06-15 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
KR100894643B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR100894644B1 (ko) * 2002-12-03 2009-04-24 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치 및 방법
US8487859B2 (en) * 2002-12-30 2013-07-16 Lg Display Co., Ltd. Data driving apparatus and method for liquid crystal display device
JP2004264476A (ja) * 2003-02-28 2004-09-24 Sharp Corp 表示装置およびその駆動方法
KR100515318B1 (ko) * 2003-07-30 2005-09-15 삼성에스디아이 주식회사 표시 장치와 그 구동 방법
KR100515300B1 (ko) * 2003-10-07 2005-09-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
KR100529075B1 (ko) * 2003-11-10 2005-11-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로를 이용한 역다중화 장치와, 이를이용한 디스플레이 장치
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100578914B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
JP4721396B2 (ja) * 2004-01-08 2011-07-13 ルネサスエレクトロニクス株式会社 液晶表示装置及びその駆動方法
JP4617700B2 (ja) * 2004-04-06 2011-01-26 ソニー株式会社 表示装置および表示装置のレイアウト方法
US20050231447A1 (en) * 2004-04-14 2005-10-20 Shuo-Hsiu Hu Pixel arrangement in a display system
KR20050102385A (ko) * 2004-04-22 2005-10-26 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치
KR101126343B1 (ko) * 2004-04-30 2012-03-23 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
KR100600350B1 (ko) * 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
KR100581799B1 (ko) * 2004-06-02 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시소자 및 역다중화부
US8199079B2 (en) 2004-08-25 2012-06-12 Samsung Mobile Display Co., Ltd. Demultiplexing circuit, light emitting display using the same, and driving method thereof
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
KR100637203B1 (ko) * 2005-01-07 2006-10-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 동작방법
TWI275056B (en) * 2005-04-18 2007-03-01 Wintek Corp Data multiplex circuit and its control method
TWI296111B (en) * 2005-05-16 2008-04-21 Au Optronics Corp Display panels, and electronic devices and driving methods using the same
EP1904995A4 (en) 2005-06-08 2011-01-05 Ignis Innovation Inc METHOD AND SYSTEM FOR CONTROLLING A LIGHT EMITTING DEVICE DISPLAY
US7250888B2 (en) * 2005-11-17 2007-07-31 Toppoly Optoelectronics Corp. Systems and methods for providing driving voltages to a display panel
TWI277036B (en) * 2005-12-08 2007-03-21 Au Optronics Corp Display device with point-to-point transmitting technology
EP2458579B1 (en) 2006-01-09 2017-09-20 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
KR100780946B1 (ko) * 2006-02-24 2007-12-03 삼성전자주식회사 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법
KR20070091851A (ko) * 2006-03-07 2007-09-12 엘지전자 주식회사 전계발광소자의 구동방법
KR101220206B1 (ko) * 2006-06-09 2013-01-09 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 이의 구동방법
US20080055327A1 (en) * 2006-09-06 2008-03-06 Barinder Singh Rai Highly Efficient Display FIFO
JP5182781B2 (ja) * 2006-10-26 2013-04-17 ルネサスエレクトロニクス株式会社 表示装置及びデータドライバ
CN101271658B (zh) * 2007-03-23 2011-01-05 旭曜科技股份有限公司 显示面板的驱动方法
KR101430149B1 (ko) * 2007-05-11 2014-08-18 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
TW200931380A (en) * 2008-01-14 2009-07-16 Ili Technology Corp Data accessing system and data accessing method
CA2660598A1 (en) 2008-04-18 2009-06-22 Ignis Innovation Inc. System and driving method for light emitting device display
CA2637343A1 (en) * 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
KR100962921B1 (ko) * 2008-11-07 2010-06-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
CN101989399B (zh) * 2009-08-06 2012-07-18 深圳华映显示科技有限公司 显示面板及其驱动方法和显示装置
US8497828B2 (en) 2009-11-12 2013-07-30 Ignis Innovation Inc. Sharing switch TFTS in pixel circuits
JP5489114B2 (ja) * 2009-11-12 2014-05-14 株式会社ジャパンディスプレイ 撮像機能付き表示装置、駆動方法および電子機器
JP2011112728A (ja) * 2009-11-24 2011-06-09 Hitachi Displays Ltd 表示装置
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
EP2945147B1 (en) 2011-05-28 2018-08-01 Ignis Innovation Inc. Method for fast compensation programming of pixels in a display
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
TWI473061B (zh) 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US20140184672A1 (en) * 2012-12-28 2014-07-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel and liquid display device with the same
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
KR102261352B1 (ko) * 2014-12-31 2021-06-04 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치
US10147360B2 (en) * 2015-03-31 2018-12-04 Universal Display Corporation Rugged display device architecture
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CN104934004B (zh) * 2015-07-01 2019-01-29 京东方科技集团股份有限公司 液晶显示面板及其驱动方法
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CN105161069A (zh) * 2015-10-27 2015-12-16 京东方科技集团股份有限公司 一种显示面板的显示控制方法、显示控制电路及显示装置
CN105590600A (zh) * 2015-12-15 2016-05-18 武汉华星光电技术有限公司 显示器和其驱动方法
CN106847151B (zh) 2017-01-06 2019-11-19 昆山工研院新型平板显示技术中心有限公司 一种集成电路及手机和显示器
TWI669816B (zh) * 2018-04-18 2019-08-21 友達光電股份有限公司 拼接用顯示面板及其製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919486A (ja) * 1982-07-22 1984-01-31 Sony Corp 画像表示装置
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
NL8601063A (nl) * 1986-04-25 1987-11-16 Philips Nv Weergeefinrichting voor kleurweergave.
US4855724A (en) * 1987-03-23 1989-08-08 Tektronix, Inc. Color filter grouping for addressing matrixed display devices
US4872002A (en) * 1988-02-01 1989-10-03 General Electric Company Integrated matrix display circuitry
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
DE68923683T2 (de) * 1988-11-05 1996-02-15 Sharp Kk Steuereinrichtung und -verfahren für eine Flüssigkristallanzeigetafel.
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JPH0452684A (ja) 1990-06-20 1992-02-20 Nec Kansai Ltd 液晶表示パネルの駆動方法
CA2075441A1 (en) * 1991-12-10 1993-06-11 David D. Lee Am tft lcd universal controller
JPH05210359A (ja) 1992-01-31 1993-08-20 Sharp Corp 表示装置の駆動回路
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JPH07181927A (ja) * 1993-12-24 1995-07-21 Sharp Corp 画像表示装置
JPH08137443A (ja) * 1994-11-09 1996-05-31 Sharp Corp 画像表示装置
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
JP3677100B2 (ja) * 1994-10-26 2005-07-27 株式会社東芝 フラットパネル表示装置およびその駆動方法
US5771031A (en) * 1994-10-26 1998-06-23 Kabushiki Kaisha Toshiba Flat-panel display device and driving method of the same
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JP3403027B2 (ja) 1996-10-18 2003-05-06 キヤノン株式会社 映像水平回路

Also Published As

Publication number Publication date
GB2327137B (en) 2000-02-09
DE19825276A1 (de) 1999-01-21
KR100430091B1 (ko) 2004-07-15
KR19990009631A (ko) 1999-02-05
US6333729B1 (en) 2001-12-25
FR2765997A1 (fr) 1999-01-15
DE19825276B4 (de) 2011-09-15
GB2327137A (en) 1999-01-13
FR2765997B1 (fr) 2003-09-19
GB9811509D0 (en) 1998-07-29
JPH1138946A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
JP2963437B2 (ja) 液晶表示装置
JP4420174B2 (ja) 液晶表示装置のデータ駆動装置及び方法
EP0929064B1 (en) Data line driver for a matrix display
US8154498B2 (en) Display device
JP3262908B2 (ja) Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法
KR100905330B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR100894643B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
JP2002311913A (ja) 液晶表示装置及び制御回路
TW494374B (en) Driving circuit of integrating-type liquid crystal display apparatus
JPH0950265A (ja) カラー表示装置の駆動回路
JP2004272103A (ja) 表示ドライバ及び電気光学装置
KR100430092B1 (ko) 싱글뱅크형액정표시장치
KR100894077B1 (ko) 액정표시장치의 데이터 구동 장치
JP2001051656A (ja) データ・ドライバ及びそれを備えた液晶表示装置
JP2001034233A (ja) 液晶駆動装置
JP2001027887A (ja) 平面表示装置の駆動方法
KR100969628B1 (ko) 액정표시장치의 구동장치
JPH06118905A (ja) 液晶表示装置の駆動回路
JP2633192B2 (ja) 液晶ディスプレイ駆動装置
KR20030095424A (ko) 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법
KR20090062940A (ko) 액정표시장치
JPH06124070A (ja) 液晶駆動装置
JPH11305263A (ja) 液晶表示装置およびそれに用いられる液晶パネル

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990629

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120806

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term