KR100969628B1

KR100969628B1 - 액정표시장치의 구동장치

Info

Publication number: KR100969628B1
Application number: KR1020030071083A
Authority: KR
Inventors: 조순동; 김재성
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-10-13
Filing date: 2003-10-13
Publication date: 2010-07-14
Also published as: KR20050035420A

Abstract

본 발명은 스캔신호를 비순차적으로 공급할 수 있도록 한 액정표시장치의 구동장치에 관한 것이다.

본 발명의 액정표시장치의 구동장치는 데이터라인들로 데이터신호를 공급하기 위한 데이터 집적회로와, 상기 데이터신호에 동기되도록 스캔신호를 i(i는 1, 5, 9, 13, ...), i+2, i+1 및 i+3번째 게이트라인의 순으로 공급하는 게이트 집적회로를 구비하며, 상기 게이트 집적회로는 게이트 스타트 펄스 및 게이트 쉬프트 펄스를 공급받아 자신의 채널수에 대응하는 쉬프트 펄스를 발생하기 위해 상기 채널수에 대응되는 쉬프트 레지스터들을 포함한 쉬프트 레지스터 블록을 가지며, 상기 쉬프트 레지스터들은 상기 쉬프트 펄스가 i번째 쉬프트 레지스터, i+2번째 쉬프트 레지스터, i+1번째 쉬프트 레지스터 및 i+3번째 쉬프트 레지스터의 순으로 발생될 수 있도록 접속된다.

Description

액정표시장치의 구동장치{Apparatus of Driving Liquid Crystal Display}

도 1은 종래의 액정표시장치의 구동장치를 나타내는 도면.

도 2는 도 1에 도시된 게이트 드라이버에 포함된 게이트 집적회로를 개략적으로 나타내는 블록도.

도 3은 도 2에 도시된 게이트 집적회로의 동작과정을 나타내는 파형도.

도 4는 종래의 특정구동방식에서 이용되는 스캔신호를 나타내는 파형도.

도 5는 본 발명의 실시예에 의한 게이트 집적회로를 나타내는 도면.

도 6은 도 5에 도시된 게이트 집적회로의 동작과정을 나타내는 파형도.

도 7은 본 발명의 다른 실시예에 의한 게이트 집적회로를 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

2 : 액정패널 4 : 데이터 드라이버

6 : 게이트 드라이버 8 : 감마전압 공급부

10 : 타이밍 콘트롤러 12 : 게이트 집적회로

14,36,48 : 쉬프트 레지스터 블록 16,17 : 쉬프트 레지스터

18,32,42 : 레벨쉬프터 블록 20,30,40 : 출력버퍼 블록

34,46 : 게이트 블록 38,50 : 인버터

44 : 멀티플렉서 블록

본 발명은 액정표시장치의 구동장치에 관한 것으로 특히, 스캔신호를 비순차적으로 공급할 수 있도록 한 액정표시장치의 구동장치에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정표시장치는 셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입으로 구현되어 컴퓨터용 모니터, 사무기기, 셀룰라폰 등의 표시장치에 적용되고 있다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

도 1은 종래의 액정표시장치의 구동장치를 개략적으로 나타낸 것이다.

도 1을 참조하면, 종래의 액정표시장치의 구동장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 TFT가 형성된 액정패널(2)과, 액정패널(2)의 데이터라인들(D1 내지 Dm)에 데이터신호를 공급하기 위한 데이터 드라이버(4)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위 한 게이트 드라이버(6)와, 데이터 드라이버(4)에 감마전압을 공급하기 위한 감마전압 공급부(8)와, 게이트 드라이버(6)와 데이터 드라이버(4)를 제어하기 위한 타이밍 콘트롤러(10)를 구비한다.

액정패널(2)은 데이터라인들(D1 내지 Dm) 및 게이트라인들(G1 내지 Gn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비한다. 액정셀(Clc)에 각각 형성된 TFT는 게이트라인(G)으로부터 공급되는 스캔신호에 응답하여 데이터라인들(D1 내지 Dm)로부터 공급되는 데이터신호를 액정셀(Clc)로 공급한다. 또한, 액정셀(Clc) 각각에는 스토리지 캐패시터(Cst)가 형성된다. 스토리지 캐패시터(Cst)는 액정셀(Clc)의 화소전극과 전단 게이트라인 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극라인 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.

감마전압 공급부(8)는 아날로그 형태의 데이터신호가 생성될 수 있도록 다수의 감마전압을 데이터 드라이버(4)로 공급한다.

타이밍 콘트롤러(10)는 도시되지 않은 시스템으로부터 공급되는 동기신호들(또는 복합동기신호)을 이용하여 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성한다. 여기서, 게이트 제어신호(GCS)에는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC) 및 게이트 출력 신호(Gate Output Enable : GOE) 등이 포함된다. 그리고, 데이터 제어신호(DCS)에는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC) 및 극성신호(Polarity : POL)등이 포함된다. 아울러, 타이밍 콘트롤러(10)는 자신에게 입력되는 데이터(R,G,B)를 재정렬하여 데이터 드라이버(4)로 공급한다.

데이터 드라이버(4)는 타이밍 콘트롤러(10)로부터 공급되는 데이터 제어신호(DCS)에 응답하여 수평기간마다 1라인분씩의 화소 신호를 데이터라인들(D1 내지 Dm)로 공급한다. 특히, 데이터 드라이버(4)는 타이밍 콘트롤러(10)로부터 입력되는 디지털 데이터(R,G,B)를 감마전압 공급부(8)로부터의 감마전압을 이용하여 아날로그 화소신호로 변환하여 공급한다.

구체적으로, 데이터 드라이버(4)는 소스 스타트 펄스(GSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 데이터 드라이버(4)는 샘플링 신호에 응답하여 데이터(R,G,B)를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(4)는 래치된 1라인분의 데이터(R,G,B)를 아날로그 신호인 데이터신호로 변환하여 소스 출력 신호(SOE)의 인에이블 기간에 데이터 라인들(D1 내지 Dm)에 공급한다. 여기서, 데이터 드라이버(4)는 극성신호(POL)에 응답하여 정극성 또는 부극성으로 데이터신호를 변환한다.

게이트 드라이버(6)는 타이밍 콘트롤러(10)로부터의 게이트 제어신호(GCS)에 응답하여 게이트라인들(G1 내지 Gn)에 순차적으로 스캔신호(게이트 하이전압)를 공급한다. 이에 따라, 게이트 라인(G1 내지 Gn)에 접속된 박막 트랜지스터(TFT)가 순차적으로 구동된다.

이를 위해, 게이트 드라이버(6)는 도 2와 같이 구성된 다수의 게이트 집적회로(12)를 구비한다.(도 2는 게이트 집적회로를 개략적으로 표시한 도면이다) 도 2 를 참조하면, 게이트 집적회로(12)는 쉬프트 레지스터 블록(14), 레벨 쉬프터(18) 및 출력버퍼(20)를 구비한다.

쉬프트 레지스터 블록(14)은 i(i는 자연수)개의 쉬프트 레지스터(16,17)들로 구성된다. 이와 같은 쉬프트 레지스터 블록(14)은 순차적으로 쉬프트 펄스를 발생한다. 레벨 쉬프터(18)는 자신에게 공급된 쉬프트 펄스를 이용하여 스캔신호를 생성한다. 출력버퍼(20)는 레벨 쉬프터(18)로부터 공급된 스캔신호를 해당 게이트라인(G)으로 공급한다.

이와 같은 게이트 집적회로(12)의 동작과정을 도 3을 참조하여 상세히 설명하기로 한다. 먼저, 쉬프트 레지스터 블록(14)은 타이밍 콘트롤러(10)로부터 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)을 공급받는다. 여기서, 게이트 쉬프트 클럭(GSC)은 1수평주기(1H)의 주기를 갖는다. 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)을 공급받은 쉬프트 레지스터 블록(14)은 게이트 쉬프트 클럭(GSC)의 1주기마다 게이트 스타트 펄스(GSP)를 첫번째 쉬프트 레지스터(16)로부터 i번째 쉬프트 레지스터(17)로 이동시키게 된다. 여기서, 게이트 스타트 펄스(GSP)가 인접된 쉬프트 레지스터로 이동될 때마다(즉, 1수평주기(1H)마다) 해당 쉬프트 레지스터로부터 쉬프트 펄스가 발생되어 레벨 쉬프터(18)로 공급된다.

레벨 쉬프터(18)는 타이밍 콘트롤러(10)로부터 게이트 출력 신호(GOE)를 공급받는다. 실제, 게이트 출력 신호(GOE)는 도시되지 않은 인버터를 경유하여 레벨 쉬프터(18)로 공급된다. 1수평주기(1H)마다 쉬프트 펄스를 공급받는 레벨 쉬프터(18)는 게이트 출력 신호(GOE)의 로우구간(인버터를 경유하면 하이구간)에 쉬프터 펄스에 대응하는 스캔신호를 생성하여 출력버퍼(20)로 공급한다. 출력버퍼(20)는 자신에게 공급되는 스캔신호를 순차적으로 게이트라인들(G)로 공급함으로써 게이트라인들(G)이 순차적으로 구동되게 한다.

한편, 종래에는 액정패널에서 표시되는 영상의 품질을 향상시키기 위하여 다양한 구동방법에 제안되었다. 이중, 특정 구동방식에서는 도 4와 같이 스캔신호가 비순차적으로 공급되게 된다. 예를 들어, 특정 구동방식에서는 스캔신호를 도 4와 같이 선택적으로 공급함과 아울러 데이터 드라이버(4)를 2도트 인버젼 구동방식으로 구동할 수 있다. 이와 같이 스캔신호가 도 4와 같이 공급됨과 아울러 데이터 드라이버(4)를 2도트 인버젼 방식으로 구동하면 게이트라인간의 휘도차가 최소화되어 화질이 향상되게 된다. 하지만, 종래에는 도 4와 같이 스캔신호를 선택적으로 공급할 수 있는 게이트 집적회로가 제안되지 못해 실제로 특정 구동방식을 액정표시장치에 적용하기 곤란했다. 따라서, 도 4와 같이 스캔신호를 선택적으로 공급할 수 있는 게이트 집적회로가 요구되고 있다.

따라서, 본 발명의 목적은 스캔신호를 비순차적으로 공급할 수 있도록 한 액정표시장치의 구동장치를 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 액정표시장치의 구동장치는 데이터라인들로 데이터신호를 공급하기 위한 데이터 집적회로와, 상기 데이터신호에 동기되도록 스캔신호를 i(i는 1, 5, 9, 13, ...), i+2, i+1 및 i+3번째 게이트라인의 순으로 공급하는 게이트 집적회로를 구비하며, 상기 게이트 집적회로는 게이트 스타트 펄스 및 게이트 쉬프트 펄스를 공급받아 자신의 채널수에 대응하는 쉬프트 펄스를 발생하기 위해 상기 채널수에 대응되는 쉬프트 레지스터들을 포함한 쉬프트 레지스터 블록을 가지며, 상기 쉬프트 레지스터들은 상기 쉬프트 펄스가 i번째 쉬프트 레지스터, i+2번째 쉬프트 레지스터, i+1번째 쉬프트 레지스터 및 i+3번째 쉬프트 레지스터의 순으로 발생될 수 있도록 접속된다.

상기 게이트 집적회로는 상기 쉬프트 펄스를 게이트 출력 신호에 대응하여 출력하는 게이트 블록과, 상기 게이트 블록으로부터 출력되는 상기 쉬프트 펄스를 레벨변환하여 상기 스캔신호를 생성하기 위한 레벨 쉬프터 블록과, 상기 레벨 쉬프터 블록의 출력을 상기 게이트라인들로 공급하기 위한 출력버퍼 블록을 더 구비한다.

삭제

본 발명의 액정표시장치의 구동장치는 데이터라인들로 데이터신호를 공급하기 위한 데이터 집적회로와, 상기 데이터신호에 동기되도록 스캔신호를 게이트라인들로 공급하되, 외부로부터 공급되는 제어신호의 제어에 의하여 상기 스캔신호를 상기 게이트라인들로 순차적으로 공급하거나, 상기 스캔신호를 i(i는 1, 5, 9, 13, ...), i+2, i+1 및 i+3번째 게이트라인의 순으로 공급하는 게이트 집적회로를 구비하며, 상기 게이트 집적회로는 게이트 스타트 펄스 및 게이트 쉬프트 펄스를 공급받아 자신의 채널수에 대응하는 쉬프트 펄스를 순차적으로 출력하는 쉬프트 레지스터 블록과, 상기 쉬프트 펄스를 게이트 출력 신호에 대응하여 출력하는 게이트 블록과, 상기 게이트 블록에서 출력되는 쉬프트 펄스 중 i+1, i+2번째 채널에 대응하는 쉬프트펄스를 공급받고, 상기 공급받은 쉬프트펄스의 출력을 상기 제어신호에 대응하여 설정하는 멀티플렉서 블록을 포함한다.

상기 게이트 집적회로는 게이트 블록 및 멀티플렉서 블록으로부터 출력되는 쉬프트 펄스를 레벨변환하여 스캔신호를 생성하기 위한 레벨 쉬프터 블록과; 레벨 쉬프터 블록의 출력을 게이트라인들로 공급하기 위한 출력버퍼 블록을 더 구비한다.

상기 제어신호 중 제 1제어신호가 입력될 때 멀티플렉서 블록은 게이트라인들로 스캔신호가 순차적으로 공급될 수 있도록 i+1번째 채널의 쉬프트펄스를 i+1번째 채널에 대응하는 레벨 쉬프터로 공급하고, i+2번째 채널의 쉬프트펄스를 i+2번째 채널에 대응하는 레벨 쉬프터로 공급한다.

상기 제어신호 중 제 2제어신호가 입력될 때 멀티플렉서 블록은 스캔신호가 i, i+2, i+1 및 i+3번째 게이트라인의 순으로 공급될 수 있도록 i+1번째 채널의 쉬프트펄스를 i+2번째 채널에 대응하는 레벨 쉬프터로 공급하고, i+2번째 채널의 쉬프트펄스를 i+1번째 채널에 대응하는 레벨 쉬프터로 공급한다.

상기 멀티플렉서 블록은 i+1번째 채널에 대응하는 쉬프트펄스 및 i+1번째 채널에 대응하는 쉬프트펄스를 제어신호에 대응하여 선택적으로 출력할 수 있도록 채널수의 절반에 해당하는 멀티플렉서를 구비한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예 에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하 도 5 내지 도 7를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5는 본 발명의 실시예에 의한 게이트 집적회로를 나타내는 도면이다.

도 5를 참조하면, 본 발명의 실시예에 의한 게이트 집적회로는 게이트라인들(G)로 스캔신호를 선택적으로 공급한다. 즉, 본 발명의 게이트 집적회로는 i(i는 1, 5, 9, 13, ...)번째 게이트라인(Gi), i+2번째 게이트라인(Gi+2), i+1번째 게이트라인(Gi+1) 및 i+3번째 게이트라인(Gi+3)의 순서로 스캔신호를 공급한다.

이를 위해, 본 발명의 게이트 집적회로는 쉬프트 레지스터 블록(36), 게이트 블록(34), 레벨 쉬프터 블록(32) 및 출력버퍼 블록(30)을 구비한다.

쉬프트 레지스터 블록(36)은 k(k는 채널수)개의 쉬프트 레지스터들(36a 내지 36h)을 구비한다. 여기서, 쉬프트 레지스터 블록(36)에 포함되는 쉬프트 레지스터들(36a 내지 36h)의 수는 게이트 집적회로의 채널수와 동일하게 설정된다. 본 발명에서는 설명의 편의성을 위하여 8개의 게이트라인들(G1 내지 G8)을 구동하기 위한 8개의 쉬프트 레지스터들(36a 내지 36b) 만을 도시하였다.

쉬프트 레지스터들(36a 내지 36h)(플립플롭) 각각은 클럭신호로 게이트 쉬프트 클럭(GSC)을 공급받음과 아울러 외부로부터 게이트 스타트 펄스(GSP) 또는 쉬프트 펄스를 공급받는다. 게이트 스타트 펄스(GSP) 또는 쉬프트 펄스를 공급받은 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)이 입력될 때 쉬프트 펄스를 출력한다. 한편, 본 발명에서 쉬프트 레지스터(36a 내지 36h)에서 쉬프트 펄스가 출력되는 순서는 스캔신호가 게이트라인들(G)로 선택적으로 공급될 수 있도록 설정된다.

이를 상세히 설명하면, i번째 쉬프트 레지스터(36a,36e)에서 출력되는 쉬프트펄스는 i+3번째 쉬프트 레지스터(36c,36g)로 입력된다. i+3번째 쉬프트 레지스터(36c,36g)에서 출력되는 쉬프트 펄스는 i+1번째 쉬프트 레지스터(36b,36f)로 입력된다. 그리고, i+1번째 쉬프트 레지스터(36b,36f)에서 출력되는 쉬프트 펄스는 i+3번째 쉬프트 레지스터(36d,36h)로 입력된다. 즉, 본 발명에서는 i, i+2, i+1 및 i+3의 순서로 쉬프트 펄스가 입력된다.(여기서, 쉬프트 펄스가 게이트 블록(34)으로 입력되는 순서도 i, i+2, i+1, i+3으로 설정된다)

게이트 블록(34)은 쉬프트 레지스터들(36a 내지 36h)과 동일한 수의 앤드 게이트들(34a 내지 34h)을 구비한다. 여기서, 앤드 게이트들(34a 내지 34h) 각각은 동일 채널에 위치되는 쉬프트 레지스터(36a 내지 36h)로부터 쉬프트펄스를 입력받는다. 다시 말하여, j(j는 자연수)번째 쉬프트 레지스터(36j)에서 출력되는 쉬프트 펄스는 j번째 앤드 게이트(34j)로 입력된다. 이와 같은 앤드 게이트들(34a 내지 34h)은 자신에게 입력된 쉬프트 펄스를 게이트 출력 신호(GOE)의 제어에 의하여 레벨 쉬프터 블록(32)으로 공급한다.

레벨 쉬프터 블록(32)은 앤드 게이트들(34a 내지 34h)과 동일한 수의 레벨 쉬프트들(32a 내지 32h)을 구비한다. 여기서, 레벨 쉬프터들(32a 내지 32h) 각각은 동일 채널에 위치되는 앤드 게이트들(34a 내지 34h)로부터 쉬프트 펄스를 입력받는다. 다시 말하여, j번째 앤드 게이트(34j)에서 출력되는 쉬프트 펄스는 j번째 레벨 쉬프터(32a 내지 32h)들로 입력된다. 레벨 쉬프터들(32a 내지 32h)은 쉬프트 펄스의 전압레벨을 변경하여 스캔신호를 생성하고, 생성된 스캔신호를 출력버퍼 블록(30)으로 공급한다.

출력버퍼 블록(30)은 레벨 쉬프터(32a 내지 32h)들과 동일한 수의 버퍼들(30a 내지 30h)을 구비한다. 여기서, 버퍼들(30a 내지 30h) 각각은 동일 채널에 위치되는 레벨 쉬프터들(32a 내지 32h)로부터 스캔신호를 입력받는다. 다시 말하여, j번째 레벨 쉬프터(32j)에서 출력되는 스캔신호는 j번째 버퍼(30j)로 입력된다. 이와 같은 버퍼들(30a 내지 30h)은 자신에게 공급되는 스캔신호를 자신이 접속된 게이트라인(G)으로 공급한다.

이와 같은 게이트 집적회로의 동작과정을 도 6을 참조하여 상세히 설명하면, 먼저 쉬프트 레지스터 블록(36)은 도시되지 않은 타이밍 콘트롤러로부터 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)을 공급받는다. 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)을 공급받은 쉬프트 레지스터 블록(36)은 게이트 쉬프트 클럭(GSC)의 1주기(1H)마다 게이트 스타트 펄스(GSP)를 i번째 쉬프트 레지스터(36i), i+2번째 쉬프트 레지스터(36i+2), i+1번째 쉬프트 레지스터(36i+1) 및 i+3번째 쉬프트 레지스터(36i+3)의 순서로 이동시키게 된다. 여기서, 게이트 스타트 펄스(GSP)가 이동될 때마다(즉, 1수평주기(1H)마다) 해당 쉬프트 레지스터로부터 쉬프트 펄스가 발생되어 게이트 블록(34)으로 공급된다.

게이트 블록(34)은 타이밍 콘트롤러로부터 게이트 출력 신호(GOE)를 공급받는다. 실제, 게이트 출력 신호(GOE)는 인버터(38)를 경유하여 게이트 블록(34)으 로 공급된다. 1수평주기(1H)마다 쉬프트 펄스를 공급받는 게이트 블록(34)은 게이트 출력신호(GOE)의 로우구간(또는 하이구간) 동안 자신에게 입력된 쉬프트 펄스를 레벨 쉬프터 블록(32)으로 공급한다. 여기서, 쉬프트 펄스는 입력되는 순서대로 레벨 쉬프터 블록(32)으로 공급된다. 다시 말하여, i번째 앤드 게이트(34i), i+2번째 앤드 게이트(34i+2), i+1번째 앤드 게이트(34i+1) 및 i+3번째 앤드 게이트(34i+3)의 순서로 쉬프트 펄스가 출력된다.

레벨 쉬프터 블록(32)은 자신에게 입력된 쉬프트 펄스를 이용하여 스캔신호를 생성하고, 생성된 스캔신호를 출력버퍼 블록(30)으로 공급한다. 여기서, 스캔신호의 출력순서는 쉬프트 펄스의 입력순서와 동일하다. 다시 말하여, i번째 레벨 쉬프터(32i), i+2번째 레벨 쉬프터(32i+2), i+1번째 레벨 쉬프터(32i+1) 및 i+3번째 레벨 쉬프터(32i+3)의 순서로 스캔신호가 출력된다.

출력버퍼 블록(30)은 자신에게 공급되는 스캔신호를 중계하여 게이트라인들(G)로 공급한다. 따라서, i번째 게이트라인(Gi), i+2번째 게이트라인(Gi+2), i+1번째 게이트라인(Gi+1) 및 i+3번째 게이트라인(Gi+3)의 순서로 스캔신호가 공급되게 된다. 즉, 본 발명에서는 쉬프트 레지스터들(36a 내지 36h)에서 쉬프트 펄스가 발생되는 순서를 선택적으로 설정하여 도 6과 같이 스캔신호가 게이트라인들(G)로 선택적으로 공급되도록 제어한다.

도 7은 본 발명의 다른 실시예에 의한 게이트 집적회로를 나타내는 도면이다.

도 7을 참조하면, 본 발명의 다른 실시예에 의한 게이트 집적회로는 게이트 라인들(G)로 스캔신호를 선택적 또는 순차적으로 공급한다. 즉, 본 발명의 다른 실시예에 의한 게이트 집적회로는 i(i는 1, 5, 9, 13, ...)번째 게이트라인(Gi), i+2번째 게이트라인(Gi+2), i+1번째 게이트라인(Gi+1) 및 i+3번째 게이트라인(Gi+3)의 순서로 스캔신호를 공급할 수 있다. 또한, 본 발명의 다른 실시예에 의한 게이트 집적회로는 i번째 게이트라인(Gi), i+1번째 게이트라인(Gi+1), i+2번째 게이트라인(Gi+2) 및 i+3번째 게이트라인(Gi+3)의 순서로(순차적으로) 스캔신호를 공급할 수 있다.

이를 위해, 본 발명의 게이트 집적회로는 쉬프트 레지스터 블록(48), 게이트 블록(46), 멀티플렉서 블록(44), 레벨 쉬프터 블록(42) 및 출력버퍼 블록(40)을 구비한다.

쉬프트 레지스터 블록(48)은 게이트 집적회로의 채널수와 동일한 쉬프트 레지스터들(48a 내지 48h)을 구비한다. 다시 말하여, 게이트 집적회로가 480개의 게이트라인들(G)을 구동한다면(즉, 채널수가 480) 쉬프트 레지스터 블록(48)에는 480개의 쉬프트 레지스터들이 포함된다. 본 발명에서는 설명의 편의성을 위하여 8개의 게이트라인들(G1 내지 G8)을 구동하기 위한 8개의 쉬프트 레지스터들(48a 내지 48b) 만을 도시하였다.

쉬프트 레지스터들(48a 내지 48b)(플립플롭) 각각은 클럭신호로 게이트 쉬프트 클럭(GSC)을 공급받음과 아울러 외부로부터 게이트 스타트 펄스(GSP) 또는 쉬프트 펄스를 공급받는다. 게이트 스타트 펄스(GSP) 또는 쉬프트 펄스를 공급받은 쉬프트 레지스터들(48a 내지 48h)은 게이트 쉬프트 클럭(GSC)이 입력될 때 쉬프트 펄 스를 발생하여 출력한다. 여기서, 쉬프트 레지스터들(48a 내지 48h)은 순차적으로 쉬프트 펄스를 발생한다.

게이트 블록(46)은 쉬프트 레지스터들(48a 내지 48h)과 동일한 수의 앤드 게이트들(46a 내지 46h)을 구비한다. 앤드 게이트들(46a 내지 46h)은 게이트 출력 신호(GOE)의 제어에 의하여 쉬프트 펄스를 멀티플렉서 블록(44) 및 레벨 쉬프트 블록(42)으로 공급한다.

여기서, i번째 채널에 대응하는 i번째 앤드게이트(44i)의 출력 및 i+3번째 채널에 대응하는 i+3번째 앤드게이트(44i+3)의 출력은 레벨 쉬프트 블록(42)으로 공급된다. 그리고, i+1번째 체널에 대응하는 i+1번째 앤드게이트(44i+1)의 출력 및 i+2번째 앤드게이트(44i+2)의 출력은 멀티플렉서 블록(44)으로 공급된다.

멀티플렉서 블록(44)은 쉬프트 레지스터들(48a 내지 48h)보다 적은 멀티플렉서(44a 내지 44d)들을 구비한다. 다시 말하여, 멀티플렉서 블록(44)은 쉬프트 레지스터들(48a 내지 48h)보다 1/2 적은 수의 멀티플렉서들(44a 내지 44d)을 구비한다. 이와 같은 멀티플렉서들(44a 내지 44d)은 i+1번째 앤드게이트(44i+1) 및 i+2번째 앤드게이트(44i+2)들로부터 쉬프트 펄스를 공급받고, 공급받은 쉬프트 펄스 중 어느 하나를 제어신호(C/S)의 제어에 의하여 출력한다.

먼저 제 1제어신호가 멀티플렉서 블록(44)으로 입력되는 경우의 동작과정을 상세히 설명하면, 제 1제어신호가 입력되면 i+1번째 채널에 대응하는 i+1번째 멀티플렉서(44i+1)는 i+1번째 앤드게이트(44i+1)의 출력을 레벨 쉬프터 블록(42)으로 공급한다. 마찬가지로, 제 1제어신호가 입력되면 i+2번째 채널에 대응하는 i+2번 째 멀티플렉서(44i+2)는 i+2번째 앤드게이트(44i+2)의 출력을 레벨 쉬프터 블록(42)으로 공급한다.

그리고, 제 2제어신호가 멀티플렉서 블록(44)으로 입력되면 i+1번째 채널에 대응하는 i+1번째 멀티플렉서(44i+1)는 i+2번째 앤드게이트(44i+2)의 출력을 레벨 쉬프터 블록(42)으로 공급한다. 마찬가지로, 제 2제어신호가 입력되면 i+2번째 채널에 대응하는 i+2번째 멀티플렉서(44i+2)는 i+1번째 앤드게이트(44i+1)의 출력을 레벨 쉬프터 블록(42)으로 공급한다.

레벨 쉬프터 블록(42)은 앤드 게이트들(46a 내지 46h)과 동일한 수의 레벨 쉬프터들(42a 내지 42h)을 구비한다. 레벨 쉬프터들(42a 내지 42h)은 자신들에게 입력되는 쉬프터 펄스의 전압레벨을 변경하여 스캔신호를 생성하고, 생성된 스캔신호를 출력버퍼 블록(40)으로 공급한다.

출력버퍼 블록(40)은 레벨 쉬프터들(42a 내지 42h)과 동일한 수의 버퍼들(40a 내지 40h)들 구비한다. 버퍼들(40a 내지 40h)들은 자신에게 입력되는 스캔신호를 자신이 접속된 게이트라인(G)으로 공급한다.

이와 같은 게이트 집적회로의 동작과정을 상세히 설명하면, 먼저 쉬프트 레지스 블록(48)들은 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)을 공급받는다. 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)을 공급받은 쉬프트 레지스터 블록(48)은 게이트 쉬프트 클럭(GSC)의 1주기(1H)마다 게이트 스타트 펄스(GSP)를 쉬프트 시켜 쉬프트 펄스를 생성한다. 여기서, 쉬프트 펄스는 채널에 대응하여 순차적으로, 즉 i, i+1, i+2, i+3번째 쉬프트레지스터의 순서로 생성된 다.

게이트 블록(46)은 타이밍 콘트롤러로부터 게이트 출력 신호(GOE)를 공급받는다. 실제, 게이트 출력 신호(GOE)는 인버터(50)를 경유하여 게이트 블록(46)으로 공급된다. 1수평주기(1H)마다 쉬프트 펄스를 공급받는 게이트 블록(46)은 게이트 출력신호(GOE)의 로우구간(또는 하이구간) 동안 자신에게 입력된 쉬프트 펄스를 레벨 쉬프터 블록(42) 및 멀티플렉서 블록(44)으로 공급한다. 여기서, i+1번째 체널에 대응하는 i+1번째 앤드게이트(44i+1)의 출력 및 i+2번째 앤드게이트(44i+2)의 출력만이 멀티플렉서 블록(44)으로 공급된다.

멀티플렉서 블록(44)은 외부로부터 제 1제어신호가 입력될 때 자신에게 입력되는 쉬프트펄스를 순차적으로 출력한다. 다시 말하여, 제 1제어신호가 입력되는 경우 i+1번째 앤드게이트(44i+1)의 출력은 i+1번째 레벨 쉬프터(42i+1)로 공급되고, i+2번째 앤드게이트(44i+2)의 출력은 i+2번째 레벨 쉬프터(44i+2)로 공급된다. 또한, 멀티플렉서 블록(44)은 외부로부터 제 2제어신호가 입력될 때 자신에게 입력되는 쉬프트 펄스를 선택적으로 출력한다. 다시 말하여, 제 2제어신호가 입력되는 경우 i+1번째 앤드게이트(44i+1)의 출력은 i+2번째 레벨 쉬프터(42i+2)로 공급되고, i+2번째 앤드게이트(44i+2)의 출력은 i+1번째 레벨 쉬프터(44i+1)로 공급된다.

레벨 쉬프터 블록(42)은 자신에게 공급되는 쉬프트 펄스를 스캔신호로 레벨변환하여 출력버퍼 블록(40)으로 공급한다. 그리고, 출력버퍼 블록(40)은 자신에게 공급되는 스캔신호를 자신이 접속된 게이트라인(G)으로 공급하게 된다. 여기 서, 출력버퍼 블록(40)에서 출력되는 스캔신호의 출력순서는 멀티플렉서 블록(44)에서 출력되는 쉬프터펄스에 대응되어 결정된다.

다시 말하여, 제 1제어신호가 멀티플렉서 블록(44)으로 입력되는 경우 출력버퍼 블록(40)은 순차적으로 스캔신호를 게이트라인들(G)로 공급한다.(즉, i,i+1,i+2,i+3의 순서) 그리고, 제 2제어신호가 멀티플렉서 블록(44)으로 입력되는 경우 출력버퍼 블록(40)은 선택적으로 스캔신호를 게이트라인들(G)로 공급한다.(즉, i,i+2,i+1,i+3)

상술한 바와 같이, 본 발명에 따른 액정표시장치의 구동장치에 의하면 스캔신호를 선택적 또는 순차적으로 공급할 수 있다. 따라서, 본 발명의 구동장치를 이용하면 다양한 구동방식으로 액정패널을 구동할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

데이터라인들로 데이터신호를 공급하기 위한 데이터 집적회로와,

상기 데이터신호에 동기되도록 스캔신호를 i(i는 1, 5, 9, 13, ...), i+2, i+1 및 i+3번째 게이트라인의 순으로 공급하는 게이트 집적회로를 구비하며,

상기 게이트 집적회로는 게이트 스타트 펄스 및 게이트 쉬프트 펄스를 공급받아 자신의 채널수에 대응하는 쉬프트 펄스를 발생하기 위해 상기 채널수에 대응되는 쉬프트 레지스터들을 포함한 쉬프트 레지스터 블록을 가지며,

상기 쉬프트 레지스터들은 상기 쉬프트 펄스가 i번째 쉬프트 레지스터, i+2번째 쉬프트 레지스터, i+1번째 쉬프트 레지스터 및 i+3번째 쉬프트 레지스터의 순으로 발생될 수 있도록 접속되는 것을 특징으로 하는 액정표시장치의 구동장치.
제 1항에 있어서,

상기 게이트 집적회로는

상기 쉬프트 펄스를 게이트 출력 신호에 대응하여 출력하는 게이트 블록과,

상기 게이트 블록으로부터 출력되는 상기 쉬프트 펄스를 레벨변환하여 상기 스캔신호를 생성하기 위한 레벨 쉬프터 블록과,

상기 레벨 쉬프터 블록의 출력을 상기 게이트라인들로 공급하기 위한 출력버퍼 블록을 더 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
삭제
데이터라인들로 데이터신호를 공급하기 위한 데이터 집적회로와,

상기 데이터신호에 동기되도록 스캔신호를 게이트라인들로 공급하되, 외부로부터 공급되는 제어신호의 제어에 의하여 상기 스캔신호를 상기 게이트라인들로 순차적으로 공급하거나, 상기 스캔신호를 i(i는 1, 5, 9, 13, ...), i+2, i+1 및 i+3번째 게이트라인의 순으로 공급하는 게이트 집적회로를 구비하며,

상기 게이트 집적회로는 게이트 스타트 펄스 및 게이트 쉬프트 펄스를 공급받아 자신의 채널수에 대응하는 쉬프트 펄스를 순차적으로 출력하는 쉬프트 레지스터 블록과, 상기 쉬프트 펄스를 게이트 출력 신호에 대응하여 출력하는 게이트 블록과, 상기 게이트 블록에서 출력되는 쉬프트 펄스 중 i+1, i+2번째 채널에 대응하는 쉬프트펄스를 공급받고, 상기 공급받은 쉬프트펄스의 출력을 상기 제어신호에 대응하여 설정하는 멀티플렉서 블록을 포함하는 것을 특징으로 하는 액정표시장치의 구동장치.
제 4항에 있어서,

상기 게이트 집적회로는

상기 게이트 블록 및 멀티플렉서 블록으로부터 출력되는 상기 쉬프트 펄스를 레벨변환하여 상기 스캔신호를 생성하기 위한 레벨 쉬프터 블록과;

상기 레벨 쉬프터 블록의 출력을 상기 게이트라인들로 공급하기 위한 출력버퍼 블록을 더 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
제 5항에 있어서,

상기 제어신호 중 제 1제어신호가 입력될 때 상기 멀티플렉서 블록은 상기 게이트라인들로 상기 스캔신호가 순차적으로 공급될 수 있도록 i+1번째 채널의 쉬프트펄스를 i+1번째 채널에 대응하는 레벨 쉬프터로 공급하고, i+2번째 채널의 쉬프트펄스를 i+2번째 채널에 대응하는 레벨 쉬프터로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
제 5항에 있어서,

상기 제어신호 중 제 2제어신호가 입력될 때 상기 멀티플렉서 블록은 상기 스캔신호가 i, i+2, i+1 및 i+3번째 게이트라인의 순으로 공급될 수 있도록 i+1번째 채널의 쉬프트펄스를 i+2번째 채널에 대응하는 레벨 쉬프터로 공급하고, i+2번째 채널의 쉬프트펄스를 i+1번째 채널에 대응하는 레벨 쉬프터로 공급하는 것을 특징으로 하는 액정표시장치의 구동장치.
제 5항에 있어서,

상기 멀티플렉서 블록은 i+1번째 채널에 대응하는 쉬프트펄스 및 i+1번째 채널에 대응하는 쉬프트펄스를 상기 제어신호에 대응하여 선택적으로 출력할 수 있도록 채널수의 절반에 해당하는 멀티플렉서를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.