KR20060076480A - 액정 표시장치의 구동장치 - Google Patents

액정 표시장치의 구동장치 Download PDF

Info

Publication number
KR20060076480A
KR20060076480A KR1020040114903A KR20040114903A KR20060076480A KR 20060076480 A KR20060076480 A KR 20060076480A KR 1020040114903 A KR1020040114903 A KR 1020040114903A KR 20040114903 A KR20040114903 A KR 20040114903A KR 20060076480 A KR20060076480 A KR 20060076480A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
switching control
supplied
control signal
Prior art date
Application number
KR1020040114903A
Other languages
English (en)
Inventor
손충용
조남욱
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040114903A priority Critical patent/KR20060076480A/ko
Publication of KR20060076480A publication Critical patent/KR20060076480A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 멀티 플렉서를 이용하여 게이트 집적회로의 수를 감소시킴과 아울러 멀티 플렉서의 점유면적을 최소화할 수 있도록 한 액정 표시장치의 구동장치에 관한 것이다. 본 발명에 따른 액정 표시장치의 구동장치는 m(단, m은 양의 정수)개의 데이터 라인들과 n(단, n은 m과 다른 양의 정수)개의 게이트 라인들에 의해 정의되는 영역에 액정셀이 형성된 액정패널과, 상기 데이터 라인들에 비디오 신호를 공급하기 위한 데이터 구동부와, 상기 n/i(단, i는 n보다 작은 양의 정수)개의 출력채널을 가지며 출력채널을 통해 상기 게이트 라인들을 구동하기 위한 스캔펄스를 출력하는 게이트 구동부와, 상기 액정패널에 형성되어 상기 게이트 구동부의 출력채널로부터 공급되는 상기 스캔펄스를 i개의 게이트 라인들에 순차적으로 공급하기 위한 멀티 플렉서부와, 상기 데이터 구동부와 상기 게이트 구동부를 제어함과 아울러 상기 멀티 플렉서부를 제어하기 위한 타이밍 제어부를 구비하며, 상기 멀티 플렉서부는 상기 액정패널의 각 게이트 라인의 측방향에 대응되는 공간마다 최대 2개의 트랜지스터가 배치되도록 구성된다. 이러한 본 발명은 게이트 집적회로의 출력채널 수를 감소시킬 수 있으며, 멀티 플렉서의 점유면적을 최소화할 수 있다.
멀티 플렉서, 채널 수, 점유면적, 액정 표시장치

Description

액정 표시장치의 구동장치{DRIVING DEVICE OF LIQUID CRYSTAL DISPLAY}
도 1은 일반적인 액정 표시장치의 구동장치를 나타내는 도면.
도 2는 본 발명의 제 1 실시 예에 따른 액정 표시장치를 나타내는 도면.
도 3은 도 2에 도시된 게이트 라인들에 접속된 제 1 멀티 플렉서를 나타내는 도면.
도 4는 도 3에 도시된 게이트 라인들에 접속된 제 1 멀티 플렉서의 트랜지스터들의 배치구조를 나타내는 도면.
도 5는 도 3에 도시된 게이트 라인들에 접속된 제 1 멀티 플렉서를 구동하기 위한 구동파형 및 출력신호를 나타내는 파형도.
도 6은 도 2에 도시된 데이터 구동부 및 게이트 구동부의 배치구조를 나타내는 도면.
도 7은 본 발명의 제 2 실시 예에 따른 액정 표시장치를 나타내는 도면.
도 8은 도 7에 도시된 게이트 라인들에 접속된 제 1 홀수 멀티 플렉서 및 제 1 짝수 멀티 플렉서를 나타내는 도면.
도 9는 도 7에 도시된 게이트 라인들에 접속된 제 1 홀수 멀티 플렉서 및 제 1 짝수 멀티 플렉서의 각 트랜지스터들의 배치구조를 나타내는 도면.
도 10은 도 7에 도시된 데이터 구동부 및 게이트 구동부의 배치구조를 나타 내는 도면.
도 11은 도 7에 도시된 데이터 구동부 및 게이트 구동부의 다른 형태의 배치구조를 나타내는 도면.
< 도면의 주요 부분에 대한 부호설명 >
13, 113, 213 : 데이터 구동부 14, 114, 214 : 게이트 구동부
17, 117, 217 : 액정패널 18, 118, 218 : 타이밍 제어부
120, 220, 230 : 멀티 플렉서부 1201, 2201, 2301 : 멀티 플렉서
110, 210 : 데이터 인쇄회로기판 219 : 메모리
본 발명은 액정 표시장치에 관한 것으로, 특히 멀티 플렉서를 이용하여 게이트 집적회로의 수를 감소시킴과 아울러 멀티 플렉서의 점유면적을 최소화할 수 있도록 한 액정 표시장치의 구동장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
액정 표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정 표시장치는 셀마다 스위칭 소자가 형성된 액티브 매트릭스(Active Matrix) 타입으로 구현되어 컴퓨터용 모니터, 사무기기, 모바일폰 등의 표시장치에 적용되고 있다. 액티브 매트릭스 타입의 액정 표시장치에 사용되는 스위칭 소자로는 주로 박막트랜지스터(Thin Film Transistor)가 이용되고 있다.
도 1을 참조하면, 일반적인 액정 표시장치의 구동장치는 m(단, m은 양의 정수)개의 데이터 라인들(DL1 내지 DLm)과 n(단, n은 m과 다른 양의 정수)개의 게이트 라인들(GL1 내지 GLn)에 의해 정의되는 영역에 액정셀(Clc)이 형성된 액정패널(17)과, 데이터 라인들(DL1 내지 DLm)에 비디오 신호를 공급하기 위한 데이터 구동부(13)와, 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(14)와, 데이터 구동부(13)와 게이트 구동부(14)를 제어하기 위한 타이밍 제어부(18)를 구비한다.
액정패널(17)은 두 장의 기판 사이에 액정이 주입되며, 그 하부기판 상에 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)이 상호 직교되도록 형성되고, 그 교차 영역에 박막 트랜지스터(TFT)가 형성된다. 이 박막 트랜지스터(TFT)는 게이트 라인들(GL1 내지 GLn)에 공급되는 스캔펄스에 응답하여 데이터 라인들(DL1 내지 DLm) 상의 비디오 신호를 액정셀(Clc)에 공급하게 된다. 이를 위하여, 박막 트랜지스터(TFT)의 게이트 전극은 게이트 라인(GL)에 접속되며, 소스 전극은 데이터 라인(DL)에 접속된다. 그리고 박막 트랜지스터(TFT)의 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다. 또한, 액정패널(17)의 액정셀(Clc)에는 스토리지 커패시터가 형성된다. 스토리지 커패시터는 액정셀(Clc)의 화소전극과 전단 게이트 라인(GL) 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
타이밍 제어부(18)는 도시되지 않은 시스템으로부터 공급되는 동기신호들을 이용하여 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성한다. 또한, 타이밍 제어부(18)는 자신에게 입력되는 디지털 데이터를 재정렬한 후 정렬된 데이터(Data)를 데이터 구동부(13)로 공급한다.
데이터 구동부(13)는 타이밍 제어부(18)로부터 공급되는 데이터 제어신호(DCS)에 응답하여 수평기간마다 1라인분씩의 비디오 신호를 데이터 라인들(DL1 내지 DLm)로 공급한다. 특히, 데이터 구동부(13)는 타이밍 제어부(18)로부터 입력되는 디지털 데이터를 감마전압을 이용하여 아날로그 비디오 신호로 변환하여 데이터 라인들(DL1 내지 DLm)로 공급한다.
게이트 구동부(14)는 타이밍 제어부(18)로부터의 게이트 제어신호(GCS)에 응답하여 n개의 게이트 라인들(GL1 내지 GLn)에 순차적으로 스캔펄스(게이트 하이전압)를 공급한다. 이에 따라, 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 순차적으로 구동된다. 이때, 구동되지 않은 게이트 라인들(GL)에는 게이트 로우전압(예를 들면, 그라운드(GND) 전압)이 공급된다.
이를 위해, 게이트 구동부(14)는 도시하지 않은 다수의 게이트 집적회로로 구성된다. 각 게이트 집적회로는 타이밍 제어부(18)로부터 공급되는 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터를 포함한다.
이와 같은 일반적인 액정 표시장치의 구동장치에서 게이트 구동부(14)는 n개의 게이트 라인들(GL1 내지 GLn)을 구동하기 위하여 n개의 출력채널을 필요로 한다. 예를 들어, 게이트 구동부(14)는 800개의 게이트 라인들(GL1 내지 GLn)을 구동하기 위해서는 410개의 출력채널을 가지는 2개의 게이트 집적회로로 구성되어야 한다. 따라서, 일반적인 액정 표시장치의 구동장치는 게이트 집적회로 각각의 출력채널이 하나의 게이트 라인(GL)을 구동하게 되면 게이트 라인(GL)의 수에 대응하여 다수의 게이트 집적회로가 설치되어야 하므로 제조비용이 상승되는 문제점이 발생된다. 특히, 액정패널이 대형화 및 고해상도로 갈수록 이와 같은 문제점은 더욱 심각해진다.
따라서, 상기와 같은 문제점을 해결하기 위하여 본 발명은 멀티 플렉서를 이용하여 게이트 집적회로의 수를 감소시킴과 아울러 멀티 플렉서의 점유면적을 최소화할 수 있도록 한 액정 표시장치의 구동장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 m(단, m은 양의 정수)개의 데이터 라인들과 n(단, n은 m과 다른 양의 정수)개의 게이트 라인들에 의해 정의되는 영역에 액정셀이 형성된 액정패널과, 상기 데이터 라인들에 비디오 신호를 공급하기 위한 데이터 구동부와, 상기 n/i(단, i는 n보다 작은 양의 정수)개의 출력채널을 가지며 출력채널을 통해 상기 게이트 라인들을 구동하기 위한 스캔펄스를 출력하는 게이트 구동부와, 상기 액정패널에 형성되어 상기 게이트 구동부의 출력채널로부터 공급되는 상기 스캔펄스를 i개의 게이트 라인들에 순차적으로 공급하기 위한 멀티 플렉서부와, 상기 데이터 구동부와 상기 게이트 구동부를 제어함과 아울러 상기 멀티 플렉서부를 제어하기 위한 타이밍 제어부를 구비하며, 상기 멀티 플렉서부는 상기 액정패널의 각 게이트 라인의 측방향에 대응되는 공간마다 최대 2개의 트랜지스터가 배치되도록 구성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 m(단, m은 양의 정수)개의 데이터 라인들과 n(단, n은 m과 다른 양의 정수)개의 게이트 라인들에 의해 정의되는 영역에 액정셀이 형성된 액정패널과, 상기 데이터 라인들에 비디오 신호를 공급하기 위한 데이터 구동부와, 상기 n/i(단, i는 n보다 작은 양의 정수)개의 출력채널을 가지며 출력채널을 통해 상기 게이트 라인들을 구동하기 위한 스캔펄스를 출력하는 게이트 구동부와, 상기 액정패널의 일측에 형성되어 상기 게이트 구동부의 홀수번째 출력채널로부터 공급되는 상기 스캔펄스를 i개의 홀수번째 게이트 라인들에 순차적으로 공급하기 위한 제 1 멀티 플렉서부와, 상기 액정패널의 타측에 형성되어 상기 게이트 구동부의 짝수번째 출력채널로부터 공급되는 상기 스캔펄스를 i개의 짝수번째 게이트 라인들에 순차적으로 공급하기 위한 제 2 멀티 플렉서부와, 상기 데이터 구동부와 상기 게이트 구동부를 제어함과 아울러 상기 제 1 및 제 2 멀티 플렉서부를 제어하기 위한 타이밍 제어부를 구비하며, 상기 제 1 및 제 2 멀티 플렉서부 각각은 상기 액정패널의 각 게이트 라인의 측방향에 대응되는 공간마다 하나의 트랜지스터가 배치되도록 구성되는 것을 특징으로 한다.
이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 블록도이다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치는 m(단, m은 양의 정수)개의 데이터 라인들(DL1 내지 DLm)과 n(단, n은 m과 다른 양의 정수)개의 게이트 라인들(GL1 내지 GLn)에 의해 정의되는 영역에 액정셀(Clc)이 형성된 액정패널(117)과, 데이터 라인들(DL1 내지 DLm)에 비디오 신호를 공급하기 위한 데이터 구동부(113)와, n/i(단, i는 n보다 작은 양의 정수)개의 출력채널(G1 내지 Gn/i)을 가지며 출력채널(G1 내지 Gn/i)을 통해 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 스캔펄스를 출력하는 게이트 구동부(114)와, 액정패널(117)에 형성되어 i개 단위로 게이트 라인들(GL)에 게이트 구동부(114)의 출력채널(G1 내지 Gn/i)로부터 공급되는 스캔펄스를 순차적으로 공급하기 위한 멀티 플렉서부(120)와, 데이터 구동부(113)와 게이트 구동부(114)를 제어함과 아울러 멀티 플렉서부(120)를 제어하기 위한 타이밍 제어부(118)를 구비한다.
액정패널(117)은 두 장의 기판 사이에 액정이 주입되며, 그 하부기판 상에 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)이 상호 직교되도록 형성되고, 그 교차 영역에 박막 트랜지스터(TFT)가 형성된다. 이 박막 트랜지스터(TFT)는 게이트 라인들(GL1 내지 GLn)에 공급되는 스캔펄스에 응답하여 데이터 라 인들(DL1 내지 DLm) 상의 비디오 신호를 액정셀(Clc)에 공급하게 된다. 이를 위하여, 박막 트랜지스터(TFT)의 게이트 전극은 게이트 라인(GL)에 접속되며, 소스 전극은 데이터 라인(DL)에 접속된다. 그리고 박막 트랜지스터(TFT)의 드레인 전극은 액정셀(Clc)의 화소전극에 접속된다. 또한, 액정패널(117)의 액정셀(Clc)에는 스토리지 커패시터가 형성된다. 스토리지 커패시터는 액정셀(Clc)의 화소전극과 전단 게이트 라인(GL) 사이에 형성되거나, 액정셀(Clc)의 화소전극과 공통전극 사이에 형성되어 액정셀(Clc)의 전압을 일정하게 유지시킨다.
타이밍 제어부(118)는 도시되지 않은 시스템으로부터 공급되는 동기신호들을 이용하여 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성한다. 여기서, 게이트 제어신호(GCS)에는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC) 및 게이트 출력 신호(Gate Output Enable : GOE) 등이 포함된다. 그리고, 데이터 제어신호(DCS)에는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC) 및 극성신호(Polarity : POL)등이 포함된다. 또한, 타이밍 제어부(118)는 자신에게 입력되는 디지털 데이터를 재정렬한 후 정렬된 데이터(Data)를 데이터 구동부(113)로 공급한다. 아울러, 타이밍 제어부(118)는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)를 발생하여 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3) 입력라인을 통해 멀티 플렉서부(120)에 공급한다. 이때, 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)는 3비트 디지털 값에 대응되는 논리상태를 가지는 클럭신호이다.
데이터 구동부(113)는 도시하지 않은 다수의 데이터 집적회로로 구성된다. 각 데이터 집적회로는 타이밍 제어부(118)로부터 공급되는 데이터 제어신호(DCS)에 응답하여 수평기간마다 1라인분씩의 비디오 신호를 데이터 라인들(DL1 내지 DLm)로 공급한다. 특히, 데이터 구동부(113)는 타이밍 제어부(118)로부터 입력되는 디지털 데이터를 감마전압을 이용하여 아날로그 비디오 신호로 변환하여 데이터 라인들(DL1 내지 DLm)로 공급한다. 구체적으로, 데이터 구동부(113)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 이어서, 데이터 구동부(113)는 샘플링 신호에 응답하여 디지털 데이터를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 구동부(113)는 래치된 1라인분의 디지털 데이터를 아날로그 신호인 비디오 신호로 변환하여 소스 출력 신호(SOE)의 인에이블 기간에 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 구동부(113)는 극성신호(POL)에 응답하여 정극성 또는 부극성으로 비디오 신호를 변환한다.
게이트 구동부(114)는 타이밍 제어부(118)로부터의 게이트 제어신호(GCS)에 응답하여 n/i개의 스캔펄스(게이트 하이전압)를 순차적으로 발생하여 n/i개의 출력채널(G1 내지 Gn/i)을 통해 멀티 플렉서부(120)에 공급한다. 이때, 구동되지 않은 출력채널(G1 내지 Gn/i)에는 게이트 로우전압(예를 들면, 그라운드(GND) 전압)이 공급된다. 이를 위해, 게이트 구동부(114)는 도시하지 않은 다수의 게이트 집적회로로 구성된다. 각 게이트 집적회로는 타이밍 제어부(118)로부터 공급되는 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭에 응답하여 스캔펄스 즉, 게이트 하이펄스 를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터를 포함한다.
멀티 플렉서부(120)는 n/i개의 멀티 플렉서(1201 내지 120n/i)로 구성된다. 이러한, n/i개의 멀티 플렉서(1201 내지 120n/i) 각각은 타이밍 제어부(118)로부터 공급되는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 게이트 집적회로의 출력채널(G)로부터의 스캔펄스를 i개의 게이트 라인들(GL)에 순차적으로 공급한다. 이하, i를 8로 가정하여 설명하기로 한다.
도 3은 도 2에 도시된 n/i개의 멀티 플렉서(1201 내지 120n/i) 중 제 1 멀티 플렉서(1201)를 나타내는 회로도이다.
도 3을 참조하면, 제 1 멀티 플렉서(1201)는 제 1 내지 제 14 트랜지스터(T1 내지 T14)와, 제 1 내지 제 3 인버터(I1, I2, I3)로 구성된다.
제 1 내지 제 3 인버터(I1, I2, I3)는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3) 입력라인을 통해 타이밍 제어부(118)로부터 공급되는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)의 논리상태를 반전시켜 해당되는 트랜지스터들(T)에 공급한다. 즉, 제 1 인버터(I1)는 제 1 스위칭 제어신호(S1) 입력라인을 통해 공급되는 제 1 스위칭 제어신호(S1)의 논리상태를 반전시켜 제 3, 6, 10 및 제 13 트랜지스터(T3, T6, T10, T13)에 공급한다. 제 2 인버터(I2)는 제 2 스위칭 제어신호(S2) 입력라인을 통해 공급되는 제 2 스위칭 제어신호(S2)의 논리상태를 반전시켜 제 2 및 제 9 트랜지스터(T2, T9)에 공급한다. 제 3 인버터(I3)는 제 3 스위칭 제어신호(S3) 입력라인을 통해 공급되는 제 3 스위칭 제어신호(S3)의 논리상태를 반 전시켜 제 1 트랜지스터(T1)에 공급한다.
제 1 내지 제 14 트랜지스터(T1 내지 T14) 각각은 3비트인 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 8개의 게이트 라인들(GL1 내지 GL8)에 순차적으로 스캔펄스를 공급하도록 배치된다.
구체적으로, 제 1 트랜지스터(T1)는 제 2 게이트 라인(GL2)의 일측 방향에 대응되는 공간에 배치되어 제 3 인버터(I3)로부터 공급되는 반전된 제 3 스위칭 제어신호(S3)에 따라 게이트 구동부(114)의 제 1 출력채널(G1)로부터 공급되는 스캔펄스를 출력한다.
제 2 트랜지스터(T2)는 제 1 게이트 라인(GL1)의 일측 방향에 대응되는 공간에 배치되어 제 2 인버터(I2)로부터 공급되는 반전된 제 2 스위칭 제어신호(S2)에 따라 제 1 트랜지스터(T1)로부터 공급되는 스캔펄스를 출력한다.
제 3 트랜지스터(T3)는 제 1 게이트 라인(GL1)의 일측 방향에 대응되는 공간에 제 2 트랜지스터(T2)와 나란하게 배치되어 제 1 인버터(I1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 2 트랜지스터(T2)로부터 공급되는 스캔펄스를 제 1 게이트 라인(GL1)에 공급한다.
제 4 트랜지스터(T4)는 제 2 게이트 라인(GL2)의 일측 방향에 대응되는 공간에 제 1 트랜지스터(T1)와 나란하게 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 2 트랜지스터(T2)로부터 공급되는 스캔펄스를 제 2 게이트 라인(GL2)에 공급한다.
제 5 트랜지스터(T5)는 제 3 게이트 라인(GL3)의 일측 방향에 대응되는 공간 에 배치되어 제 2 스위칭 제어신호(S2) 입력라인으로부터 공급되는 제 2 스위칭 제어신호(S2)에 따라 제 1 트랜지스터(T1)로부터 공급되는 스캔펄스를 출력한다.
제 6 트랜지스터(T6)는 제 3 게이트 라인(GL3)의 일측 방향에 대응되는 공간에 제 5 트랜지스터(T5)와 나란하게 배치되어 제 1 인버터(I1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 5 트랜지스터(T5)로부터 공급되는 스캔펄스를 제 3 게이트 라인(GL3)에 공급한다.
제 7 트랜지스터(T7)는 제 4 게이트 라인(GL4)의 일측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 5 트랜지스터(T5)로부터 공급되는 스캔펄스를 제 4 게이트 라인(GL4)에 공급한다.
제 8 트랜지스터(T8)는 제 6 게이트 라인(GL6)의 일측 방향에 대응되는 공간에 배치되어 제 3 스위칭 제어신호(S3) 입력라인으로부터 공급되는 제 3 스위칭 제어신호(S3)에 따라 게이트 구동부(114)의 제 1 출력채널(G1)로부터 공급되는 스캔펄스를 출력한다.
제 9 트랜지스터(T9)는 제 5 게이트 라인(GL5)의 일측 방향에 대응되는 공간에 배치되어 제 2 인버터(I2)로부터 공급되는 반전된 제 2 스위칭 제어신호(S2)에 따라 제 8 트랜지스터(T8)로부터 공급되는 스캔펄스를 출력한다.
제 10 트랜지스터(T10)는 제 5 게이트 라인(GL5)의 일측 방향에 대응되는 공간에 제 9 트랜지스터(T9)와 나란하게 배치되어 제 1 인버터(I1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 9 트랜지스터(T9)로부터 공급되는 스 캔펄스를 제 5 게이트 라인(GL5)에 공급한다.
제 11 트랜지스터(T11)는 제 6 게이트 라인(GL6)의 일측 방향에 대응되는 공간에 제 8 트랜지스터(T8)와 나란하게 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 9 트랜지스터(T9)로부터 공급되는 스캔펄스를 제 6 게이트 라인(GL6)에 공급한다.
제 12 트랜지스터(T12)는 제 7 게이트 라인(GL7)의 일측 방향에 대응되는 공간에 배치되어 제 2 스위칭 제어신호(S2) 입력라인으로부터 공급되는 제 2 스위칭 제어신호(S2)에 따라 제 8 트랜지스터(T8)로부터 공급되는 스캔펄스를 출력한다.
제 13 트랜지스터(T13)는 제 7 게이트 라인(GL7)의 일측 방향에 대응되는 공간에 제 12 트랜지스터(T12)와 나란하게 배치되어 제 1 인버터(I1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 12 트랜지스터(T12)로부터 공급되는 스캔펄스를 제 7 게이트 라인(GL7)에 공급한다.
제 14 트랜지스터(T14)는 제 8 게이트 라인(GL8)의 일측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 12 트랜지스터(T12)로부터 공급되는 스캔펄스를 제 8 게이트 라인(GL8)에 공급한다.
이러한, 제 1 내지 제 14 트랜지스터들(T1 내지 T14)은 도 4에 도시된 바와 같이 제 1 내지 제 8 게이트 라인(GL1 내지 GL8) 각각의 일측 방향에 대응되는 공간에 2개씩 배치되도록 액정패널(117) 상에 형성된다. 이때, 제 4 및 제 8 게이트 라인(GL4, GL8)의 일측 방향에 대응되는 공간에는 하나의 트랜지스터(T4, T14)가 배치된다. 이에 따라, 액정패널(117) 상에 점유되는 제 1 멀티 플렉서(1201)의 폭(W1)은 나란하게 배치된 트랜지스터 2개의 폭에 대응된다. 따라서, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치는 액정패널(117)의 화상 표시부 외곽부의 사용 폭을 최소화하여 기판 크기를 감소시킬 수 있다.
이와 같은, 제 1 멀티 플렉서(1201)의 제 1 내지 제 14 트랜지스터들(T1 내지 T14)은 도 5에 도시된 바와 같이 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)와 반전된 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 의해 턴-온 또는 턴-오프됨으로써 게이트 구동부(114)의 제 1 출력채널(G1)로부터 공급되는 스캔펄스를 제 1 내지 제 8 게이트 라인들(GL1 내지 GL8)에 순차적으로 공급하게 된다.
한편, 제 2 내지 제 n/i 멀티 플렉서(1202 내지 120n/i) 각각은 상술한 제 1 멀티 플렉서(1201)와 동일한 방식으로 구동되어 게이트 구동부(114)의 제 2 내지 n/i 출력채널(G2 내지 n/i)로부터 공급되는 스캔펄스를 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 8개의 게이트 라인들(GL)에 순차적으로 공급하게 된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치는 액정패널(117) 상에 형성되는 멀티 플렉서부(120)를 이용하여 게이트 구동부(114)의 출력채널(G1 내지 Gn/i) 수를 n/i개로 감소시킴으로써 게이트 집적회로의 수를 감소시킬 수 있다. 즉, i가 8일 경우 게이트 구동부(114)의 출력채널(G1 내지 Gn/i) 수는 1/8로 감소하게 된다.
특히, 중대형의 액정 표시장치일 경우 하나의 게이트 집적회로만으로 액정패널(117)의 게이트 라인들(GL)을 구동할 수 있으므로 게이트 구동부(114)를 도 6에 도시된 바와 같이 다수의 데이터 집적회로를 포함하는 데이터 구동부(113)와 나란하게 배치함과 아울러 데이터 인쇄회로기판(110)에 직접 접속시킬 수 있다. 따라서, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치는 데이터 인쇄회로기판(110)에 실장된 타이밍 제어부(118)로부터의 게이트 제어신호(GCS)를 게이트 구동부(114)에 전달하는 게이트 인쇄회로기판이 필요없게 된다. 결과적으로, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치는 액정 표시장치의 구조를 단순화시킬 수 있으며 부품 수를 감소시킬 수 있다.
도 7은 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면이다.
도 7을 참조하면, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 액정패널(217)과, 데이터 구동부(213)와, 게이트 구동부(214)와, 액정패널(217)의 일측 영역에 형성되어 i개 단위의 홀수번째 게이트 라인들(GL)에 게이트 구동부(214)의 홀수번째 출력채널(G1 내지 Gn/i-1)로부터 공급되는 스캔펄스를 순차적으로 공급하기 위한 제 1 멀티 플렉서부(220)와, 액정패널(217)의 타측 영역에 형성되어 i개 단위의 짝수번째 게이트 라인들(GL)에 게이트 구동부(214)의 짝수번째 출력채널(G2 내지 Gn/i)로부터 공급되는 스캔펄스를 순차적으로 공급하기 위한 제 2 멀티 플렉서부(230)와, 데이터 구동부(213)와 게이트 구동부(214)를 제어함과 아울러 제 1 및 제 2 멀티 플렉서부(220, 230)를 제어하기 위한 타이밍 제어부(218)를 구비한다.
액정패널(217) 및 데이터 구동부(213)는 상술한 본 발명의 제 1 실시 예와 동일하므로 이에 대한 설명은 상술한 설명으로 대신하기로 한다.
타이밍 제어부(218)는 도시되지 않은 시스템으로부터 공급되는 동기신호들을 이용하여 상술한 본 발명의 제 1 실시 예와 같이 게이트 제어신호(GCS) 및 데이터 제어신호(DCS)를 생성한다. 또한, 타이밍 제어부(218)는 자신에게 입력되는 디지털 데이터를 재정렬한 후 정렬된 데이터(Data)를 데이터 구동부(213)로 공급한다. 아울러, 타이밍 제어부(218)는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)를 발생하여 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3) 입력라인을 통해 제 1 및 제 2 멀티 플렉서부(220)에 공급한다. 이때, 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)는 3비트 디지털 값에 대응되는 논리상태를 가지는 클럭신호이다.
한편, 타이밍 제어부(218)는 8수평 기간에 대응되는 디지털 데이터를 저장하기 위한 메모리(219)를 구비한다. 메모리(219)는 재정렬된 8수평 기간에 해당되는 홀수번째 디지털 데이터와 짝수번째 디지털 데이터를 교번적으로 저장하고, 저장된 홀수번째 디지털 데이터와 짝수번째 디지털 데이터를 교번적으로 데이터 구동부(213)에 공급된다.
게이트 구동부(214)는 타이밍 제어부(218)로부터의 게이트 제어신호(GCS)에 응답하여 n/i개의 스캔펄스(게이트 하이전압)를 순차적으로 발생한다. 이때, 게이트 구동부(214)의 홀수번째 출력채널(G1 내지 Gn/i-1)으로 출력되는 스캔펄스는 제 1 멀티 플렉서부(220)에 공급되며, 짝수번째 출력채널(G2 내지 Gn/i)으로 출력되는 스캔펄스는 제 2 멀티 플렉서부(230)에 공급된다. 이를 위해, 게이트 구동부(214)는 도시하지 않은 다수의 게이트 집적회로로 구성된다. 각 게이트 집적회로는 타 이밍 제어부(218)로부터 공급되는 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터를 포함한다.
제 1 멀티 플렉서부(220)는 액정패널(217)의 일측, 즉 우측 가장자리 영역에 형성되며, k(단, k는 (n/i)/2인 양의 정수)개의 홀수 멀티 플렉서(2201 내지 220k)로 구성된다. 이러한, 홀수 멀티 플렉서(2201 내지 220k) 각각은 타이밍 제어부(218)로부터 공급되는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 게이트 집적회로의 홀수번째 출력채널(G)로부터의 스캔펄스를 i개의 홀수번째 게이트 라인들(GL)에 순차적으로 공급한다.
제 2 멀티 플렉서부(230)는 액정패널(217)의 타측, 즉 좌측 가장자리 영역에 형성되며, k개의 짝수 멀티 플렉서(2301 내지 230k)로 구성된다. 이러한, 짝수 멀티 플렉서(2301 내지 230k) 각각은 타이밍 제어부(218)로부터 공급되는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 게이트 집적회로의 짝수번째 출력채널(G)로부터의 스캔펄스를 i개의 짝수번째 게이트 라인들(GL)에 순차적으로 공급한다.
도 8은 도 7에 도시된 제 1 홀수 멀티 플렉서(2201)와 제 1 짝수 멀티 플렉서(2301)를 나타내는 회로도이다.
도 8을 참조하면, 제 1 홀수 멀티 플렉서(2201)는 제 1 내지 제 14 홀수 트랜지스터(To1 내지 To14)와, 제 1 내지 제 3 홀수 인버터(Io1, Io2, Io3)로 구성된 다.
제 1 내지 제 3 홀수 인버터(Io1, Io2, Io3)는 상술한 본 발명의 제 1 실시 예와 동일한 방식으로 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3) 입력라인을 통해 타이밍 제어부(218)로부터 공급되는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)의 논리상태를 반전시켜 해당되는 홀수 트랜지스터들(To)에 공급한다.
제 1 내지 제 14 홀수 트랜지스터(To1 내지 To14) 각각은 3비트인 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 8개의 홀수번째 게이트 라인들(GL1, GL3, GL5 내지 GL15)에 순차적으로 스캔펄스를 공급하도록 배치된다.
구체적으로, 제 1 홀수 트랜지스터(To1)는 제 4 게이트 라인(GL4)의 일측 방향에 대응되는 공간에 배치되어 제 3 홀수 인버터(Io3)로부터 공급되는 반전된 제 3 스위칭 제어신호(S3)에 따라 게이트 구동부(214)의 제 1 출력채널(G1)로부터 공급되는 스캔펄스를 출력한다.
제 2 홀수 트랜지스터(To2)는 제 2 게이트 라인(GL2)의 일측 방향에 대응되는 공간에 배치되어 제 2 홀수 인버터(Io2)로부터 공급되는 반전된 제 2 스위칭 제어신호(S2)에 따라 제 1 홀수 트랜지스터(To1)로부터 공급되는 스캔펄스를 출력한다.
제 3 홀수 트랜지스터(To3)는 제 1 게이트 라인(GL1)의 일측 방향에 대응되는 공간에 배치되어 제 1 홀수 인버터(Io1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 2 홀수 트랜지스터(To2)로부터 공급되는 스캔펄스를 제 1 게이트 라인(GL1)에 공급한다.
제 4 홀수 트랜지스터(To4)는 제 3 게이트 라인(GL3)의 일측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 2 홀수 트랜지스터(To2)로부터 공급되는 스캔펄스를 제 3 게이트 라인(GL3)에 공급한다.
제 5 홀수 트랜지스터(To5)는 제 6 게이트 라인(GL6)의 일측 방향에 대응되는 공간에 배치되어 제 2 스위칭 제어신호(S2) 입력라인으로부터 공급되는 제 2 스위칭 제어신호(S2)에 따라 제 1 홀수 트랜지스터(To1)로부터 공급되는 스캔펄스를 출력한다.
제 6 홀수 트랜지스터(To6)는 제 5 게이트 라인(GL5)의 일측 방향에 대응되는 공간에 배치되어 제 1 홀수 인버터(Io1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 5 홀수 트랜지스터(To5)로부터 공급되는 스캔펄스를 제 5 게이트 라인(GL5)에 공급한다.
제 7 홀수 트랜지스터(To7)는 제 7 게이트 라인(GL7)의 일측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 5 홀수 트랜지스터(To5)로부터 공급되는 스캔펄스를 제 7 게이트 라인(GL7)에 공급한다.
제 8 홀수 트랜지스터(To8)는 제 12 게이트 라인(GL12)의 일측 방향에 대응되는 공간에 배치되어 제 3 스위칭 제어신호(S3) 입력라인으로부터 공급되는 제 3 스위칭 제어신호(S3)에 따라 게이트 구동부(214)의 제 1 출력채널(G1)로부터 공급되는 스캔펄스를 출력한다.
제 9 홀수 트랜지스터(To9)는 제 10 게이트 라인(GL10)의 일측 방향에 대응되는 공간에 배치되어 제 2 홀수 인버터(Io2)로부터 공급되는 반전된 제 2 스위칭 제어신호(S2)에 따라 제 8 홀수 트랜지스터(To8)로부터 공급되는 스캔펄스를 출력한다.
제 10 홀수 트랜지스터(To10)는 제 9 게이트 라인(GL9)의 일측 방향에 대응되는 공간에 배치되어 제 1 홀수 인버터(Io1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 9 홀수 트랜지스터(To9)로부터 공급되는 스캔펄스를 제 9 게이트 라인(GL9)에 공급한다.
제 11 홀수 트랜지스터(To11)는 제 11 게이트 라인(GL11)의 일측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 9 홀수 트랜지스터(To9)로부터 공급되는 스캔펄스를 제 11 게이트 라인(GL11)에 공급한다.
제 12 홀수 트랜지스터(To12)는 제 14 게이트 라인(GL14)의 일측 방향에 대응되는 공간에 배치되어 제 2 스위칭 제어신호(S2) 입력라인으로부터 공급되는 제 2 스위칭 제어신호(S2)에 따라 제 8 홀수 트랜지스터(To8)로부터 공급되는 스캔펄스를 출력한다.
제 13 홀수 트랜지스터(To13)는 제 13 게이트 라인(GL13)의 일측 방향에 대응되는 공간에 배치되어 제 1 홀수 인버터(Io1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 12 홀수 트랜지스터(To12)로부터 공급되는 스캔펄스를 제 13 게이트 라인(GL13)에 공급한다.
제 14 홀수 트랜지스터(To14)는 제 15 게이트 라인(GL15)의 일측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 12 홀수 트랜지스터(To12)로부터 공급되는 스캔펄스를 제 15 게이트 라인(GL15)에 공급한다.
이러한, 제 1 홀수 멀티 플렉서(2201)의 제 1 내지 제 14 홀수 트랜지스터들(To1 내지 To14)은 도 9에 도시된 바와 같이 제 1 내지 제 16 게이트 라인(GL1 내지 GL15) 각각의 일측 방향에 대응되는 공간에 1개씩 배치되도록 액정패널(217) 상에 형성된다. 이때, 제 8 및 제 16 게이트 라인(GL8, GL16)의 일측 방향에 대응되는 공간에는 홀수 트랜지스터가 배치되지 않는다. 이에 따라, 액정패널(217)의 일측 영역에 점유되는 제 1 홀수 멀티 플렉서(2201)의 폭(W1)은 홀수 트랜지스터 1개의 폭에 대응된다. 따라서, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 액정패널(217)의 일측 외곽부의 사용 폭을 최소화하여 기판 크기를 감소시킬 수 있다.
이와 같은, 제 1 홀수 멀티 플렉서(2201)의 각 홀수 트랜지스터들(To1 내지 To14)는 도 5에 도시된 바와 같이 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)와 반전된 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 의해 턴-온 또는 턴-오프됨으로써 게이트 구동부(214)의 제 1 출력채널(G1)로부터 공급되는 스캔펄스를 8개의 홀수번째 게이트 라인들(GL)에 순차적으로 공급한다. 한편, 제 2 내지 제 k 홀수 멀티 플렉서(2202 내지 220k) 각각은 상술한 제 1 홀수 멀티 플렉서(2201)와 동일한 방식으로 구동되어 게이트 구동부(214)의 홀수번째 출력채널(G1 내지 n/i-1)로 부터 공급되는 스캔펄스를 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 8개의 홀수번째 게이트 라인들(GL)에 순차적으로 공급하게 된다.
한편, 제 1 짝수 멀티 플렉서(2301)는 제 1 내지 제 14 짝수 트랜지스터(Te1 내지 Te14)와, 제 1 내지 제 3 짝수 인버터(Ie1, Ie2, Ie3)로 구성된다.
제 1 내지 제 3 짝수 인버터(Ie1, Ie2, Ie3)는 상술한 본 발명의 제 1 실시 예와 동일한 방식으로 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3) 입력라인을 통해 타이밍 제어부(218)로부터 공급되는 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)의 논리상태를 반전시켜 해당되는 짝수 트랜지스터들(Te)에 공급한다.
제 1 내지 제 14 짝수 트랜지스터(Te1 내지 Te14) 각각은 3비트인 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 8개의 짝수번째 게이트 라인들(GL1, GL3, GL5 내지 GL15)에 순차적으로 스캔펄스를 공급하도록 배치된다.
구체적으로, 제 1 짝수 트랜지스터(Te1)는 제 5 게이트 라인(GL5)의 타측 방향에 대응되는 공간에 배치되어 제 3 짝수 인버터(Ie3)로부터 공급되는 반전된 제 3 스위칭 제어신호(S3)에 따라 게이트 구동부(214)의 제 2 출력채널(G2)로부터 공급되는 스캔펄스를 출력한다.
제 2 짝수 트랜지스터(Te2)는 제 3 게이트 라인(GL3)의 타측 방향에 대응되는 공간에 배치되어 제 2 짝수 인버터(Ie2)로부터 공급되는 반전된 제 2 스위칭 제어신호(S2)에 따라 제 1 짝수 트랜지스터(Te1)로부터 공급되는 스캔펄스를 출력한다.
제 3 짝수 트랜지스터(Te3)는 제 2 게이트 라인(GL2)의 타측 방향에 대응되 는 공간에 배치되어 제 1 짝수 인버터(Ie1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 2 짝수 트랜지스터(Te2)로부터 공급되는 스캔펄스를 제 2 게이트 라인(GL2)에 공급한다.
제 4 짝수 트랜지스터(Te4)는 제 4 게이트 라인(GL4)의 타측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 2 짝수 트랜지스터(Te2)로부터 공급되는 스캔펄스를 제 4 게이트 라인(GL4)에 공급한다.
제 5 짝수 트랜지스터(Te5)는 제 7 게이트 라인(GL7)의 타측 방향에 대응되는 공간에 배치되어 제 2 스위칭 제어신호(S2) 입력라인으로부터 공급되는 제 2 스위칭 제어신호(S2)에 따라 제 1 짝수 트랜지스터(Te1)로부터 공급되는 스캔펄스를 출력한다.
제 6 짝수 트랜지스터(Te6)는 제 6 게이트 라인(GL6)의 타측 방향에 대응되는 공간에 배치되어 제 1 짝수 인버터(Ie1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 5 짝수 트랜지스터(Te5)로부터 공급되는 스캔펄스를 제 6 게이트 라인(GL6)에 공급한다.
제 7 짝수 트랜지스터(Te7)는 제 8 게이트 라인(GL8)의 타측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 5 짝수 트랜지스터(Te5)로부터 공급되는 스캔펄스를 제 8 게이트 라인(GL8)에 공급한다.
제 8 짝수 트랜지스터(Te8)는 제 13 게이트 라인(GL13)의 타측 방향에 대응 되는 공간에 배치되어 제 3 스위칭 제어신호(S3) 입력라인으로부터 공급되는 제 3 스위칭 제어신호(S3)에 따라 게이트 구동부(214)의 제 2 출력채널(G2)로부터 공급되는 스캔펄스를 출력한다.
제 9 짝수 트랜지스터(Te9)는 제 11 게이트 라인(GL11)의 타측 방향에 대응되는 공간에 배치되어 제 2 짝수 인버터(Ie2)로부터 공급되는 반전된 제 2 스위칭 제어신호(S2)에 따라 제 8 짝수 트랜지스터(Te8)로부터 공급되는 스캔펄스를 출력한다.
제 10 짝수 트랜지스터(Te10)는 제 10 게이트 라인(GL10)의 타측 방향에 대응되는 공간에 배치되어 제 1 짝수 인버터(Ie1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 9 짝수 트랜지스터(Te9)로부터 공급되는 스캔펄스를 제 10 게이트 라인(GL10)에 공급한다.
제 11 짝수 트랜지스터(Te11)는 제 12 게이트 라인(GL12)의 타측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 9 짝수 트랜지스터(Te9)로부터 공급되는 스캔펄스를 제 12 게이트 라인(GL12)에 공급한다.
제 12 짝수 트랜지스터(Te12)는 제 15 게이트 라인(GL15)의 타측 방향에 대응되는 공간에 배치되어 제 2 스위칭 제어신호(S2) 입력라인으로부터 공급되는 제 2 스위칭 제어신호(S2)에 따라 제 8 짝수 트랜지스터(Te8)로부터 공급되는 스캔펄스를 출력한다.
제 13 짝수 트랜지스터(Te13)는 제 14 게이트 라인(GL14)의 타측 방향에 대 응되는 공간에 배치되어 제 1 짝수 인버터(Ie1)로부터 공급되는 반전된 제 1 스위칭 제어신호(S1)에 따라 제 12 짝수 트랜지스터(Te12)로부터 공급되는 스캔펄스를 제 14 게이트 라인(GL14)에 공급한다.
제 14 짝수 트랜지스터(Te14)는 제 16 게이트 라인(GL16)의 타측 방향에 대응되는 공간에 배치되어 제 1 스위칭 제어신호(S1) 입력라인으로부터 공급되는 제 1 스위칭 제어신호(S1)에 따라 제 12 짝수 트랜지스터(Te12)로부터 공급되는 스캔펄스를 제 16 게이트 라인(GL16)에 공급한다.
이러한, 제 1 짝수 멀티 플렉서(2301)의 제 1 내지 제 14 짝수 트랜지스터들(Te1 내지 Te14)은 제 1 내지 제 16 게이트 라인(GL1 내지 GL16) 각각의 타측 방향에 대응되는 공간에 1개씩 배치되도록 액정패널(217) 상에 형성된다. 이때, 제 1 및 제 9 게이트 라인(GL1, GL9)의 타측 방향에 대응되는 공간에는 짝수 트랜지스터가 배치되지 않는다. 이에 따라, 액정패널(217) 의 타측 영역에 점유되는 제 1 짝수 멀티 플렉서(2301)의 폭(W2)은 짝수 트랜지스터 1개의 폭에 대응된다. 따라서, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 액정패널(217)의 타측 외곽부의 사용 폭을 최소화하여 기판 크기를 감소시킬 수 있다.
이와 같은, 제 1 짝수 멀티 플렉서(2301)의 각 짝수 트랜지스터들(Te1 내지 Te14)는 도 5에 도시된 바와 같이 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)와 반전된 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 의해 턴-온 또는 턴-오프됨으로써 게이트 구동부(214)의 제 2 출력채널(G2)로부터 공급되는 스캔펄스를 8개의 짝수번째 게이트 라인들(GL)에 순차적으로 공급한다. 한편, 제 2 내지 제 k 짝수 멀티 플렉서(2302 내지 230k) 각각은 상술한 제 1 짝수 멀티 플렉서(2301)와 동일한 방식으로 구동되어 게이트 구동부(214)의 짝수번째 출력채널(G2 내지 n/i)로부터 공급되는 스캔펄스를 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)에 따라 8개의 짝수번째 게이트 라인들(GL)에 순차적으로 공급하게 된다.
상술한 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 제 1 및 제 2 멀티 플렉서부(220, 230)가 교번적으로 구동되기 때문에 제 1 및 제 2 멀티 플렉서부(220, 230)의 구동에 대응되도록 데이터 라인들(DL1 내지 DLm)에 비디오 신호를 공급해야 한다.
이를 위해, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 제 1 멀티 플렉서부(220)가 구동되는 동안에 8수평 기간에 해당되는 짝수번째 디지털 데이터를 메모리(219)에 저장하고, 제 2 멀티 플렉서부(230)가 구동되는 동안에 8수평 기간에 해당되는 홀수번째 디지털 데이터를 메모리(219)에 저장한다.
구체적으로, 제 1 멀티 플렉서부(220)의 구동에 의해 8개의 홀수번째 게이트 라인(GL)에 스캔펄스가 순차적으로 공급된다. 홀수번째 게이트 라인(GL)에 공급되는 스캔펄스에 동기되도록 8수평 기간에 해당되는 홀수번째 비디오 신호를 액정패널(217)의 데이터 라인들(DL1 내지 DLm)에 공급함과 동시에 8수평 기간에 해당되는 짝수번째 디지털 데이터를 메모리(219)에 저장한다. 반대로, 제 2 멀티 플렉서부(230)의 구동에 의해 8개의 짝수번째 게이트 라인(GL)에 스캔펄스가 순차적으로 공급된다. 짝수번째 게이트 라인(GL)에 공급되는 스캔펄스에 동기되도록 8수평 기간에 해당되는 짝수번째 비디오 신호를 액정패널(217)의 데이터 라인들(DL1 내지 DLm)에 공급함과 동시에 8수평 기간에 해당되는 홀수번째 디지털 데이터를 메모리(219)에 저장한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 액정패널(217) 상에 형성되는 제 1 및 제 2 멀티 플렉서부(220, 230)를 이용하여 게이트 구동부(214)의 출력채널(G1 내지 Gn/i) 수를 n/i개로 감소시킴으로써 게이트 집적회로의 수를 감소시킬 수 있다. i가 8일 경우 게이트 구동부(214)의 출력채널(G1 내지 Gn/i) 수는 1/8로 감소하게 된다.
특히, 중대형의 액정 표시장치일 경우 하나의 게이트 집적회로만으로 액정패널(217)의 게이트 라인들(GL)을 구동할 수 있으므로 게이트 구동부(214)를 도 10에 도시된 바와 같이 다수의 데이터 집적회로를 포함하는 데이터 구동부(213)와 나란하게 배치함과 아울러 데이터 인쇄회로기판(210)에 직접 접속시킬 수 있다. 이때, 타이밍 제어부(218)로부터의 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)는 데이터 인쇄회로기판(210)과 게이트 구동부(214)를 경유하여 제 1 멀티 플렉서부(220)에 공급됨과 동시에 데이터 인쇄회로기판(210)과 게이트 구동부(214) 및 액정패널(217) 상의 신호배선을 경유하여 제 2 멀티 플렉서부(230)에 공급된다. 한편, 타이밍 제어부(218)로부터의 제 1 내지 제 3 스위칭 제어신호(S1, S2, S3)는 도 11에 도시된 바와 같이 데이터 인쇄회로기판(210)과 게이트 구동부(214)를 경유하여 제 1 멀티 플렉서부(220)에 공급됨과 동시에 데이터 인쇄회로기판(210) 의 신호배선(212)과 데이터 구동부(213)를 경유하여 제 2 멀티 플렉서부(230)에 공급된다.
따라서, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 데이터 인쇄회로기판(210)에 실장된 타이밍 제어부(218)로부터의 게이트 제어신호(GCS)를 게이트 구동부(214)에 전달하는 게이트 인쇄회로기판이 필요없게 된다. 결과적으로, 본 발명의 제 2 실시 예에 따른 액정 표시장치의 구동장치는 액정 표시장치의 구조를 단순화시킬 수 있으며 부품 수를 감소시킬 수 있다.
한편, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치에서 멀티 플렉서는 스위칭 제어신호의 j비트 수에 따라 2j개의 게이트 라인들을 구동할 수 있다.
다른 한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 스위칭 제어신호에 따라 i개의 게이트 라인에 스캔펄스를 순차적으로 공급하는 멀티 플렉서를 액정패널에 형성함으로써 게이트 집적회로의 출력채널 수를 감소시킬 수 있다. 이에 따라, 본 발명은 중대형 액정 표시장치일 경우 하나의 게이트 집적회로만으로 구동할 수 있으므로 액정 표시장치를 단순화시킬 수 있다. 또한, 본 발명은 각 게이트 라인의 일측 방향에 대응되는 공간에 최대 2개의 트랜지스터만으로 멀티 플렉서를 구성할 수 있으므로 멀티 플렉서의 점유면적을 최소화하여 액정패널의 외곽부의 사용 폭을 감소시킬 수 있다. 결과적으로, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 게이트 구동부의 구조 및 제조공정을 단순화시킴으로써 원가절감 및 수율을 향상시킬 수 있다.

Claims (15)

  1. m(단, m은 양의 정수)개의 데이터 라인들과 n(단, n은 m과 다른 양의 정수)개의 게이트 라인들에 의해 정의되는 영역에 액정셀이 형성된 액정패널과,
    상기 데이터 라인들에 비디오 신호를 공급하기 위한 데이터 구동부와,
    상기 n/i(단, i는 n보다 작은 양의 정수)개의 출력채널을 가지며 출력채널을 통해 상기 게이트 라인들을 구동하기 위한 스캔펄스를 출력하는 게이트 구동부와,
    상기 액정패널에 형성되어 상기 게이트 구동부의 출력채널로부터 공급되는 상기 스캔펄스를 i개의 게이트 라인들에 순차적으로 공급하기 위한 멀티 플렉서부와,
    상기 데이터 구동부와 상기 게이트 구동부를 제어함과 아울러 상기 멀티 플렉서부를 제어하기 위한 타이밍 제어부를 구비하며,
    상기 멀티 플렉서부는 상기 액정패널의 각 게이트 라인의 측방향에 대응되는 공간마다 최대 2개의 트랜지스터가 배치되도록 구성되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  2. 제 1 항에 있어서,
    상기 타이밍 제어부는 스위칭 제어신호를 발생하여 스위칭 제어신호 입력라인을 통해 상기 멀티 플렉서부에 공급하는 것을 특징으로 하는 액정 표시장치의 구 동장치.
  3. 제 2 항에 있어서,
    상기 멀티 플렉서부는 상기 스위칭 제어신호 입력라인을 통해 공급되는 스위칭 제어신호를 반전시키는 복수의 인버터와, 상기 스위칭 제어신호와 상기 반전된 스위칭 제어신호에 응답하여 상기 스캔펄스를 상기 i개의 게이트 라인들에 순차적으로 공급하는 복수의 트랜지스터를 포함하는 n/i개의 멀티 플렉서를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  4. 제 3 항에 있어서,
    상기 n/i개의 멀티 플렉서 각각은 상기 게이트 구동부의 출력채널로부터의 스캔펄스를 8개의 게이트 라인들에 순차적으로 공급하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  5. 제 1 항에 있어서,
    상기 데이터 구동부는 상기 타이밍 제어부가 실장되는 인쇄회로기판과 상기 데이터 라인들간에 접속되고,
    상기 게이트 구동부는 상기 데이터 구동부와 나란하도록 상기 게이트 라인들과 상기 인쇄회로기판간에 접속되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  6. m(단, m은 양의 정수)개의 데이터 라인들과 n(단, n은 m과 다른 양의 정수)개의 게이트 라인들에 의해 정의되는 영역에 액정셀이 형성된 액정패널과,
    상기 데이터 라인들에 비디오 신호를 공급하기 위한 데이터 구동부와,
    상기 n/i(단, i는 n보다 작은 양의 정수)개의 출력채널을 가지며 출력채널을 통해 상기 게이트 라인들을 구동하기 위한 스캔펄스를 출력하는 게이트 구동부와,
    상기 액정패널의 일측에 형성되어 상기 게이트 구동부의 홀수번째 출력채널로부터 공급되는 상기 스캔펄스를 i개의 홀수번째 게이트 라인들에 순차적으로 공급하기 위한 제 1 멀티 플렉서부와,
    상기 액정패널의 타측에 형성되어 상기 게이트 구동부의 짝수번째 출력채널로부터 공급되는 상기 스캔펄스를 i개의 짝수번째 게이트 라인들에 순차적으로 공급하기 위한 제 2 멀티 플렉서부와,
    상기 데이터 구동부와 상기 게이트 구동부를 제어함과 아울러 상기 제 1 및 제 2 멀티 플렉서부를 제어하기 위한 타이밍 제어부를 구비하며,
    상기 제 1 및 제 2 멀티 플렉서부 각각은 상기 액정패널의 각 게이트 라인의 측방향에 대응되는 공간마다 하나의 트랜지스터가 배치되도록 구성되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  7. 제 6 항에 있어서,
    상기 타이밍 제어부는 스위칭 제어신호를 발생하여 스위칭 제어신호 입력라 인을 통해 상기 제 1 및 제 2 멀티 플렉서부에 공급하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  8. 제 7 항에 있어서,
    상기 제 1 멀티 플렉서부는,
    상기 스위칭 제어신호 입력라인을 통해 공급되는 스위칭 제어신호를 반전시키는 복수의 인버터와, 상기 스위칭 제어신호와 상기 반전된 스위칭 제어신호에 응답하여 상기 스캔펄스를 상기 i개의 홀수번째 게이트 라인들에 순차적으로 공급하는 복수의 홀수 트랜지스터를 포함하는 k(단, k는 (n/i)/2인 양의 정수)개의 홀수 멀티 플렉서를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  9. 제 8 항에 있어서,
    상기 k개의 홀수 멀티 플렉서 각각은 상기 게이트 구동부의 홀수번째 출력채널로부터의 스캔펄스를 8개의 홀수번째 게이트 라인들에 순차적으로 공급하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  10. 제 7 항에 있어서,
    상기 제 2 멀티 플렉서부는,
    상기 스위칭 제어신호 입력라인을 통해 공급되는 스위칭 제어신호를 반전시키는 복수의 인버터와, 상기 스위칭 제어신호와 상기 반전된 스위칭 제어신호에 응 답하여 상기 스캔펄스를 상기 i개의 짝수번째 게이트 라인들에 순차적으로 공급하는 복수의 짝수 트랜지스터를 포함하는 k(단, k는 (n/i)/2인 양의 정수)개의 짝수 멀티 플렉서를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  11. 제 10 항에 있어서,
    상기 k개의 짝수 멀티 플렉서 각각은 상기 게이트 구동부의 짝수번째 출력채널로부터의 스캔펄스를 8개의 짝수번째 게이트 라인들에 순차적으로 공급하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  12. 제 6 항에 있어서,
    상기 타이밍 제어부가 실장되며 상기 데이터 구동부가 접속되는 인쇄회로기판과,
    상기 타이밍 제어부에 내장되어 상기 i수평 기간에 해당되는 홀수번째 디지털 데이터 및 짝수번째 디지털 데이터를 교번적으로 저장하는 메모리를 더 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
  13. 제 12 항에 있어서,
    상기 게이트 구동부는 상기 데이터 구동부와 나란하도록 상기 게이트 라인들과 상기 인쇄회로기판간에 접속되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  14. 제 13 항에 있어서,
    상기 스위칭 제어신호는 상기 인쇄회로기판과 상기 게이트 구동부를 경유하여 상기 제 1 멀티 플렉서부에 공급됨과 동시에 상기 인쇄회로기판과 상기 게이트 구동부와 상기 액정패널의 가장자리를 경유하여 상기 제 2 멀티 플렉서부에 공급되는 것을 특징으로 하는 액정 표시장치의 구동장치.
  15. 제 13 항에 있어서,
    상기 스위칭 제어신호는 상기 인쇄회로기판과 상기 게이트 구동부를 경유하여 상기 제 1 멀티 플렉서부에 공급됨과 동시에 상기 인쇄회로기판과 상기 데이터 구동부를 경유하여 상기 제 2 멀티 플렉서부에 공급되는 것을 특징으로 하는 액정 표시장치의 구동장치.
KR1020040114903A 2004-12-29 2004-12-29 액정 표시장치의 구동장치 KR20060076480A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114903A KR20060076480A (ko) 2004-12-29 2004-12-29 액정 표시장치의 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114903A KR20060076480A (ko) 2004-12-29 2004-12-29 액정 표시장치의 구동장치

Publications (1)

Publication Number Publication Date
KR20060076480A true KR20060076480A (ko) 2006-07-04

Family

ID=37168754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114903A KR20060076480A (ko) 2004-12-29 2004-12-29 액정 표시장치의 구동장치

Country Status (1)

Country Link
KR (1) KR20060076480A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148017A (zh) * 2011-04-21 2011-08-10 深超光电（深圳）有限公司 液晶显示阵列基板及其驱动方法
CN102866551A (zh) * 2012-10-11 2013-01-09 深圳市华星光电技术有限公司 液晶显示装置及其驱动电路
CN103021359A (zh) * 2012-12-10 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其驱动控制方法和显示装置
CN105261322A (zh) * 2015-11-13 2016-01-20 湖南普照爱伯乐平板显示器件有限公司 一种平板显示器及其驱动背板
CN110264934A (zh) * 2019-06-11 2019-09-20 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、显示面板及显示装置
CN111210751A (zh) * 2020-01-14 2020-05-29 维沃移动通信有限公司 一种显示驱动电路、显示屏及电子设备

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148017A (zh) * 2011-04-21 2011-08-10 深超光电（深圳）有限公司 液晶显示阵列基板及其驱动方法
CN102866551A (zh) * 2012-10-11 2013-01-09 深圳市华星光电技术有限公司 液晶显示装置及其驱动电路
WO2014056239A1 (zh) * 2012-10-11 2014-04-17 深圳市华星光电技术有限公司 液晶显示装置及其驱动电路
CN102866551B (zh) * 2012-10-11 2015-04-15 深圳市华星光电技术有限公司 液晶显示装置及其驱动电路
CN103021359A (zh) * 2012-12-10 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其驱动控制方法和显示装置
US9685127B2 (en) 2012-12-10 2017-06-20 Boe Technology Group Co., Ltd. Array substrate, method for driving array substrate, and display device
CN105261322A (zh) * 2015-11-13 2016-01-20 湖南普照爱伯乐平板显示器件有限公司 一种平板显示器及其驱动背板
CN110264934A (zh) * 2019-06-11 2019-09-20 重庆惠科金渝光电科技有限公司 显示面板的驱动电路、显示面板及显示装置
CN111210751A (zh) * 2020-01-14 2020-05-29 维沃移动通信有限公司 一种显示驱动电路、显示屏及电子设备

Similar Documents

Publication Publication Date Title
US10488967B2 (en) Shift register circuit and touch display apparatus thereof
US7403185B2 (en) Liquid crystal display device and method of driving the same
US7817126B2 (en) Liquid crystal display device and method of driving the same
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
US20030090614A1 (en) Liquid crystal display
US7688301B2 (en) Apparatus and method for driving liquid crystal display device
KR20070013013A (ko) 표시 장치
KR20080010551A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101244656B1 (ko) 액정표시장치
KR102019763B1 (ko) 액정표시장치 및 그 구동방법
KR100962502B1 (ko) 액정표시장치의 구동장치
KR20060076480A (ko) 액정 표시장치의 구동장치
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR100933452B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20060127796A (ko) Ｄｓｄ ｌｃｄ 구동방법 및 그 구동기기
KR20070042337A (ko) 액정 표시장치의 구동장치 및 구동방법
KR20120071743A (ko) 액티브 매트릭스 표시장치
KR100811321B1 (ko) 액정 표시 장치
KR101136259B1 (ko) 액정표시장치의 구동장치 및 그 구동방법
KR100934093B1 (ko) 액정표시장치
KR102212454B1 (ko) 액정표시장치
KR102290615B1 (ko) 액정표시장치
KR100969628B1 (ko) 액정표시장치의 구동장치
KR20050065815A (ko) 액정표시장치의 구동장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination