JP2764978B2 - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2764978B2
JP2764978B2 JP63326780A JP32678088A JP2764978B2 JP 2764978 B2 JP2764978 B2 JP 2764978B2 JP 63326780 A JP63326780 A JP 63326780A JP 32678088 A JP32678088 A JP 32678088A JP 2764978 B2 JP2764978 B2 JP 2764978B2
Authority
JP
Japan
Prior art keywords
flag
service processor
arithmetic processing
illegal state
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63326780A
Other languages
English (en)
Other versions
JPH02171838A (ja
Inventor
恭幸 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63326780A priority Critical patent/JP2764978B2/ja
Publication of JPH02171838A publication Critical patent/JPH02171838A/ja
Application granted granted Critical
Publication of JP2764978B2 publication Critical patent/JP2764978B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に主記憶装置,演算
処理装置および入出力処理装置がシステム制御装置に接
続され、前記システム制御装置にサービスプロセッサが
接続されている情報処理装置に関する。
〔従来の技術〕
従来、この種の情報処理装置は演算処理装置と入出力
装置が不正状態検出時、サービスプロセッサに対して不
正状態情報の引取りを要求しサービスプロセッサはサー
ビスプロセッサ内の磁気ディスク装置に不正状態情報を
格納していた。
〔発明が解決しようとする課題〕
上述した従来の情報処理装置は、演算処理装置と入出
力処理装置が不正状態検出時サービスプロセッサに対し
て不正状態情報の引取りを要求し、サービスプロセッサ
は不正状態情報を磁気ディスク装置に格納しているた
め、ソフトウェアが意図的に発生させた不正状態の情報
もサービスプロセッサは磁気ディスク装置に格納するこ
とになり、演算処理装置で走行するソフトウェアの種類
によっては不正状態の発生頻度がきわめて高くなりサー
ビスプロセッサの負担が増大し、かつ磁気ディスク装置
の容量が増大する欠点がある。
〔課題を解決するための手段〕
本発明の第1の情報処理装置は、 演算処理装置と入出力情報処理装置は不正状態検出
時、主記憶装置上に不正状態情報を格納する手段と、サ
ービスプロセッサに前記不正状態の検出を通知する手段
を有し、 サービスプロセッサは、フラグを有し、不正状態検出
の通知を受信すると、前記フラグがセットされていれば
主記憶装置から不正状態情報を読出し記憶する手段を有
し、 意図的に不正状態を発生させる一連の処理と、該処理
の前にフラグのセットを指示し、該処理の終了後前記フ
ラグのセットを指示する処理を行なうソフトウェアを有
し、 演算処理装置は、前記フラグのセット/リセット指示
を受けてサービスプロセッサに前記フラグのセット/リ
セットを指示する手段を有する。
本発明の第2の情報処理装置は、 演算処理装置は、フラグと、不正状態検出時前記フラ
グがセットされている場合には、不正状態情報を主記憶
装置に格納する手段と、サービスプロセッサに前記不正
状態の検出を通知する手段を有し、 意図的に不正状態を発生させる一連の処理の処理と、
該処理前に前記フラグのリセットを指示し、該処理の終
了後前記フラグのセットを指示するソフトウェアを有
し、 サービスプロセッサは前記通知を受信すると、主記憶
装置上の前記不正状態情報を読出し記録する手段を有す
る。
本発明の第3の情報処理装置は、 演算処理装置は複数種類の不正状態を検出する手段
と、前記複数種類の不正状態の各々に対応するフラグ
と、不正状態検出時、該検出した不正状態の種類に対応
した前記フラグがセットされている場合に不正状態情報
を主記憶装置上に格納する手段と、前記サービスプロセ
ッサに前記不正状態検出を通知する手段を有し、 意図的に不正状態を発生させる一連の処理と、該処理
の前に前記不正状態に対応するフラグのリセットを演算
処理装置に指示し、該処理が終了すると前記フラグのセ
ットを演算処理装置に指示するソフトウェアを有し、 サービスプロセッサは前記通知を受信すると主記憶装
置から前記不正状態情報を読出し記録する手段を有す
る。
〔作用〕
したがって、真の不正状態(ソフトウェアの意図しな
い不正状態)の情報のみを磁気ディスク装置等に格納す
ることができるために磁気ディスク容量を削減でき、ま
たサービスプロセッサが主記憶装置の不正状態を磁気デ
ィスク装置に格納するのは真の不正状態の検出時のみと
なりサービスプロセッサの負荷を軽減できる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第1図は本発明の情報処理装置の第1の実施例を示す
ブロック図、第2図と第3図は第1図に示した実施例の
動作を説明するためのフローチャートである。
この情報処理装置は、主記憶装置1、演算処理装置3
および入出力処理装置4がシステム制御装置2に接続さ
れ、システム制御装置2に、磁気ディスク装置6が実装
されたサービスプロセッサ5が接続されて構成されてい
る。そして、サービスプロセッサ5は、フラグと、意図
的に不正状態を発生させる一連の処理と、該処理の前に
前記フラグのリセットを指示し、該処理の終了後前記フ
ラグのセットを指示する処理を行なうソフトウェアを有
している。
第1図に示す構成において演算処理装置3が不正状態
を検出した場合の動作について第2図、第3図により説
明する。第2図はフラグのセット/リセットの動作を、
第3図は演算処理装置3で不正状態を検出した場合の動
作を示している。
第2図を参照すると、ソフトウェアはまず意図的に不
正状態(プログラムエラー,プログラム別外等)を発生
させる一連の処理(ステップ8)の前にフラグのリセッ
トを指示する(ステップ7)。演算処理装置3はこの指
示を受けるとサービスプロセッサ5に対してフラグのリ
セットを指示し(ステップ11)、サービスプロセッサ5
はこの指示を受取ると自身のフラグをリセットする(ス
テップ13)。ソフトウェアは意図的に不正状態を発生さ
せる一連の処理終了後フラグのセットを指示し(ステッ
プ9)、演算処理装置3はこの指示を受けるとサービス
プロセッサ5に対してフラグのセットを指示し(ステッ
プ12)、サービスプロセッサ5はこの指示を受取ると自
身のフラグをセットする(ステップ14)。ソフトウェア
のフラグのセットを指示後、意図的には不正状態を発生
させない処理を行なう(ステップ10)。
第3図を参照すると、演算処理装置3は不正状態を検
出するとシステム制御装置2を介して主記憶装置1へ不
正状態情報を格納し(ステップ15)、サービスプロセッ
サ5に対して、不正状態を検出したことを通知する(ス
テップ16)。サービスプロセッサ5はこの通知を受け取
るとフラグをチェックし(ステップ17)、フラグがリセ
ットされていればソフトウェアによる意図した不正状態
であるため何もせずに終了する。フラグがセットされて
いればソフトウェアの意図しない不正状態であるため主
記憶装置1から不正状態情報読出し磁気ディスク装置6
に格納する(ステップ18)。
第4図は本発明の情報処理装置の第2の実施例を示す
ブロック図、第5図と第6図は第4図に示した実施例の
動作を説明するためのフローチャートである。
この情報処理装置は、主記憶装置21、演算処理装置23
および入出力処理装置4がシステム制御装置22に接続さ
れ、システム制御装置22に、磁気ディスク装置26が実装
されたサービスプロセッサ25が接続されて構成されてい
る。そして演算処理装置23は、フラグと、意図的に不正
状態を発生させる一連の処理と、該処理の前に前記フラ
グのリセットを指示し、該処理の終了後前記フラグのセ
ットを指示する処理を行なうソフトウェアを有してい
る。
第5図に示す構成において演算処理装置23が不正状態
を検出した場合の動作について第5図、第6図により説
明する。第5図はフラグのセット/リセットの動作を、
第6図は演算処理装置23で不正状態を検出した場合の動
作を示している。
第4図を参照すると、ソフトウェアはまず意図的に不
正状態(プログラムエラー,プログラム例外等)を発生
させる一連の処理(ステップ28)の前にフラグのリセッ
トを指示し(ステップ27)演算処理装置23はこの指示を
受けると自身のフラグをリセットする(ステップ31)。
ソフトウェアは意図的に不正状態を発生させる一連の処
理終了後フラグのセットを指示し(ステップ29)、演算
処理装置23はこの指示を受けると自身のフラグをセット
する(ステップ32)。ソフトウェアはこの後、意図的に
は不正状態を発生させない処理を行なう(ステップ3
0)。
第6図を参照すると、演算処理装置23は不正状態を検
出するとフラグをチェックし(ステップ33)、フラグが
リセットされていればソフトウェアの意図する不正状態
であるため何もせずに終了する。フラグがセットされて
いればソフトウェアの意図しない不正状態であるためシ
ステム制御装置22を介して主記憶装置21に不正状態情報
を格納し(ステップ34)、サービスプロセッサ25に対し
て不正状態の検出を通知する(ステップ35)。サービス
プロセッサ25はこの通知を受取ると、主記憶装置21から
不正状態情報を読出し、磁気ディスク装置26に格納する
(ステップ36)。
第7図は本発明の情報処理装置の第3の実施例を示す
ブロック図、第8図と第9図は第7図に示した実施例の
動作を説明するためのフローチャートである。
この情報処理装置は、主記憶装置41、演算処理装置43
および入出力処理装置44がシステム制御装置42に接続さ
れ、システム制御装置42に、磁気ディスク装置46が実装
されたサービスプロセッサ45が接続されて構成されてい
る。そして、演算処理装置43は複数種類の不正状態の各
々に対応するフラグを有し、意図的に不正状態に発生さ
せる一連の処理と、該処理の前に前記不正状態に対応す
るフラグのリセットを演算処理装置43に指示し、該処理
が終了すると前記フラグのセットを演算処理装置43に指
示する処理を行なうソフトウェアを有している。
第7図に示す構成において演算処理装置43が不正状態
を検出した場合の動作について第8図、第9図により説
明する。第8図はフラグのセット/リセットの動作を、
第9図は演算処理装置43で不正状態を検出した場合の動
作を示している。
第8図を参照すると、ソフトウェアはまず意図的に不
正状態を発生させる一連の処理(ステップ48)の前に意
図的に発生させる不正状態の種類に対応するフラグのリ
セットを指示し(ステップ47)、演算処理装置43はこの
指示を受けると対応するフラグをリセットする(ステッ
プ51)。ソフトウェアは意図的に不正状態を発生させる
一連の処理(ステップ48)終了後フラグのセットを指示
し(ステップ49)、演算処理装置43はこの指示を受ける
と自身のフラグをセットする(ステップ52)。上記ソフ
トウェアによるフラグのセット/リセット指示は、不正
状態の種類毎に実行される。すなわちある一時点におい
てある種類のフラグはセットされた状態であり、他の種
類のフラグはリセットされた状態であるということがあ
りうる。ソフトウェアはこの後、意図的には不正状態を
発生させない一連の処理を行なう(ステップ50)。
第9図を参照すると、演算処理装置43は不正状態を検
出すると、その不正状態の種類に対応するフラグをチェ
ックし(ステップ53)、リセットされていればソフトウ
ェアの意図する不正状態であるため何もせずに終了す
る。フラグがセットされていればソフトウェアの意図し
ない不正状態であるためシステム制御装置42を介して主
記憶装置41に不正状態情報を格納し、サービスプロセッ
サ45に不正状態の検出を通知する(ステップ55)。サー
ビスプロセッサ45はこの通知を受取ると主記憶装置41か
ら不正状態情報を読出し、磁気ディスク装置46に格納す
る(ステップ56)。
〔発明の効果〕
以上説明したように本発明は、演算処理装置あるいは
入出力装置が不正状態検出時不正状態情報を主記憶装置
に格納し、演算処理装置上で走行するソフトウェアによ
りセット/リセット可能なフラグがセットされている時
にのみサービスプロセッサが主記憶装置から不正状態情
報を読出し記録することにより、また、演算処理装置が
不正状態検出時、演算処理装置上で走行するソフトウェ
アにより不正状態の種類対応にセット/リセット可能な
フラグがセットされている場合に演算処理装置が不正状
態情報を主記憶装置上に格納し、サービスプロセッサに
通知し、サービスプロセッサは主記憶装置から不正状態
情報を読出し記録することにより、真の不正状態(ソフ
トウェアを意図しない不正状態)の情報のみを磁気ディ
スク装置等に格納することができるため磁気ディスク容
量を削減でき、またサービスプロセッサが主記録装置の
不正状態情報を磁気ディスク装置に格納するのは真の不
正状態の検出時のみとなり、サービスプロセッサの負荷
を軽減できる効果がある。
【図面の簡単な説明】
第1図は本発明の情報処理装置の第1の実施例を示すブ
ロック図、第2図と第3図は第1の実施例の動作を説明
するためのフローチャート、第4図は本発明の情報処理
装置の第2の実施例を示すブロック図、第5図と第6図
は第2の実施例の動作を説明するためのフローチャー
ト、第7図は本発明の情報処理装置の第3実施例を示す
ブロック図、第8図と第9図は第3の実施例の動作を説
明するためのフローチャートである。 1,21,41……主記憶装置、 2,22,42……システム制御装置、 3,23,43……演算処理装置、 4,24,44……入出力処理装置、 5,25,45……サービスプロセッサ、 6,26,46……磁気ディスク装置、 7〜18,27〜36.47〜56……ステップ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】主記憶装置、演算処理装置と入出力装置が
    システム制御装置に接続され、前記システム制御装置に
    サービスプロセッサが接続されている情報処理装置にお
    いて、 前記演算処理装置は、複数種類の不正状態を検出する手
    段と、前記複数種類の不正状態の各々に対応するフラグ
    と、不正状態検出時、該検出した不正状態の種類に対応
    した前記フラグがセットされている場合に不正状態情報
    を前記主記憶装置上に格納する手段と、前記サービスプ
    ロセッサに前記不正状態検出を通知する手段を有し、 意図的に不正状態を発生させる一連の処理と、該処理の
    前に前記不正状態に対応するフラグのリセットを前記演
    算処理装置に指示し、該処理が終了すると前記フラグの
    セットを前記演算処理装置に指示する処理を行なうソフ
    トウェアを有し、 前記サービスプロセッサは前記通知を受信すると前記主
    記憶装置から前記不正状態情報を読出し記録する手段を
    有することを特徴とする情報処理装置。
JP63326780A 1988-12-23 1988-12-23 情報処理装置 Expired - Fee Related JP2764978B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63326780A JP2764978B2 (ja) 1988-12-23 1988-12-23 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63326780A JP2764978B2 (ja) 1988-12-23 1988-12-23 情報処理装置

Publications (2)

Publication Number Publication Date
JPH02171838A JPH02171838A (ja) 1990-07-03
JP2764978B2 true JP2764978B2 (ja) 1998-06-11

Family

ID=18191623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63326780A Expired - Fee Related JP2764978B2 (ja) 1988-12-23 1988-12-23 情報処理装置

Country Status (1)

Country Link
JP (1) JP2764978B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765276B2 (ja) * 1991-06-25 1998-06-11 日本電気株式会社 擬似障害表示方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916055A (ja) * 1982-07-16 1984-01-27 Nec Corp 擬似障害自動発生装置
JPS63254539A (ja) * 1987-04-10 1988-10-21 Fujitsu Ltd エラ−ログ方式

Also Published As

Publication number Publication date
JPH02171838A (ja) 1990-07-03

Similar Documents

Publication Publication Date Title
JP2764978B2 (ja) 情報処理装置
JP3190902B2 (ja) 性能監視装置、性能監視方法および性能監視プログラムを記録した記録媒体
JPH0319026A (ja) 有償ソフトウェアチェック方式
JPH05100847A (ja) 情報処理装置のメモリ保護方式
JPS6035376A (ja) デ−タ記録検査方式
JP3264985B2 (ja) ディスク制御装置
JP2600376B2 (ja) メモリ制御装置
JP2917889B2 (ja) ソフトウェア自動選択インストールシステムおよび自動選択インストール方法
JPH0683714A (ja) 拡張記憶制御装置
JPH02129738A (ja) 情報処理装置
JP3505797B2 (ja) 通信データ処理装置
JP3241662B2 (ja) 診断制御方式およびそのプログラム記録媒体
JPH02297235A (ja) メモリデータ保護回路
JPS61221937A (ja) 例外事象検出方式
JP3042034B2 (ja) 障害処理方式
JPH01251240A (ja) 暴走検出方式
JPH0317755A (ja) マイクロプロセツサ応用回路
JPH0340413B2 (ja)
JPS6037936B2 (ja) 監視装置
JPH05189393A (ja) リセット処理回路
JPS61198379A (ja) 光学的文字読取装置のフオ−マツト情報ロ−ド装置
JPH01296357A (ja) 入出力装置
JPH0469746A (ja) メモリダンプ方式
JPS6349950A (ja) フアイル排他制御装置
JPS59107498A (ja) メモリのデ−タの読み出し方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees