JP3505797B2 - 通信データ処理装置 - Google Patents
通信データ処理装置Info
- Publication number
- JP3505797B2 JP3505797B2 JP18292194A JP18292194A JP3505797B2 JP 3505797 B2 JP3505797 B2 JP 3505797B2 JP 18292194 A JP18292194 A JP 18292194A JP 18292194 A JP18292194 A JP 18292194A JP 3505797 B2 JP3505797 B2 JP 3505797B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- special code
- transmission
- special
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、送信されて来るデータ
中に、送信許可コードとか送信禁止コード等の特殊コー
ドが混在させられているデータを処理する通信データ処
理装置に関するものである。
中に、送信許可コードとか送信禁止コード等の特殊コー
ドが混在させられているデータを処理する通信データ処
理装置に関するものである。
【０００２】
【従来の技術】セントロニクスやＳＣＳＩ等の高速のホ
ストインターフェースを通してデータを受け取る通信デ
ータ処理装置においては、通常、ＤＭＡ転送（ＤＭＡ…
ダイレクト・メモリ・アクセス）によってメモリやディ
スク等の記憶装置にデータを収納しておき、後にＣＰＵ
（中央演算処理装置）で処理する。ところが、送信され
て来るデータとデータとの間に、通信データ処理装置に
所定の動作を要請する信号である特殊コードが混って送
られて来る場合がある。
ストインターフェースを通してデータを受け取る通信デ
ータ処理装置においては、通常、ＤＭＡ転送（ＤＭＡ…
ダイレクト・メモリ・アクセス）によってメモリやディ
スク等の記憶装置にデータを収納しておき、後にＣＰＵ
（中央演算処理装置）で処理する。ところが、送信され
て来るデータとデータとの間に、通信データ処理装置に
所定の動作を要請する信号である特殊コードが混って送
られて来る場合がある。
【０００３】そのような特殊コードとしては、例えば、
次のようなものがある。 ステータス送信コードＣT …通信データ処理装置のステ
ータスを知らせよ。 送信禁止コードＣS …通信データ処理装置からの送信を
禁止する。 送信許可コードＣQ …通信データ処理装置からの送信を
許可する。
次のようなものがある。 ステータス送信コードＣT …通信データ処理装置のステ
ータスを知らせよ。 送信禁止コードＣS …通信データ処理装置からの送信を
禁止する。 送信許可コードＣQ …通信データ処理装置からの送信を
許可する。
【０００４】このような特殊コードが送られて来た場
合、特殊コードに対応した動作は、本来直ちに実行され
なければならない。しかし、前記のような通信データ処
理装置では、データ転送が全部終了してからＣＰＵによ
る処理動作に移り、転送されて来たデータを順に処理し
て該特殊コードの番になった時に初めて実行される。こ
れでは対応動作が、時間的に遅れたものとなってしま
う。そこで、通信データ処理装置に特殊コード検出部を
設け、特殊コードを受信した段階で直ちに対応するよう
にした通信データ処理装置が考えられている。
合、特殊コードに対応した動作は、本来直ちに実行され
なければならない。しかし、前記のような通信データ処
理装置では、データ転送が全部終了してからＣＰＵによ
る処理動作に移り、転送されて来たデータを順に処理し
て該特殊コードの番になった時に初めて実行される。こ
れでは対応動作が、時間的に遅れたものとなってしま
う。そこで、通信データ処理装置に特殊コード検出部を
設け、特殊コードを受信した段階で直ちに対応するよう
にした通信データ処理装置が考えられている。
【０００５】図２は、そのような通信データ処理装置を
示す図である。図２において、１はシステムバス、２は
ＣＰＵ、３はメモリ、４はホストインターフェース、５
は特殊コード検出部、５Ａはステータス送信コード検出
回路、５Ｂは送信許可コード検出回路、５Ｃは送信禁止
コード検出回路、５１はステータス送信コードレジス
タ、５２はステータス送信コード比較器、５３は送信許
可コードレジスタ、５４は送信許可コード比較器、５５
は送信禁止コードレジスタ、５６は送信禁止コード比較
器、５７はＯＲ回路、６はＤＭＡコントローラである。
示す図である。図２において、１はシステムバス、２は
ＣＰＵ、３はメモリ、４はホストインターフェース、５
は特殊コード検出部、５Ａはステータス送信コード検出
回路、５Ｂは送信許可コード検出回路、５Ｃは送信禁止
コード検出回路、５１はステータス送信コードレジス
タ、５２はステータス送信コード比較器、５３は送信許
可コードレジスタ、５４は送信許可コード比較器、５５
は送信禁止コードレジスタ、５６は送信禁止コード比較
器、５７はＯＲ回路、６はＤＭＡコントローラである。
【０００６】データは、外部の装置例えば、ホストコン
ピュータ等より送信されて来るが、そのデータはホスト
インターフェース４を通して受信される。逆に、通信デ
ータ処理装置より外部に対して送信する場合も、ホスト
インターフェース４を通して送信される。受信されたデ
ータは、ＤＭＡコントローラ６およびシステムバス１を
経由して、メモリ３にＤＭＡ転送される。
ピュータ等より送信されて来るが、そのデータはホスト
インターフェース４を通して受信される。逆に、通信デ
ータ処理装置より外部に対して送信する場合も、ホスト
インターフェース４を通して送信される。受信されたデ
ータは、ＤＭＡコントローラ６およびシステムバス１を
経由して、メモリ３にＤＭＡ転送される。
【０００７】特殊コード検出部５は、送信されて来るデ
ータ中に特殊コードが混じっていた場合に、それを検出
するためのものであり、ステータス送信コード検出回路
５Ａ，送信許可コード検出回路５Ｂおよび送信禁止コー
ド検出回路５Ｃとから成る。ステータス送信コード検出
回路５Ａは、ステータス送信コードレジスタ５１とステ
ータス送信コード比較器５２とから構成されるが、ステ
ータス送信コードレジスタ５１には、検出しようとして
いるステータス送信コードＣT を設定しておく（例、
「１４Ｈ」）。ステータス送信コード比較器５２は、受
信したデータをステータス送信コードＣT と比較し、そ
のコードが混じっていたらＯＲ回路５７に検出信号（ハ
イ）を送る。
ータ中に特殊コードが混じっていた場合に、それを検出
するためのものであり、ステータス送信コード検出回路
５Ａ，送信許可コード検出回路５Ｂおよび送信禁止コー
ド検出回路５Ｃとから成る。ステータス送信コード検出
回路５Ａは、ステータス送信コードレジスタ５１とステ
ータス送信コード比較器５２とから構成されるが、ステ
ータス送信コードレジスタ５１には、検出しようとして
いるステータス送信コードＣT を設定しておく（例、
「１４Ｈ」）。ステータス送信コード比較器５２は、受
信したデータをステータス送信コードＣT と比較し、そ
のコードが混じっていたらＯＲ回路５７に検出信号（ハ
イ）を送る。
【０００８】同様に、送信許可コード検出回路５Ｂは送
信許可コードレジスタ５３と送信許可コード比較器５４
とから構成され、送信禁止コード検出回路５Ｃは送信禁
止コードレジスタ５５と送信禁止コード比較器５６とか
ら構成される。そして、送信許可コードレジスタ５３，
送信禁止コードレジスタ５５には、それぞれ送信許可コ
ードＣQ （例、「１１Ｈ」），送信禁止コードＣ
S （例、「１３Ｈ」）を設定しておき、送信許可コード
比較器５４，送信禁止コード比較器５６で検出する。こ
の例では、特殊コードの種類は３種としているが、必要
に応じて増加することが出来る。特殊コードを増加する
場合は、その特殊コードに対応して、コード設定用レジ
スタおよび比較器が設けられる。
信許可コードレジスタ５３と送信許可コード比較器５４
とから構成され、送信禁止コード検出回路５Ｃは送信禁
止コードレジスタ５５と送信禁止コード比較器５６とか
ら構成される。そして、送信許可コードレジスタ５３，
送信禁止コードレジスタ５５には、それぞれ送信許可コ
ードＣQ （例、「１１Ｈ」），送信禁止コードＣ
S （例、「１３Ｈ」）を設定しておき、送信許可コード
比較器５４，送信禁止コード比較器５６で検出する。こ
の例では、特殊コードの種類は３種としているが、必要
に応じて増加することが出来る。特殊コードを増加する
場合は、その特殊コードに対応して、コード設定用レジ
スタおよび比較器が設けられる。
【０００９】ＯＲ回路５７の出力は、ＤＭＡコントロー
ラ６とＣＰＵ２とに送られる。ハイの出力が出た時、Ｄ
ＭＡコントローラ６に対しては、ＤＭＡ転送の中断を指
令し、ＣＰＵ２に対しては割り込みをかける。ＯＲ回路
５７は、いずれか１つの入力がハイであればハイの出力
を出すから、いずれかの特殊コードが検出された場合、
ＤＭＡ転送を中断すると共に、ＣＰＵ２に割り込みをか
けることになる。ＣＰＵ２が、特殊コードに対応した処
理（例、ステータス信号を送出したり、送信許可あるい
は送信禁止を表すフラグをソフト的に作成するというよ
うな処理）を済ませた後、ＤＭＡ転送が再開される。
ラ６とＣＰＵ２とに送られる。ハイの出力が出た時、Ｄ
ＭＡコントローラ６に対しては、ＤＭＡ転送の中断を指
令し、ＣＰＵ２に対しては割り込みをかける。ＯＲ回路
５７は、いずれか１つの入力がハイであればハイの出力
を出すから、いずれかの特殊コードが検出された場合、
ＤＭＡ転送を中断すると共に、ＣＰＵ２に割り込みをか
けることになる。ＣＰＵ２が、特殊コードに対応した処
理（例、ステータス信号を送出したり、送信許可あるい
は送信禁止を表すフラグをソフト的に作成するというよ
うな処理）を済ませた後、ＤＭＡ転送が再開される。
【００１０】図３は、従来例におけるデータ転送状況を
示す図である。（イ）は送信されて来るデータおよび特
殊コードを示し、（ロ）はそれらの通信データ処理装置
内での処理時間を示している。ｔ1 〜ｔ6 は時刻、Ｔ1
〜Ｔ3 は割込処理時間である。データＤ1 の後にステー
タス送信コードＣT が送られて来ているので、それを検
出すると直ぐに割り込み処理が行われる。Ｔ1 は、その
割込処理時間である。それが終わった後、次のデータＤ
2 のＤＭＡ転送が再開される。以下、送信許可コードＣ
Q ，送信禁止コードＣS 等の特殊コードが検出される度
に、同様の処理が行われる。
示す図である。（イ）は送信されて来るデータおよび特
殊コードを示し、（ロ）はそれらの通信データ処理装置
内での処理時間を示している。ｔ1 〜ｔ6 は時刻、Ｔ1
〜Ｔ3 は割込処理時間である。データＤ1 の後にステー
タス送信コードＣT が送られて来ているので、それを検
出すると直ぐに割り込み処理が行われる。Ｔ1 は、その
割込処理時間である。それが終わった後、次のデータＤ
2 のＤＭＡ転送が再開される。以下、送信許可コードＣ
Q ，送信禁止コードＣS 等の特殊コードが検出される度
に、同様の処理が行われる。
【００１１】なお、このような通信データ処理装置に関
連する文献としては、例えば、特開平４−68433 号公
報，特開平４−353477号公報，特開平４−123160号公
報，特開平４−44333 号公報がある。
連する文献としては、例えば、特開平４−68433 号公
報，特開平４−353477号公報，特開平４−123160号公
報，特開平４−44333 号公報がある。
【００１２】
【発明が解決しようとする課題】前記した従来の通信デ
ータ処理装置では、特殊コードを受信する度にＤＭＡ転
送を中断し、ＣＰＵへの割り込み処理を行い、それが済
んでからＤＭＡ転送を再開していたので、データの転送
が遅らされ、転送効率が悪いという問題点があった。本
発明は、このような問題点を解決することを課題とする
ものである。
ータ処理装置では、特殊コードを受信する度にＤＭＡ転
送を中断し、ＣＰＵへの割り込み処理を行い、それが済
んでからＤＭＡ転送を再開していたので、データの転送
が遅らされ、転送効率が悪いという問題点があった。本
発明は、このような問題点を解決することを課題とする
ものである。
【００１３】
【課題を解決するための手段】前記課題を解決するた
め、請求項１の発明は、受信信号に含まれるデータをＣ
ＰＵの処理を伴わずにメモリに転送するＤＭＡコントロ
ーラを有する通信データ処理装置において、前記受信信
号に含まれる前記ＣＰＵに対する処理を要請する第１の
特殊コードを検出する第１の特殊コード検出手段と、前
記受信信号に含まれる前記ＣＰＵの直接処理を伴わない
設定動作を要請する第２の特殊コードを検出する第２の
特殊コード検出手段と、前記第２の特殊コード検出手段
による前記第２の特殊コードの検出に対応して該第２の
特殊コードに対応した設定動作を行う設定手段と、前記
第１の特殊コード検出手段により前記第１の特殊コード
が検出された場合は、前記ＤＭＡコントローラによるＤ
ＭＡ転送を中断させるとともに、前記ＣＰＵに対する割
り込み信号を発生し、前記第２の特殊コード検出手段に
より前記第２の特殊コードが検出された場合は、前記設
定手段による設定動作を行うとともに、該第２の特殊コ
ードをスキップして前記ＤＭＡコントローラによるＤＭ
Ａ転送を続行する制御手段とを具備することを特徴とす
る。 また、請求項２の発明は、請求項１の発明におい
て、前記第１の特殊コードは、所定のステータスを知ら
せるステータス送信コードであり、前記第２の特殊コー
ドは、送信の禁止を設定する送信禁止コード若しくは送
信の許可を設定する送信許可コードであることを特徴と
する。
め、請求項１の発明は、受信信号に含まれるデータをＣ
ＰＵの処理を伴わずにメモリに転送するＤＭＡコントロ
ーラを有する通信データ処理装置において、前記受信信
号に含まれる前記ＣＰＵに対する処理を要請する第１の
特殊コードを検出する第１の特殊コード検出手段と、前
記受信信号に含まれる前記ＣＰＵの直接処理を伴わない
設定動作を要請する第２の特殊コードを検出する第２の
特殊コード検出手段と、前記第２の特殊コード検出手段
による前記第２の特殊コードの検出に対応して該第２の
特殊コードに対応した設定動作を行う設定手段と、前記
第１の特殊コード検出手段により前記第１の特殊コード
が検出された場合は、前記ＤＭＡコントローラによるＤ
ＭＡ転送を中断させるとともに、前記ＣＰＵに対する割
り込み信号を発生し、前記第２の特殊コード検出手段に
より前記第２の特殊コードが検出された場合は、前記設
定手段による設定動作を行うとともに、該第２の特殊コ
ードをスキップして前記ＤＭＡコントローラによるＤＭ
Ａ転送を続行する制御手段とを具備することを特徴とす
る。 また、請求項２の発明は、請求項１の発明におい
て、前記第１の特殊コードは、所定のステータスを知ら
せるステータス送信コードであり、前記第２の特殊コー
ドは、送信の禁止を設定する送信禁止コード若しくは送
信の許可を設定する送信許可コードであることを特徴と
する。
【００１４】
【作 用】データと混在して送られて来る特殊コードと
してステータス送信コード等のＣＰＵに対する処理を要
請する第１の特殊コードが送られて来た時には、ＤＭＡ
転送を中断するとともに、ＣＰＵに割り込みをかける。
しかし、送信許可コード若しくは送信禁止コード等のＣ
ＰＵの直接処理を伴わない設定動作を要請する第２の特
殊コードが送られて来た時には、設定手段による該第２
の特殊コードに対応する設定動作を行うとともに、該第
２の特殊コードをスキップしてＤＭＡコントローラによ
るＤＭＡ転送を続行する。これにより、ＤＭＡ転送が中
断される時間が少なくなり、転送効率が向上する。
してステータス送信コード等のＣＰＵに対する処理を要
請する第１の特殊コードが送られて来た時には、ＤＭＡ
転送を中断するとともに、ＣＰＵに割り込みをかける。
しかし、送信許可コード若しくは送信禁止コード等のＣ
ＰＵの直接処理を伴わない設定動作を要請する第２の特
殊コードが送られて来た時には、設定手段による該第２
の特殊コードに対応する設定動作を行うとともに、該第
２の特殊コードをスキップしてＤＭＡコントローラによ
るＤＭＡ転送を続行する。これにより、ＤＭＡ転送が中
断される時間が少なくなり、転送効率が向上する。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の通信データ処理装置を示
す図である。符号は図２のものと対応し、７はフラグレ
ジスタである。図２と同じ符号のものは同様のものであ
るので、説明は省略する。フラグレジスタ７は、この通
信データ処理装置から送信元であるホストコンピュータ
へ、現在送信することが許されているか否かを示すフラ
グを表示する場所として設置されたものである。
に説明する。図１は、本発明の通信データ処理装置を示
す図である。符号は図２のものと対応し、７はフラグレ
ジスタである。図２と同じ符号のものは同様のものであ
るので、説明は省略する。フラグレジスタ７は、この通
信データ処理装置から送信元であるホストコンピュータ
へ、現在送信することが許されているか否かを示すフラ
グを表示する場所として設置されたものである。
【００１６】ホストコンピュータから送信許可コードＣ
Q が送られて来た時には、フラグレジスタ７にフラグを
セットし、送信禁止コードＣS が送られて来た時には、
リセットする。即ち、送信許可コード比較器５４が、送
信されて来るデータ中に送信許可コードＣQ を検出した
時には、その出力でフラグをセットする。一方、送信禁
止コード比較器５６が送信禁止コードＣS を検出した時
には、その出力でフラグをリセットする。
Q が送られて来た時には、フラグレジスタ７にフラグを
セットし、送信禁止コードＣS が送られて来た時には、
リセットする。即ち、送信許可コード比較器５４が、送
信されて来るデータ中に送信許可コードＣQ を検出した
時には、その出力でフラグをセットする。一方、送信禁
止コード比較器５６が送信禁止コードＣS を検出した時
には、その出力でフラグをリセットする。
【００１７】そして、この通信データ処理装置からホス
トコンピュータへ、何らかの送信を行おうとするプログ
ラムが動作されようとした時には、そのプログラム中に
フラグレジスタ７の値を確認するステップを入れてお
く。確認した時に、フラグがセットされていれば送信を
実行するし、リセットされていれば送信を実行しない。
トコンピュータへ、何らかの送信を行おうとするプログ
ラムが動作されようとした時には、そのプログラム中に
フラグレジスタ７の値を確認するステップを入れてお
く。確認した時に、フラグがセットされていれば送信を
実行するし、リセットされていれば送信を実行しない。
【００１８】フラグレジスタ７のフラグに関係する特殊
コード、即ち、送信許可コードＣQおよび送信禁止コー
ドＣS は、本発明においては、フラグレジスタ７に対す
る処理（セット，リセット）を済ませば、送られて来た
目的は達成されたことになるので、いまさらメモリ３に
格納する必要はない。そこで、送信許可コード比較器５
４，送信禁止コード比較器５６は、ＤＭＡコントローラ
６に対し、それらが検出した特殊コードは飛び越して
（スキップして）、データの転送を行うように指示す
る。
コード、即ち、送信許可コードＣQおよび送信禁止コー
ドＣS は、本発明においては、フラグレジスタ７に対す
る処理（セット，リセット）を済ませば、送られて来た
目的は達成されたことになるので、いまさらメモリ３に
格納する必要はない。そこで、送信許可コード比較器５
４，送信禁止コード比較器５６は、ＤＭＡコントローラ
６に対し、それらが検出した特殊コードは飛び越して
（スキップして）、データの転送を行うように指示す
る。
【００１９】なお、ステータス送信コード比較器５２が
ステータス送信コードＣT を検出した時には、従来と同
様に動作する。即ち、ステータス送信コードＣT が送ら
れて来た時には、ＤＭＡコントローラ６に対してＤＭＡ
転送を中断する指令を出すと共に、ＣＰＵ２に割り込み
をかけ、この通信データ処理装置のステータス信号を送
出する動作を行う。それが済んでから、ＤＭＡ転送を再
開する。
ステータス送信コードＣT を検出した時には、従来と同
様に動作する。即ち、ステータス送信コードＣT が送ら
れて来た時には、ＤＭＡコントローラ６に対してＤＭＡ
転送を中断する指令を出すと共に、ＣＰＵ２に割り込み
をかけ、この通信データ処理装置のステータス信号を送
出する動作を行う。それが済んでから、ＤＭＡ転送を再
開する。
【００２０】図４は、本発明におけるデータ転送状況を
示す図である。符号は、図３のものに対応している。ス
テータス送信コードＣT が送られて来た時には、従来と
同様、ＤＭＡ転送を中断し、割り込み処理をしている。
しかし、送信許可コードＣQや送信禁止コードＣS が送
られて来た時には、ＤＭＡ転送を中断して割り込み処理
をすることはせず、特殊コードはスキップしてデータの
転送を続行している。図４（ロ）を図３（ロ）と対比す
れば分かるように、割込処理時間がＴ1 ＋Ｔ2＋Ｔ3 か
らＴ1 だけに減少しており、データの転送が早められて
いる。即ち、データの転送効率が向上する。
示す図である。符号は、図３のものに対応している。ス
テータス送信コードＣT が送られて来た時には、従来と
同様、ＤＭＡ転送を中断し、割り込み処理をしている。
しかし、送信許可コードＣQや送信禁止コードＣS が送
られて来た時には、ＤＭＡ転送を中断して割り込み処理
をすることはせず、特殊コードはスキップしてデータの
転送を続行している。図４（ロ）を図３（ロ）と対比す
れば分かるように、割込処理時間がＴ1 ＋Ｔ2＋Ｔ3 か
らＴ1 だけに減少しており、データの転送が早められて
いる。即ち、データの転送効率が向上する。
【００２１】前記実施例では、送信許可コードと送信禁
止コードについて述べたが、本発明は、他の場合、例え
ばシフトインとシフトアウト等のコントロールコードに
も適用出来る。
止コードについて述べたが、本発明は、他の場合、例え
ばシフトインとシフトアウト等のコントロールコードに
も適用出来る。
【００２２】
【発明の効果】以上述べた如く本発明のデータ処理装置
によれば、データと混在して送られて来る特殊コードと
してＣＰＵに対する処理を要請する第１の特殊コードが
送られて来た時には、ＤＭＡ転送を中断するとともに、
ＣＰＵに割り込みをかけるが、ＣＰＵの直接処理を伴わ
ない設定動作を要請する第２の特殊コードが送られて来
た時には、設定手段による第２の特殊コードに対応する
設定動作を行うとともに、該第２の特殊コードをスキッ
プしてＤＭＡコントローラによるＤＭＡ転送を続行す
る。これにより、ＤＭＡ転送が中断される時間が少なく
なり、転送効率が向上する。
によれば、データと混在して送られて来る特殊コードと
してＣＰＵに対する処理を要請する第１の特殊コードが
送られて来た時には、ＤＭＡ転送を中断するとともに、
ＣＰＵに割り込みをかけるが、ＣＰＵの直接処理を伴わ
ない設定動作を要請する第２の特殊コードが送られて来
た時には、設定手段による第２の特殊コードに対応する
設定動作を行うとともに、該第２の特殊コードをスキッ
プしてＤＭＡコントローラによるＤＭＡ転送を続行す
る。これにより、ＤＭＡ転送が中断される時間が少なく
なり、転送効率が向上する。
【図面の簡単な説明】
【図１】 本発明の通信データ処理装置を示す図
【図２】 従来の通信データ処理装置を示す図
【図３】 従来例におけるデータ転送状況を示す図
【図４】 本発明におけるデータ転送状況を示す図
１…システムバス、２…ＣＰＵ、３…メモリ、４…ホス
トインターフェース、５…特殊コード検出部、５Ａ…ス
テータス送信コード検出回路、５Ｂ…送信許可コード検
出回路、５Ｃ…送信禁止コード検出回路、５１…ステー
タス送信コードレジスタ、５２…ステータス送信コード
比較器、５３…送信許可コードレジスタ、５４…送信許
可コード比較器、５５…送信禁止コードレジスタ、５６
…送信禁止コード比較器、５７…ＯＲ回路、６…ＤＭＡ
コントローラ、７…フラグレジスタ、ＣT …ステータス
送信コード、ＣQ …送信許可コード、ＣS …送信禁止コ
ード、Ｄ1 〜Ｄ4 …データ、Ｔ1 〜Ｔ3 …割込処理時間
トインターフェース、５…特殊コード検出部、５Ａ…ス
テータス送信コード検出回路、５Ｂ…送信許可コード検
出回路、５Ｃ…送信禁止コード検出回路、５１…ステー
タス送信コードレジスタ、５２…ステータス送信コード
比較器、５３…送信許可コードレジスタ、５４…送信許
可コード比較器、５５…送信禁止コードレジスタ、５６
…送信禁止コード比較器、５７…ＯＲ回路、６…ＤＭＡ
コントローラ、７…フラグレジスタ、ＣT …ステータス
送信コード、ＣQ …送信許可コード、ＣS …送信禁止コ
ード、Ｄ1 〜Ｄ4 …データ、Ｔ1 〜Ｔ3 …割込処理時間
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 南 秀樹
埼玉県岩槻市府内３丁目７番１号 富士
ゼロックス株式会社内
(72)発明者 杉田 浩
埼玉県岩槻市府内３丁目７番１号 富士
ゼロックス株式会社内
(72)発明者 田中 智
埼玉県岩槻市府内３丁目７番１号 富士
ゼロックス株式会社内
(56)参考文献 特開 平４−353477（ＪＰ，Ａ）)
特開 平４−68433（ＪＰ，Ａ）)
特開 平４−123160（ＪＰ，Ａ）)
特開 昭61−75450（ＪＰ，Ａ)
特開 昭64−61848（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/28 310
ＷＰＩ（ＤＩＡＬＯＧ)
Claims (2)
- 【請求項１】 受信信号に含まれるデータをＣＰＵの処
理を伴わずにメモリに転送するＤＭＡコントローラを有
する通信データ処理装置において、 前記受信信号に含まれる前記ＣＰＵに対する処理を要請
する第１の特殊コードを検出する第１の特殊コード検出
手段と、 前記受信信号に含まれる前記ＣＰＵの直接処理を伴わな
い設定動作を要請する第２の特殊コードを検出する第２
の特殊コード検出手段と、 前記第２の特殊コード検出手段による前記第２の特殊コ
ードの検出に対応して該第２の特殊コードに対応した設
定動作を行う設定手段と、 前記第１の特殊コード検出手段により前記第１の特殊コ
ードが検出された場合は、前記ＤＭＡコントローラによ
るＤＭＡ転送を中断させるとともに、前記ＣＰＵに対す
る割り込み信号を発生し、前記第２の特殊コード検出手
段により前記第２の特殊コードが検出された場合は、前
記設定手段による設定動作を行うとともに、該第２の特
殊コードをスキップして前記ＤＭＡコントローラによる
ＤＭＡ転送を続行する制御手段とを具備することを特徴
とする通信データ処理装置。 - 【請求項２】 前記第１の特殊コードは、 所定のステータスを知らせるステータス送信コードであ
り、 前記第２の特殊コードは、 送信の禁止を設定する送信禁止コード若しくは送信の許
可を設定する送信許可コードであることを特徴とする請
求項１記載の通信データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18292194A JP3505797B2 (ja) | 1994-07-12 | 1994-07-12 | 通信データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18292194A JP3505797B2 (ja) | 1994-07-12 | 1994-07-12 | 通信データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0830543A JPH0830543A (ja) | 1996-02-02 |
| JP3505797B2 true JP3505797B2 (ja) | 2004-03-15 |
Family
ID=16126713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18292194A Expired - Fee Related JP3505797B2 (ja) | 1994-07-12 | 1994-07-12 | 通信データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505797B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000274562A (ja) | 1999-03-24 | 2000-10-03 | Tokai Rubber Ind Ltd | 積層コルゲートチューブ |
-
1994
- 1994-07-12 JP JP18292194A patent/JP3505797B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| 特開 平４−１２３１６０（ＪＰ，Ａ）） |
| 特開 平４−３５３４７７（ＪＰ，Ａ）） |
| 特開 平４−６８４３３（ＪＰ，Ａ）） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0830543A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| US4038642A (en) | Input/output interface logic for concurrent operations | |
| US8200875B2 (en) | Processing and forwarding of message-signaled interrupts | |
| JPH1115675A (ja) | 割込みコントローラ及び制御システム | |
| JP2003114859A (ja) | Ｕｓｂ接続機器 | |
| JP3505797B2 (ja) | 通信データ処理装置 | |
| JP2900627B2 (ja) | 割り込み制御装置 | |
| JPH0542749A (ja) | 印刷中断処理装置 | |
| JP2005275452A (ja) | データ転送制御システム | |
| JP3453395B2 (ja) | 情報転送システム | |
| JPH05265947A (ja) | Ｓｃｓｉコントローラ | |
| JP2893033B2 (ja) | Ｄｍａチャネル識別制御方式 | |
| JPS58158746A (ja) | 情報処理装置 | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| JPH05265784A (ja) | ディスク装置 | |
| JPS63157239A (ja) | デ−タ処理装置 | |
| JPH0713879A (ja) | バス接続装置 | |
| JPH0131224B2 (ja) | ||
| JPH04209058A (ja) | 割込み処理装置 | |
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH06202879A (ja) | 割込み処理方法 | |
| JPH03270334A (ja) | 調歩同期式通信における受信制御装置 | |
| JPH0287234A (ja) | 情報処理システム | |
| JPS63106856A (ja) | チヤネルインタ−フエイス距離延長装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |