JPS63106856A - チヤネルインタ−フエイス距離延長装置 - Google Patents

チヤネルインタ−フエイス距離延長装置

Info

Publication number
JPS63106856A
JPS63106856A JP25288486A JP25288486A JPS63106856A JP S63106856 A JPS63106856 A JP S63106856A JP 25288486 A JP25288486 A JP 25288486A JP 25288486 A JP25288486 A JP 25288486A JP S63106856 A JPS63106856 A JP S63106856A
Authority
JP
Japan
Prior art keywords
input
output
channel interface
opi
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25288486A
Other languages
English (en)
Inventor
Kazuo Sakakawa
坂川 和男
Satoshi Nojima
聡 野島
Haruki Fukuda
福田 治樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25288486A priority Critical patent/JPS63106856A/ja
Publication of JPS63106856A publication Critical patent/JPS63106856A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 チャネルインターフェイス距離延長装置において、入出
力装置の電源オン・オフ状態を電源状態検出・通知手段
で検出してこれを電源状態記憶・監視手段に通知して記
憶させることにより、第1の距離延長装置が入出力装置
の電源がオンで使用可能状態にあることをチェックした
時、タグ線を先行制御してセレクションの高速化が図れ
る様にしたものである。
〔産業上の利用分野〕
本発明はチャネルインタルフェイス距離延長装置の改良
に関するものである。
今日のOA化に伴い、磁気テープ装置やラインプリンタ
等の周辺入出力装置は計算機本体より遠方に設置される
傾向にある。この為、計算機の入出力チャネル装置(以
1−’、 cllと省略する)と入出力袋W(以下、I
loと省略する)との間を接続するチャネルインターフ
ェイスは遠距離化、高速化の傾向にある。
そこで、チャネルインターフェイスの接続距離を直列伝
送路によって延長する距離延長装置は、CHとIloと
の間のデータ転送速度をできるだり阻害しないで遠距離
化が実現できることが要望されている。
〔従来の技術〕
一般に、CIlとIloとの間でデータ転送を行う際に
は、 ・特定のIloをセレクションするイニシャルセレクシ
ョンシーケンス ・データ転送を行・うデータ転送シーケンス・データ転
送が終了した時の終了シーケンスからなっているが、チ
ャネルインターフェイスのイニシャルセレクションシー
ケンスはタグTAG信号の立−■−り又は立下りを利用
して進めるインターロック形式が用いられている。
第4図はCBと170との間に第1及び第2の距離延長
装置が配置された従来例のイニシャルセレクションシー
ケンスで、第4図(alは先行制御のない場合、第4図
(11)は先行制御がある場合である。
以下、 CHから出力される信号に対してば0.入力す
る信号にはiの添字を付けるとして、第4図(alによ
りイニシャルセレクションシーケンスを説明する。
■ CHは入出力インターフェイス上でI10選択する
ことを要求するアドレス値、八〇Ro及び5ELoを出
力する。
■ 第1の距離延長装置(以F、装置1と省略する)は
ADRo及びアドレス値とS E L oに対応する通
知を所定のフレームに乗せて直列伝送路を介して第2の
距離延長装置(以下、装置2と省略する)に送出する。
■ 装置2はこの通知を受りて、あたかもC11が送出
したかの様にADRo及びアドレス値と!V1.oをI
loに送出する。
■ Iloは例えば電源がオン6、ニなっていて使用可
能状態の時にADRoと5IELoを受イ菖すると、動
作可能を示すOPiで応答する。
■ 装置2は0門に対応する通知を所定のフレームに乗
せて直列伝送路を介して装置1に送出するので、装置1
はこれを受りてOPiをC1iに送出する。
■ CHはOPiを受信すると八〇I?oをオフにする
が、これが装置1及び装置2を介し“ζI10に送出さ
れる。Iloはこれに応答して自分のアドレス値及びA
DRiを装置2.装置1を介してCIに送出する。
■ CIはアドレスの一致の確認をした後、C?IDO
で例えばIloのデータを読出すと云うコマンドを装置
1.装置2を介してIlo lこ送出する。
■ Iloはこれに応答して送出中のADRiをオフに
する6C11はこのオフを受信してCMDoがIloで
受信されたとしてCMDoをオフにする。
■ CMDoがオフになったことをIloが検出すると
、例えば動作可能であることを示すステータス及びST
S iをCIlに送出してこれに応答する。
[相] そして、C11から5TSiを受信した事を示
ずSV。
をIloに送出してイニシャルシーケンスが終了し。
データシーケンスに移行する。
この様に応答を待って次のステ・ノブに進むと云うイン
ターロック形式のシグナルシーケンスは、装W1と装置
2の伝送路の距離が延長すればする程、伝搬遅延時間d
が長くなるので処理時間が長くなる。
そこで、OPiオンに対するADRoオフやCMDoオ
ンに対するADRiオフの様にシーケンスが決まってい
るものに対しては、第4図(b)に示ず様に装置1゜装
置2がIlo、CIの代行して伝搬遅延時間をOにして
処理時間の短縮を図っている。即ち、■ C1lがAD
Roと5HLoを送出すると、装置1はイニシャルセレ
クションの通知をフレームに乗せて装置2に送出する。
装置2はこの通知を受信してIloに対してADRoと
5ELoを出力する。
■ I 10は使用可能状態の時、八D Ro + S
 L! l−oを受信するとOPiで応答する。
■ 装置2はOPiを受信するとCHを代行してΔDR
オフを先行出力する。そこで、IloはADRoオフに
対してADRiで応答する。
■ 装置2はOPi、ADRi、アドレス値をひとまと
めにしたものに対応する通知をフレームに乗せて装置1
に送る。
■ 装置1はこの通知を受信してCI(にOPiを出力
し、CHはこのOPiによりADRoをオフにする。
■ 装置1はこのADRoオフに対応してADRiをC
Hに送出するので、CIlはCMDoを出力する。
■ 装置1はCMDoとコマンドに対応する通知を装置
2に送出する。
以下、第4図(alと同じシーケンスである。
さて、この様なシーケンスを行う装置1.装置2のブロ
ック図が第5図に示されているが、第5図(alの第2
の距離延長装置の各部の機能は次の様である。尚、TA
Gはタグ線に乗る信号、BUSはバス線に乗る信号でア
ドレス、コマンド等があり、 TAGと対になって送受
信される。
先ず、第2のチャネルインターフェイス入出力回路1は
Iloより入力するTAGi信号の立上り、立下りを検
出し、それをマイクロプロセッサ(以下。
μmCPUと省略する)4に通知し、μmCPUの制御
の下に入力したTAGiに応答してTAGoを出力する
又、BUSi、 BUSoを用いてデータ、コマンドを
入出力する 次に、データバッファ制御回路2及びデータバッファ3
はデータ転送シーケンスの際にデータのブロック転送を
行う為に使用される。又、μmCPU4はチャネルイン
ターフェイス手順と伝送路を直列伝送する為の伝送手順
との間の変換をする機能を持つ。更に、フレーム受信回
路5.フレーム送信回路6は伝送路上のフレームを分解
し又は組み立てる。
尚、第5図(blの第1の距離延長装置のフレーム送信
回路7.フレーム受信回路8.データバッファ制御回路
9.データバッファ101μmCPU ILL12チャ
ネルインターフェイス入出力回路12の機能は第5図t
a+と同じである。
〔発明が解決しようとする問題点〕 ここで、前記の様に装置1と装置2との間隔を大きくす
ると信号の伝搬遅延時間が増加して信号応答時間が長く
なる。そこで、先行制御をしてその影響の軽減を図って
いるが、この伝搬遅延時間の影響を更に軽減しなければ
ならないと云う問題点がある。
〔問題点を解決する為の手段〕
上記の問題点は第1図に示すチャネルインターフェイス
距離延長装置により解決される。
22は第2のチャネルインターフェイス入出力装置1よ
り出力される入出力装置の電源オン・オフ状態を検出し
て第2のフレーム送受信部20に送出する電源状態検出
・通知手段22であり、23は第1のフレーム送受信部
21より送出される電源オン・オフ状態を記憶して監視
する電源状態記憶・監視手段である。
〔作用〕
本発明は第1の距離延長装置に入出力装置の電源オン・
オフ状態、即ち使用可能か否かを記憶する電源状態記憶
・監視手段22を設けた。
即ち、イニシャルシーケンスの際に入出力チャネル装置
からのADRo及び5ELoに対して、入出力装置が使
用可能な場合にはOPiの応答があることは明らかなの
で、第1の距離延長装置で入出力装置が使用可能なこと
が判ればOPiを先行制御して、第1の距離延長装置か
らOPjオンを入出力チャネル装置に送出する様にした
そこで、入出力チャネル装置よりのADRoオフの送出
のタイミングが早くなると共に、伝搬遅延時間の影響が
軽減される。
〔実施例〕
第2図は本発明の実施例のブロック図で、第2図(al
は第2の距離延長装置のゾロツク図、第2図(blは第
1の距離延長装置のゾロツク図を示す。
尚、全図を通じて同−符月は同一・対象物を示す。
又、叶i立トり検出回路22L 5EIj立上り検出回
路222及び電源オン状態通知回路223は電源状態検
出・通知手段22の部分、電源オン状態監視回路231
.アドレスレジスタ232は電源状態記憶・監視手段2
3の部分である。
以下、第2図でイニシャルセレクションシーろンスにお
ける各部の動作を説明する。
先ず、第2図fa)において、第2のチャネルインター
フェイス入出力回路1からIloに出力したADRo、
 5ELoに応答するOPi又は5IiLiをOPi立
上り検出回路221又は5ELi立上り検出回路222
が検出する。
前者が検出されればこの110は使用0■能であり。
後者が検出された時は使用不1+J能であるが、前者が
検出されたとして検出結果を電源オン状態通知回路22
3に送る。そこで、μmCPI+4は電源オン状態通知
回路223の内容を見てj:j:、 dQオン状態のi
m知をフレーム送信回路6を介して装置1に送出する。
第2図(blの装置1のフレーム受信回路8は装置2か
らのIloの電源オン状態を受信して、例えばRAMで
構成された電源オン状態監視回路231にフラグ1を書
込む。書込みアドレスはアドレスレジスタ232より指
定されるが、OPiを出力したIloと一致している。
尚、電源オン状態監視回路231内のフラグは初期状態
では全て0になっている。
次に、第3図は第2図によるイニシャルセレクションシ
ーゲンスで、第3図(a)はIloが電源投入後、初め
てのセレクションを受ける場合、第3図(blは電源投
入後2回以上のセレクションを受ける場合を示す。
先ず、第3図(alを説明する。
■ C1lはへDIンo、SE1.oを出力する。
■ 装置1はADRo、 SEl、o及びアドレス値に
対応する通知を所定のフレームに乗せて直列伝送路を介
して装置2に送出すると共に、電源オン状態監視回路を
チェックすると上記のアドレスのIloの電源オン情報
がセットされていないので、装置2からのOPiを待つ
(電源投入後、初めてのセレクションの為に0になって
いる)。
■ Iloは電源オン状態の時、ADRo、 5ELo
を受信したのでOPiで応答するが、装W2は第4図中
)と同じ< ADRoオフの先行制御によりIloはA
DRiを送出する。そこで、装置2はQpi、 ADR
i、アドレス値に対応する通知を所定のフレームに乗せ
て装置1に送る。
■ 装置1は叶iオンの通知を受信すると、電源オン状
態監視回路231内のこのI10アドレスに対応するビ
ットを1にする(電源オンフラグをセットする)と共に
、CIlにOPiを出力する。
■ 以下、第4図(hlと同様である。
次に、第3図(+1)を説明する。
■ CBがADRo、 5ELoを出力する。
■ 装置1はA D 11 o 、 S V L o及
びアドレス値に対応する通知を所定のフレームに乗せて
直列伝送路を介して装置2乙こ送出すると共に、電源オ
ン状態監視回路231をチェックしてこのアドレスの電
源オン情報のフラグが1になっていることを確認して、
OPiの先行制御によりCHはADRoオフを送出する
■CHのADRoオフに対して、装置1はADRiの先
行制御によりCIはCMDoを送出し、CMDoとコマ
ンド(例えば、リード)に対応する通知を所定のフレー
ムに乗せて装置2に送出する。
■ 装置2は0項の通知によりIloに対してADRo
5ELoを出力し、Iloは電源オンの時、OPiを送
出する。そこで、装置2はADRoオフをIloに送出
し、■出する。
■ 装置1はOPiオンの通知を受けると、電源オン状
BM視回路231のこのIloのアドレスに対応するビ
ットを1にする(書換え前も1になっていたが、最新の
データに更新する為である)。
■ 装置2は0項の通知を受信するとIloに対してC
MDoを出力し、IloはADRiオフで応答する。
■ 以F、第4図(blと同様である。
即ち、Iloの電源オン・オフ状態のチェ・ツクを装置
1で行うことにより、イニシャルセレクションシーケン
スにおけるOPiの先行制御が可能となるので、伝搬遅
延時間の影響が軽減されてイニシャルセレクションシー
ケンスに要する時間が短縮する。
これにより、データセレクションシーケンス。
終了シーケンスを含めた全シーケンスが短縮される。
(発明の効果〕 以上詳細に説明した様に本発明によれば、伝搬遅延時間
の影響が軽減されると云う効果がある。
尚、この為にイニシャルセレクションシーケンスの処理
時間が更に短縮されるのでデータ転送能力が改善される
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の実施例のブロック図、第3図は第2図
によるイニシャルセレクションシーケンス、 第4図は従来例によるイニシャルセレクションシーケン
ス、 第5図は従来例のブロック図を示す。 図において、 1は第2のチャネルインターフェイス入出力回路、 12は第1のチャネルインターフェイス入出力回路、 20は第2のフレーム送受信部、 21は第1のフレーム送受信部、 22は電源状態検出・通知手段、 23は電源状態記憶・監視手段を示す。

Claims (1)

  1. 【特許請求の範囲】 計算機の入出力チャネル装置から第1の距離延長装置内
    の第1のチャネルインターフェイス入出力回路(12)
    に入力したタグ信号に対応する通知を、第1のフレーム
    送受信部(21)で所定のフレームに乗せて直列伝送路
    を介して第2の距離延長装置に送出し、 第2の距離延長装置では第2のフレーム送受信部(20
    )で得られた該通知に対応するタグ信号を第2のチャネ
    ルインターフェイス回路(1)から入出力装置に出力し
    、 該入出力装置から該入出力チャネル装置へのタグ信号の
    伝送も同様な手順で行われるチャネルインターフェイス
    距離延長装置において、 該第2の距離延長装置に該第2のチャネルインターフェ
    イス入出力回路(1)より出力される該入出力装置の電
    源オン・オフ状態を検出して該第2のフレーム送受信部
    (20)に送出する電源状態検出・通知手段(22)を
    付加し、 該第1の距離延長装置に該第1のフレーム送受信部(2
    1)より送出される電源オン・オフ状態を記憶して監視
    する電源状態記憶・監視手段(23)を付加したことを
    特徴とするチャネルインターフェイス距離延長装置。
JP25288486A 1986-10-24 1986-10-24 チヤネルインタ−フエイス距離延長装置 Pending JPS63106856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25288486A JPS63106856A (ja) 1986-10-24 1986-10-24 チヤネルインタ−フエイス距離延長装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25288486A JPS63106856A (ja) 1986-10-24 1986-10-24 チヤネルインタ−フエイス距離延長装置

Publications (1)

Publication Number Publication Date
JPS63106856A true JPS63106856A (ja) 1988-05-11

Family

ID=17243500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25288486A Pending JPS63106856A (ja) 1986-10-24 1986-10-24 チヤネルインタ−フエイス距離延長装置

Country Status (1)

Country Link
JP (1) JPS63106856A (ja)

Similar Documents

Publication Publication Date Title
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
EP0290942B1 (en) Guest machine execution control system for virtual machine system
JP3446653B2 (ja) データ転送装置
JPS63106856A (ja) チヤネルインタ−フエイス距離延長装置
US5931932A (en) Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
JP2747154B2 (ja) 入出力処理装置
JPH06188909A (ja) 異常パケット処理方式
JPH1011411A (ja) 割込み制御システム
JPH103463A (ja) プロセッサ間通信方法
JP2821176B2 (ja) 情報処理装置
JPH076133A (ja) データ転送方法及びデータ処理システム
JP3056169B2 (ja) データ送受信方式とその方法
JP2925049B2 (ja) 入力バッファ制御方式
JPH05128279A (ja) ワンチツプマイクロコンピユータ
JPH0588995A (ja) データ通信システム
JPS62232057A (ja) 擬似dma方式
KR19990038069U (ko) 메모리가변방식의 디엠에이 콘트롤러
JP2000003285A (ja) 割り込み処理方法および割り込み回路
JPH0374751A (ja) 入出力制御装置
JPH08179893A (ja) 情報処理装置
JPH05143531A (ja) データ処理装置
JPS6280750A (ja) システムバスのデ−タ転送装置
JPH0926943A (ja) データ通信方法及びその装置
JPS60136852A (ja) 情報処理装置の制御方式
JPS59224000A (ja) メモリアクセス方式