JPS60136852A

JPS60136852A - 情報処理装置の制御方式

Info

Publication number: JPS60136852A
Application number: JP24644883A
Authority: JP
Inventors: Hideo Hayashi; 英男林
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-12-26
Filing date: 1983-12-26
Publication date: 1985-07-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の属する技術分野〕本発明は、情報処理装置におけるデータ転送の優先処理
方式に関する。

〔従来技術の説明〕

従来の周辺制御装置と主記憶装置間のデータ転送制御装
置では、周辺制御装置からのバイト′データを主記憶装
置のワード構成に交換し、また、主記憶装置からのワー
ド構成のデータをハイドデータに変換し、周辺制御装置
に送出するために必要な転送データを一時的に保持する
ために、数ワード分のレジスタを有しているものが一般
的である。

しかし、周辺装置が高速になるにしたがって、主記憶装
置との間のデータ転送速度も、高速のものが必要とされ
ることになった。

このため、データ転送でのオーバーランの発生を少なく
する目的で、転送データを一時的に格納しておくデータ
記憶レジスタの容量を大きくしているが、多数のデータ
転送制御装置が同時に動作した場合には、一時的に転送
データを格納しているデータ記憶レジスタの転送データ
がなくなるか、あるいはあふれる状態に近くなっても、
上位装置はこのことを知る手段がなく、低い優先度が割
り当てられているデータ転送制御装置では、オーバーラ
ンを生じやすい欠点があった。

〔発明の目的〕

本発明は上記欠点を解決するもので、低い優先度が割り
当てられているデータ転送制御装置でも、オーバーラン
を生じる可能性を小さくした装置を提供することを目的
とする。

〔発明の特徴〕

本発明は、転送データを一時的に格納している転送デー
タ記憶部の格納データが、リードモード（周辺装置から
主記憶装置へ）なら一杯になりつつあることを、ライト
モード（主記憶装置から周辺装置へ）なら空になりつつ
あることを検出し、これを上位装置に通知し、上位装置
はこれを認識して優先処理することにより、データ転送
におけるオーバーラン発生確率を低くするようにしたこ
とを特徴とする。

〔実施例による説明〕

第１図は本発明実施例情報処理装置のブロック構成図で
ある。主記憶装置１と演算装置２とば制御装置３に接続
される。制御装置３には多数のデータ転送制御装置４が
接続される。それぞれのデータ転送制御装置４には、磁
気ディスク装置や磁気テープ装置などの、周辺装置を制
御する周１辺装置制御装置５が接続される。

このように構成された情報処理装置において、主記憶装
置１から周辺装置へ（ライトモード）のデータ転送は、
次のように実行される。データ転送制御装置４からのデ
ータ要求にしたがって、制御袋Ｗ３が主記憶装置１のデ
ータをデータ転送制御装置４におくる。データ転送制御
装置４は、設定された量の転送データが格納されるまで
、制御装置３にデータ要求を送出する。設定量のデータ
が格納され葛と、データ転送装置は、周辺装置との間で
データ転送を開始する。周辺装置との間のデータ転送は
一定速度で行われる。

一方、周辺装置から主記憶装置ｌへ（リードモード）の
データ転送の場合には、周辺装置からのデータが一時的
にデータ転送装置に格納される。

従来の情報処理装置では、多数のデータ転送装置４や演
算装置２から、制御装置３へのデータ要求が同時に出さ
れた場合に、優先度が低く割り当てられているデータ転
送装置の要求は待たされることが多く、データ転送装置
内のデータがなくなり、オーバーランが発生する場合が
あった。また、優先度の関係で、周辺装置制御装置から
のデータを、制御装置３に送ることができず、データ転
送装置内のデータが増え過ぎて、オーバーランが発生す
る場合があった。

そこで本発明では、データ転送制御装置４に沿えられた
データ量がライトモート時には一定量ν下に、リードモ
ード時には一定量以上になった場合に、データ転送制御
装置４が優先処理信号を送出し、制御装置３が、その装
置に対し優先処理を行うように構成されている。

第２図は本実施例におけるデータ転送制御装置４のブロ
ック構成図である。

モードレジスタ１１、読み出しアドレスレジスタ１２お
よび書込みアドレスレジスタ１３は検出回路１４に接続
される。読み出しアドレスレジスタ１２と店込みアドレ
スレジスタ１３とは、アドレスレジスタ１５を介してパ
ンツアメモリ１６に接続される。データレジスタ１７と
データレジスタＩ８とは、へソファメモリスイッチ１９
を介してパンツアメモリ１Ｇに接続される。データレジ
スタ２Ｏは、パンファメモリ１６とデータ変換スイッチ
２１とに接続される。検出回路１４とバッファメモリ１
６とは、制御装置３に接続される。データ変換スイッチ
２１とデータレジスタ１８とは、周辺装置制御装置５に
接続される。これらの各部は制御回路２２に接続されて
いるが、これについては図示していない。

モートレジスタ１１はデータ転送がリードモードか、ラ
イトモードかを示す。

読み出しアドレスレジスタ１２ば、読み出すべきバッフ
ァメモリ１６の番地を記憶する。

書込みアドレスレジスタ１３は、バッファメモリ１６に
データが書き込まれるたびに、その番地を記憶する。

検出回路１４はバッファメモリＩ６内のデータ量を判断
し、ライトモード時にはデータ量がある設定値以下にな
った場合に、リードモート時にはある設定値以上になっ
た場合に、制御装置３に対して、優先処理信号１００を
出力する。

アドレススイッチ１５は、リードモードまたはライトモ
ードの別により、読み出しアドレスレジスタ１２または
書込みアドレスレジスタ１３の、いずれか一方を選択す
る。

バッファメモリ１６は、制御装置３または周辺装置°制
御装置５からのデータを記憶し、周辺装置制御装置５ま
たは制御装置３へデータを送出する。

データレジスタ１７は、ライトモード時に、制御装置３
からのデータを一時的に格納する。ごのデータは、バッ
ファメモリスイッチ１９を介して、バッファメモリ１６
に送出される。

データレジスタ１８は、リードモー１一時に、周辺装置
制御装置４からのデータを一時的に格納する。

このデータは、バッファメモリスイッチ１９を介して、
バッファメモリ１６に送出される。

バッファメモリ１９ば、ライトモー１・時にはデータレ
ジスタ１７を、リードモード時にはデータレジスタ１８
をバッファメモリ１６に接続する。

データレジスタ２０は、周辺装置制御装置ｉ￥５に送る
データを一時的に格納する。

データ変換スイッチ２１ば、データレジスタ妬のデータ
をバイト形式に変換し°（、周辺装置制御装置５にデー
タを送出する。

制御回路２２は上記各部を制御する。

このデータ転送制御装置４による、ライトモードのデー
タ転送について説明する。データ転送のモードは、転送
開始に先だって、モードレジスタ１１に設定される。ア
ドレススイッチ１５は、書込みアドレスレジスタ１３を
選択し、書込みアドレスレジスタ１３は、バッファメモ
リ１６の書込み番地を記憶する。データ転送が始まると
、データレジスタ１７を介して、データがバッファメモ
リ１６に送られる。

パンツアメモリ托のデータ量が一定量以上になるまで、
制御装置３に対してデータ要求が送出される。一定量以
上のデータが格納されると、アドレススイッチ１５は、
読み出しアドレスレジスタ１２を選択し、読み出しアド
レスレジスタ１２は、バッファメモリ１６の読み出し番
地を記憶し、パンツアメモリ托は、データレジスタ２０
およびデータ変換スイッチ２１を介して、周辺装置制御
装置５にデータを送出する。検出回路１４は、書込みア
ドレスレジスタ１３の内容と読み出しアドレスレジスタ
１２の内容との差により、バッファメモリ１Ｇのデータ
量を監視し、一定量以下になると優先処理信号１００を
制御装置３に送出する。

リードモードの場合には、転送データがデータレジスタ
１８を介してバッファメモリ１６に入力され、バッファ
メモリ１６から制御装置３に、直接にデータが送出され
る。検出回路１４は、バッファメモリのデータ量が一定
量以上になると、優先処理信号１００を制御装置３に送
出する。

第３図は、制御装置３の要求処理回路の実施例のブロッ
ク構成図である。制御装置３には、データ転送制御装置
４と、演算装置２とが、あわせてｎ台接続されていると
する。これらのｎ台の装置を総称して、アクティブ装置
と呼ぶ。要求フラグ３０．３２．３４ば、アクティブ装
置からの要求信号でセントされる。優先処理フラグ３１
．３３．３５は要求信号Ｒが送出されてきた時に優先処
理信号Ｐが来ていると七ソ１−される。要求順位決定回
路３６は、要求信号に対する処理順序を、ボート番号順
Ｇと決定する。

データ転送制御装置Ａがボート０に、データ転送制御装
置Ｂがポート１に接続されていると仮定する。データ転
送制御装置ＡとＢとが全く同時に要求信号のみ１にして
きた場合は、要求フラグ３０と３２がセントされ、この
場合は要求順位決定回路３６によりＡの方が選択される
。データ転送制御装置Ａが要求信号のみを送出し、デー
タ転送制御装置Ｂが要求信号と共に優先処理信号を送出
した場合には、要求フラグ３０．３２と優先処理フラグ
３３がセントされる。この場合は、Ｂの方が先に処理さ
れる。これは、データ転送制御装置Ａ、Ｂが同時に周辺
制御装置との間でデータ転送中であった場合（ライト転
送と仮定）に、Ａのバッファメモリには転送データがま
だかなり残っており、Ｂのへソファメモリには転送デー
タが残り少ない場合のケースである。データ転送制御装
置からの優先処理信号がなければ、Ａの方の要求を先に
受付けるが、Ｂの方から優先処理信号が出され場合には
、Ｂの方の要求が先に受付けられる。従ってオーバーラ
ン発生の確率が少なくなる。

〔発明の効果〕本発明は以上説明したように、データ転送制御装置内に
一時格納している転送データ量により、要求の受付順位
を決定するよう構成するごとにより、データ転送でのオ
ーバーラン発生の確率を低下させることができるという
効果がある。

【図面の簡単な説明】

第１図は本発明実施例情報処理装置の実施例のブロック
構成図。第２図はデータ転送制御装置のブロック構成図。第３図は要求処理回路のブロック構成図。１・・・主記憶装置、２・・・演算装置、３・・・制御
装置、４・・・データ転送制御装置、５・・・周辺装置
制御装置、１１・・・モードレジスタ、１２・・・読み
出しアドレスレジスタ、１３・・・書込みアドレスレジ
スタ、１４・・・検出回路、１５・・・アドレススイッ
チ、１６・・・バッファメモリ、１７・・・データレジ
スタ、１８・・・データレジスタ、１９・・・バッファ
メモリスイッチ、２０・・・データレジスタ、２】・・
・データ変換スイッチ、２２・・・制御回路、３０．３
２．３４・・・要求フラグ、３１．３３．３５・・・優
先処理フラグ、３６・「・要求順位決定回路。特許出願人　日本電気株式会社代理人　弁理士　井　出　直　孝３爪　２　図九　３図

Claims

【特許請求の範囲】（１１主記憶装置と、周辺装置を接続制御する１個以上の周辺装置制御装置と
、この周辺装置制御装置のそれぞれに１対１に接続され、
上記主記憶装置と上記周辺装置制御装置との間の転送デ
ータを一時的に格納するバッファレジスタを有するデー
タ転送制御装置と、上記主記憶装置と上記データ転送制
御装置との間のデータ転送を制御する制御装置とを備えた情報処理装置において、上記データ転送制御装置は、上記バッファレジスタに格納されたデータの量を検出す
る手段と、この手段により検出されるデータ量が、上記主記憶装置
から上記周辺装置制御装置へのデータ転送時には、あら
かじめ定めた量より少なくなったときに、周辺装置制御
装置から主記憶装置へのデータ転送時には、あらかじめ
定めた量より多くなったときに、それぞれ上記制御装置
に優先処理信号を送出する手段とを備え、上記制御装置は、上記優先処理信号を出力したデータ転
送制御装置に対して優先処理を行うように構成されたことを特徴とする情報処理装置の制御方式。