JPH0535666A - バツフアリング方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的はデータ転送時のフロー制御の
回数を減じることにより、ブロック転送効率の向上を図
ったバッファリング方式を提供することである。 【構成】 本発明のデータ転送におけるバッファリング
方式は、データ受信源側にアクセス速度及び記憶容量が
異なる２つの記憶装置のうち第１の記憶装置はアクセス
速度が第２の記憶装置よりも速く、第２の記憶装置は記
憶容量が第１の記憶装置よりも大きい記憶装置を備える
（Ｓ１）ことを特徴とし、データ発生源から受信（Ｓ
２）した一連のブロックを通常は第１の記憶装置に蓄積
しながら（Ｓ４）、データ受信源に転送し（Ｓ６）、第
１の記憶装置の未処理ブロック数が所与の一定値を越え
ると（Ｓ３）、第２の記憶装置に蓄積しながら（Ｓ
５）、データ受信源に転送する（Ｓ６）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバッファリング方式に係
り、特に、データブロック転送におけるバッファリング
方式に関する。

【０００２】

【従来の技術】従来のデータブロック転送におけるバッ
ファリング方式は、１つの記憶装置（例えば、半導体メ
モリ）をバッファとして使用し、データ発生源から受信
したブロックを一旦、この記憶装置に蓄積しながらデー
タ受信源に転送する。データ受信源の処理負荷に変動が
あるような状況時、例えば、処理負荷が高くなると、ブ
ロックの受信処理が間に合わなくなり、未処理のブロッ
クが記憶装置に滞留し初める。このような状況が長く続
くと、未処理ブロックが大量に記憶装置に蓄積され、転
送データのブロックのオーバーランが発生する可能性が
生じる。

【０００３】従来のバッファリング方式の一例として、
可変レート符号化された単位時間当たりのデータ量が変
動するように符号化された可変レート符号化映像データ
のようなデータの量が所与の一定値になる毎に、データ
量情報を付与してブロックを構成し、記憶装置に蓄積さ
れたこれらの一連の再生データのブロックを通信回線を
介して再生する場合について説明する。この場合、デー
タの再生時にアンダーランが生じないように、可変符号
化されたデータを最大レートで常にブロックを転送する
必要がある。しかも、データの蓄積側であるデータ発生
源では、再生データのデータ量の変動を知ることは難し
いので、データ量の変動に関わらず、常に最大レートで
ブロックを転送することになる。

【０００４】従って、再生データのデータ量の実レート
が小さい時は、未再生のブロックが大量に再生データの
再生側であるデータ受信源の記憶装置に蓄積されること
になり、ブロックのオーバーランが発生する可能性があ
る。ブロック受信時にオーバーランが発生しないように
するために、従来はウィンドウフロー制御（特願平１−
２５０７１５：石橋、松下、阪本、丸山）や、未処理ブ
ロック数（待ち行列長）に基づくフロー制御を行うよう
なことが行われていた。

【０００５】待ち行列長に基づくフロー制御を行う場合
を例に取ると、待ち行列長が所与の一定値Ｘを越えると
データ発生源にブロックの送出を行わないようにフロー
規制の設定を行い、一定値Ｙ（Ｙ＜Ｘ）を下回るとフロ
ー規制の解除を行う。データ発生源はフロー規制の設定
を受けると、解除されるまでブロックの送出を一旦停止
することが行われている。

【０００６】

【発明が解決しようとする課題】しかるに、従来のバッ
ファリング方式では、データ受信源の処理負荷の変動を
考慮せずにブロック転送を行い、処理負荷の変動があっ
た場合は、フロー制御によりデータ発生源からのブロッ
ク転送を停止させたり、再開させたりすることによって
処理負荷の変動に対応していたので、処理負荷の変動の
大きさによっては、頻繁にフロー制御が起こるという問
題がある。フロー制御が頻繁に起こるとフロー制御のた
めに制御情報の転送を行う必要があるだけでなく、デー
タの送出が一時的に停止するので、結果として転送効率
の低下をもたらし、データ発生源での資源の保留時間が
長くなるという問題がある。

【０００７】本発明は上記の点に鑑みさなされたもの
で、フロー制御の回数を減じることにより、ブロック転
送効率の向上を図り、データ発生源側での資源の保留時
間を減じることができるバッファリング方式を提供する
ことである。

【０００８】

【課題を解決するための手段】図１は本発明の原理説明
図である。データを複数のブロックに分割してデータ発
生源からデータ受信源に転送する際のバッファリング方
式において、アクセス速度及び、記憶容量の異なる第１
の記憶装置と、第２の記憶装置とを備え、第１の記憶装
置のアクセス速度が前記第２の記憶装置よりも速く、前
記第２の記憶装置の記憶容量が前記第１の記憶装置より
も大きくなるように設定し、データ発生源から受信した
ブロックを、通常時は第１の記憶装置に蓄積しながらデ
ータ受信源に転送し、第１の記憶装置の転送されていな
い未処理ブロックが所定値を越えた時は、第２の記憶装
置にブロックを蓄積しながらデータ受信源に転送し、第
１の記憶装置の前記未処理ブロックが所定値より下回る
毎に第２の記憶装置から未処理ブロックを取り出し、第
１の記憶装置に蓄積する。

【０００９】

【作用】本発明のデータ転送におけるバッファリング方
式はデータ受信源側にアクセス速度及び、記憶容量が異
なる２つの記憶装置を設け、これらの２つの記憶装置の
うち、第１の記憶装置のアクセス速度が第２の記憶装置
よりも速く、また、第２の記憶装置が第１の記憶装置の
容量よりも大きいことを特徴とし、データ発生源から受
信した一連のブロックを、通常時は第１の記憶装置に蓄
積しながら、データ受信源に転送し、第１の記憶装置の
未処理ブロック数が所与の一定値を越えると、第２の記
憶装置に蓄積しながらデータ受信源に転送することを特
徴としている。また、第２の記憶装置に蓄積されたブロ
ックのデータ受信源への転送は、第１の記憶装置の未処
理ブロック数が所与の一定値を下回る毎に、第２の記憶
装置から第１の記憶装置にブロックを取り出してから転
送する。さらに、第２の記憶装置に蓄積されたブロック
がなくなり、第１の記憶装置の未処理ブロック数が所与
の一定値を下回ると、データ発生源から受信したブロッ
クは再度第１の記憶装置を使用してデータ受信源に転送
されるようにする。

【００１０】これにより、第１の記憶装置の未処理待ち
行列長が所与の一定値を越えると、ブロックのオーバー
フローを防ぐために、データ発生源に対してフロー制御
を行うのではなく、記憶容量の大きい第２の記憶装置に
格納するので、フロー制御の発生頻度が少なくなる。

【００１１】

【実施例】図２は本発明の一実施例のハードウェアの構
成を示す。本実施例のハードウェアの構成は、ＣＰＵボ
ード１１、データ発生源インタフェースボード１２、第
１の記憶装置である共有ＲＡＭボード１３、第２の記憶
装置であるディスク装置１４、ディスク制御ボード１
５、データ受信源１６、各ボードを接続するシステムパ
ス１７よりなる。

【００１２】ＣＰＵボード１１はデータ発生源インタフ
ェースボード１２を介してデータ発生源から受信したブ
ロックの格納先を制御するとともに、データ受信源１６
にデータを供給する。データ発生源インタフェースボー
ド１２はデータ発生源からブロックを受信する。共有Ｒ
ＡＭボード１３はデータ発生源インタフェースボード１
２から受信したブロックを格納したり、ディスク装置１
４から読み出したブロックを格納したりするために用い
る。ディスク制御ボード１５は、ＣＰＵボード１１から
の指示に基づき、ディスク装置１４へのブロックの書込
みと読み出しを行う。

【００１３】図３は本発明の一実施例のブロック受信処
理を示すフローチャートである。 （ステップ３１）データ発生源インタフェースボード１
２からブロックの受信を待つ。 （ステップ３２）ＣＰＵボード１１は処理待ち行列の管
理を行い、待ち行列長が所与の一定値Ｘ以下の場合には
ステップ３３以降の処理を行う。一方、所与の一定値Ｘ
を越えた場合にはステップ３６に移行する。 （ステップ３３）受信された受信ブロックは通常は、共
用ＲＡＭボード１３に受信ブロックが格納される。 （ステップ３４）処理待ち行列のカウントをインクリメ
ントする。 （ステップ３５）ＣＰＵボード１１は共有ＲＡＭボード
１３上にブロックの処理待ち行列を構成しておき、受信
ブロックをこの処理待ち行列につなぎ込み、次のデータ
ブロックを受信するステップ３１に戻る。 （ステップ３６） ディスク制御ボード１５は書込みを
指定されたブロックを連続的にブロックを蓄積する制御
を行う。まず、ディスク装置１４にブロックを蓄積する
ためにデータ発生源インタフェースボード１２、共有Ｒ
ＡＭボード１３、または、ディスク制御ボード１５等の
いずれかのボードに蓄積待ち行列が構成される。 （ステップ３７）ＣＰＵボード１１はこの待ち行列の先
頭から１ブロックづつ、または、複数のブロックを同時
に取り出す。 （ステップ３８）ディスク制御ボードを介してディスク
装置１４に書込みを行い、蓄積し、ステップ３１に移行
する。

【００１４】図４は本発明の一実施例データブロックの
取り出し処理を示すフローチャートである。 （ステップ４１）処理待ち行列が０以上になるのを待
つ。 （ステップ４２）ＣＰＵボード１１はこの待ち行列の先
頭から順番にブロックを取り出す。 （ステップ４３）ＣＰＵボード１１はステップ４２で取
り出したブロックをデータ受信源１６にデータを供給す
る。 （ステップ４４）処理待ち行列のカウントをデクリメン
トする。 （ステップ４５）処理待ち行列のカウント≧所与の一定
値Ｙの場合にはステップ４２に移行する。処理待ち行列
のカウント＜所与の一定値Ｙの場合には、ディスク装置
１４に蓄積されたブロックについての処理を行う。 （ステップ４６）ディスク装置１４に蓄積されているデ
ータブロックを所定値分共有ＲＡＭボード１３上に格納
する。 （ステップ４７）共有ＲＡＭボード１３の処理待ち行列
にデータブロックをつなぎ込み、ステップ４１に移行す
る。

【００１５】図５は本発明の一実施例の適応例を示す。
同図は可変レート符号化された第１のデータ量と、固定
レート符号化された第２のデータ量の加算値が所与の一
定値になる毎にデータ量情報を付与してブロックを構成
し、記憶装置に蓄積されたこれらの一連のブロックを通
信回線を介して再生する場合のハードウェアの構成を示
すものである。また、図６は本発明の一実施例の記憶装
置上のブロックフォーマットを示す図である。

【００１６】本実施例は一適用例として、可変レート符
号化された第１のデータ量と固定レート符号化された第
２のデータ量の加算値が所与の一定値になる毎に、図５
に示すようにデータ量情報を付与してブロックを構成
し、記憶装置に蓄積されたこれら一連のブロックを通信
回線を介して再生する場合について示す。

【００１７】このような蓄積方法は一定容量の記憶装置
に蓄積できる情報量を向上させるという目的から採用さ
れている。図５の構成はＣＰＵボード２１、回線インタ
フェースボード、第１の記憶装置である共有のＲＡＭボ
ード２３、第２の記憶装置であるディスク装置２４、デ
ィスク制御ボード２５、映像出力ボード２６、音声出力
ボード２７、各ボードを接続するシステムバス２８より
なる。なお、ここでは、説明の簡単のため、第１のデー
タを映像データ、第２のデータを音声データとして説明
する。

【００１８】図６の記憶装置内のブロックフォーマット
は音声データ量と映像データ量情報を示すヘッダ３１、
音声データ部３２、映像データ部３３、残余部３４より
構成される。このうち、残余部３４は一連のブロックの
最後のブロックにおいて、そのブロック長を所与の一定
値にするために設けられている。

【００１９】ＣＰＵボード２１は回線インタフェースボ
ード２２を介して通信回線から受信したブロックの蓄積
先を制御すると共に、ブロックのヘッダ３１のデータ情
報量３１を基に、映像データ部３３と音声データ部３２
にブロックを分割して、システムパス２８を介して、そ
れぞれ映像出力ボード２６及び、音声出力ボード２７に
データを供給する。回線インタフェースボード２２は通
信回線を介して通信プロトコル処理を行い、マルチメデ
ィア蓄積情報を受信する。共有ＲＡＭボード２３は回線
インタフェース制御ボード２２から受信したブロックを
格納したり、ディスク装置２４から読み出したブロック
を格納したりするのに用いる。ディスク制御ボード２５
はＣＰＵボード２１からの指示に基づき、ディスク装置
２４へのブロックの書込みと読み出しを行う。映像出力
ボード２６及び音声出力ボード２７は供給されたデータ
を復号し、映像信号及び音声信号を出力する。

【００２０】通常は、回線インタフェースボード２２か
らブロックを受信すると、受信ブロックは共有ＲＡＭボ
ード２３に格納される。共有ＲＡＭボード２３上にはブ
ロックの処理待ち行列を構成しておき、受信ブロックを
この処理待ち行列につなぎ込む。ＣＰＵボード２１は、
この待ち行列からブロックを取り出し、ヘッダ３１のデ
ータ情報量を基に、映像データと音声データに分割し
て、映像出力ボード２６及び、音声出力ボード２７にデ
ータを供給する。音声出力ボード２７へのデータ供給
は、ボード内のデータが時間的に途中で途切れることの
ないように行う。映像出力ボードへのデータ供給は固定
レートの音声データ３２のデータ量を基に、時間調節を
行いながら行う。即ち、記憶装置の１つのブロック内の
音声データ部３２の出力時間内に、同一ブロック内の可
変レートの映像データ部３３を映像出力ボード２６に供
給するという制御を行う。

【００２１】ＣＰＵボード２１は図３及び図４の実施例
と同様に、処理待ち行列の管理を行い、待ち行列長が所
与の一定値Ｘを越えるまでは、受信ブロックを共有ＲＡ
Ｍボード２３に格納する。所与の一定値Ｘを越えると、
受信ブロックをディスク制御ボード２５を介してディス
ク装置２４に書込みを行う。ディスク制御ボード２５は
書込みを指定されたブロックを連続的にディスク装置２
４に蓄積していく。ディスク装置２４にブロックを蓄積
するために、回線インタフェースボード２２、共有ＲＡ
Ｍボード２３または、ディスク制御ボード２５等のいず
れかのボードに蓄積待ち行列が構成される。ＣＰＵボー
ド２１はこの待ち行列の先頭から、１ブロックずつまた
は、複数ブロックを同時に取り出して、ディスク装置２
４に蓄積する。この間、共有ＲＡＭボード２３上の処理
待ちブロックは順次映像出力ボード２６及び、音声出力
ボード２７に供給され続ける。

【００２２】処理待ち行列長が所与の一定値Ｙ（Ｙ＜
Ｘ）を下回ると、ディスク装置２４に格納されたブロッ
クを先頭から順番に共有ＲＡＭボード２３上にディスク
制御ボード２５を介して読み出すとともに、処理待ち行
列につなぎ込む。ディスク装置２４に蓄積されたブロッ
クが無くなると共に、処理待ち行列長が所与の一定値Ｙ
を下回っていれば、受信データを共有ＲＡＭボード２３
に格納し、処理待ち行列につなぎ込む。

【００２３】

【発明の効果】上述のように本発明によれば、データ転
送におけるバッファリング方式において、アクセス速度
及び記憶容量が異なる第１の記憶装置と第２の記憶装置
に蓄積された受信ブロックの処理待ち行列長が所与の一
定値を越えると、記憶容量が大きい第２の記憶装置を受
信バッファとして使用するので、データ発生源とデータ
受信源との間で、フロー制御回数を少なくすることがで
きる。このため、結果として、データ転送効率を向上さ
せることができ、データ発生源側での資源の保留時間を
減じることができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例のハードウェアの構成図であ
る。

【図３】本発明の一実施例のブロック受信の処理を示す
フローチャートである。

【図４】本発明の一実施例のデータブロックの取りだし
処理を示すフローチャートである。

【図５】本発明の一実施例の適応例を示す図である。

【図６】本発明の一実施例の記憶装置上のブロックフォ
ーマトを示す図である。

【符号の説明】

１１ ＣＰＵボード １２ データ発生源インタフェースボード １３ 共有ＲＡＭボード １４ ディスク装置 １５ ディスク制御ボード １６ データ受信源 １７ システムバス ２１ ＣＰＵボード ２２ 回線インタフェースボード ２３ 共有ＲＡＭボード ２４ ディスク装置 ２５ ディスク制御ボード ２６ 映像出力ボード ２７ 音声出力ボード ２８ システムバス ３１ ヘッダ ３２ 音声データ部 ３３ 映像データ部 ３４ 残余部

Claims (1)

1. 【特許請求の範囲】 【請求項１】 データを複数のブロックに分割してデー
   タ発生源からデータ受信源に転送する際のバッファリン
   グ方式において、 アクセス速度及び記憶容量の異なる第１の記憶装置と第
   ２の記憶装置とを備え、 前記第１の記憶装置のアクセス速度が前記第２の記憶装
   置よりも速く、前記第２の記憶装置の記憶容量が前記第
   １の記憶装置よりも大きくなるように設定し、 前記データ発生源から受信したブロックを、通常時は前
   記第１の記憶装置に蓄積しながら前記データ受信源に転
   送し、 前記第１の記憶装置の転送されていない未処理ブロック
   が所定値を越えた時は、前記第２の記憶装置にブロック
   を蓄積しながら前記データ受信源に転送し、 前記第１の記憶装置の前記未処理ブロックが所定値より
   下回る毎に、前記第２の記憶装置から未処理ブロックを
   取り出し、前記第１の記憶装置に蓄積することを特徴と
   するバッファリング方式。