JP2591834B2 - データ通信装置用バッファメモリ装置 - Google Patents
データ通信装置用バッファメモリ装置Info
- Publication number
- JP2591834B2 JP2591834B2 JP2002952A JP295290A JP2591834B2 JP 2591834 B2 JP2591834 B2 JP 2591834B2 JP 2002952 A JP2002952 A JP 2002952A JP 295290 A JP295290 A JP 295290A JP 2591834 B2 JP2591834 B2 JP 2591834B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- reference value
- buffer memory
- communication device
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ通信装置用のバッファメモリ装置に関
する。
する。
［従来の技術］ 通信回線を介して、相手側装置とデータの送受信を行
うデータ通信装置においては、データ伝送速度とデータ
処理速度との差を調整するために受信データを一旦バッ
ファ領域に格納したのち、該バッファ領域からデータを
読みだして処理するようにしている。そして、受信され
たデータがバッファ領域の容量を越えてオーバーフロー
することを防止するために、未処理の受信データを計数
し、この数が一定の基準値を越えた場合にはこれを制御
部に通知してデータ受信の規制を行うようにしている。
うデータ通信装置においては、データ伝送速度とデータ
処理速度との差を調整するために受信データを一旦バッ
ファ領域に格納したのち、該バッファ領域からデータを
読みだして処理するようにしている。そして、受信され
たデータがバッファ領域の容量を越えてオーバーフロー
することを防止するために、未処理の受信データを計数
し、この数が一定の基準値を越えた場合にはこれを制御
部に通知してデータ受信の規制を行うようにしている。
［発明が解決しようとする課題］ 未処理の受信データの数が基準値を越えたことが制御
部に通知され、制御部が実際にデータの受信の規制を開
始するまでには多少の時間を要するので、上記の従来の
データ通信装置は、基準値をある程度余裕を持たせた値
に設定している。
部に通知され、制御部が実際にデータの受信の規制を開
始するまでには多少の時間を要するので、上記の従来の
データ通信装置は、基準値をある程度余裕を持たせた値
に設定している。
しかし、相手側装置のデータ送信速度が非常に速い場
合には、データ受信の規制が開始される前に未処理の受
信データがバッファ容量を越えてオーバーフローを起こ
したり、また、これと反対に、相手側装置のデータ送信
速度が遅い場合には、バッファが有効に使用されず無駄
になってしまうという問題がある。
合には、データ受信の規制が開始される前に未処理の受
信データがバッファ容量を越えてオーバーフローを起こ
したり、また、これと反対に、相手側装置のデータ送信
速度が遅い場合には、バッファが有効に使用されず無駄
になってしまうという問題がある。
また、相手側装置のデータ送信速度に変化がなくても
データ処理部のタスク処理能力が落ちた場合にバッファ
がオーバーフローに起こしてしまうという問題がある。
データ処理部のタスク処理能力が落ちた場合にバッファ
がオーバーフローに起こしてしまうという問題がある。
本発明の目的は、相手側装置のデータ送信速度及び、
受信側装置のデータの処理速度が変化してもデータがオ
ーバーフローを起こすことなく、且つ常にバッファの容
量を有効に使用することを可能にするデータ通信装置用
のバッファメモリ装置を提供することにある。
受信側装置のデータの処理速度が変化してもデータがオ
ーバーフローを起こすことなく、且つ常にバッファの容
量を有効に使用することを可能にするデータ通信装置用
のバッファメモリ装置を提供することにある。
［課題を解決するための手段］ 本発明の前記目的は、通信回線を介して受信したデー
タを蓄積する蓄積手段と、該蓄積手段内のデータをデー
タ通信装置のデータ処理速度に応じた速度で読み出して
該データ通信装置へ供給する読み出し手段と、前記通信
回線のデータ伝送速度を検出する伝送速度検出手段と、
該検出されたデータ伝送速度と前記データ処理速度との
変化に応じて前記蓄積手段の基準値を変更する基準値設
定手段と、前記蓄積手段内の読み出されていないデータ
の数が前記基準値を越えた際にデータ受信を規制すべ
く、これを前記データ通信装置に知らせる通知手段とを
備えたことを特徴とするデータ通信装置用のバッファメ
モリ装置によって達成される。
タを蓄積する蓄積手段と、該蓄積手段内のデータをデー
タ通信装置のデータ処理速度に応じた速度で読み出して
該データ通信装置へ供給する読み出し手段と、前記通信
回線のデータ伝送速度を検出する伝送速度検出手段と、
該検出されたデータ伝送速度と前記データ処理速度との
変化に応じて前記蓄積手段の基準値を変更する基準値設
定手段と、前記蓄積手段内の読み出されていないデータ
の数が前記基準値を越えた際にデータ受信を規制すべ
く、これを前記データ通信装置に知らせる通知手段とを
備えたことを特徴とするデータ通信装置用のバッファメ
モリ装置によって達成される。
［作用］ 基準値設定手段は通信回線のデータ伝送速度とデータ
通信装置のデータ処理速度との変化に応じて蓄積手段の
基準値を設定し、通知手段は蓄積手段内の未処理のデー
タ数がこの基準値を越えた場合には、データ受信を規制
してデータがオーバーフローすることを防止すべく、こ
れをデータ通信装置に知らせる。基準値はデータ伝送速
度が大きくなった場合、及びデータ通信装置のプロセッ
サに対する割り込み等によりデータ通信装置のタスク処
理能力が低下してデータ処理速度が低下した場合には、
データのオーバーフローを防止すべく、小さい値に変更
され、これと反対にデータ伝送速度が小さくなった場
合、及びデータ処理速度が大きくなった場合には、バッ
ファメモリを有効に使用すべく、大きい値に変更され
る。
通信装置のデータ処理速度との変化に応じて蓄積手段の
基準値を設定し、通知手段は蓄積手段内の未処理のデー
タ数がこの基準値を越えた場合には、データ受信を規制
してデータがオーバーフローすることを防止すべく、こ
れをデータ通信装置に知らせる。基準値はデータ伝送速
度が大きくなった場合、及びデータ通信装置のプロセッ
サに対する割り込み等によりデータ通信装置のタスク処
理能力が低下してデータ処理速度が低下した場合には、
データのオーバーフローを防止すべく、小さい値に変更
され、これと反対にデータ伝送速度が小さくなった場
合、及びデータ処理速度が大きくなった場合には、バッ
ファメモリを有効に使用すべく、大きい値に変更され
る。
［実施例］ 以下、本発明の実施例を詳細に説明する。
第１図において、10は通信回線、11は本発明に係るバ
ッファメモリ装置、21はデータ通信装置を示す。
ッファメモリ装置、21はデータ通信装置を示す。
バッファメモリ装置11は、受信したデータを書き込み
制御部13に転送するためのデータ転送部12、受信データ
を格納するためのバッファメモリ14、バッファメモリ14
からデータを読み出すための読み出し制御部15、書き込
みアドレス設定部16、読み出しアドレス設定部17、書き
込みアドレス及び読みだしアドレスの差を基準値設定部
20からの基準値と比較する比較部18、通信回線10のデー
タ伝送速度を検出し、これを基準値設定部20に送る速度
検出部19を有する。
制御部13に転送するためのデータ転送部12、受信データ
を格納するためのバッファメモリ14、バッファメモリ14
からデータを読み出すための読み出し制御部15、書き込
みアドレス設定部16、読み出しアドレス設定部17、書き
込みアドレス及び読みだしアドレスの差を基準値設定部
20からの基準値と比較する比較部18、通信回線10のデー
タ伝送速度を検出し、これを基準値設定部20に送る速度
検出部19を有する。
また、データ通信装置21はデータ処理部22、比較部18
からの通知を受けて相手側装置に対し、データ送信の規
制を要求する制御部24、データ処理部22のタスク処理速
度を管理する管理部23を含む。
からの通知を受けて相手側装置に対し、データ送信の規
制を要求する制御部24、データ処理部22のタスク処理速
度を管理する管理部23を含む。
この実施例においては、蓄積手段はバッファメモリ1
4、書き込み制御部13、及び書き込みアドレス設定部16
に対応し、読み出し手段は読み出し制御部15、及び読み
出しアドレス設定部17に対応し、伝送速度検出手段は速
度検出部19に対応している。また、基準値設定手段は基
準値設定部20に対応し、通知手段は比較部18に対応して
いる。
4、書き込み制御部13、及び書き込みアドレス設定部16
に対応し、読み出し手段は読み出し制御部15、及び読み
出しアドレス設定部17に対応し、伝送速度検出手段は速
度検出部19に対応している。また、基準値設定手段は基
準値設定部20に対応し、通知手段は比較部18に対応して
いる。
第２図によりバッファメモリ14の書き込み動作及び読
み出し動作を以下に説明する。
み出し動作を以下に説明する。
データ受信を開始する前の初期状態において読み出し
アドレス及び書き込みアドレスは共に開始アドレスに設
定されている。データの受信が開始されるとデータは書
き込みアドレスで示される領域に書き込まれ、これと同
時に書き込みアドレスが更新される。このようにして、
受信データはバッファメモリ14内に順次蓄積される。
アドレス及び書き込みアドレスは共に開始アドレスに設
定されている。データの受信が開始されるとデータは書
き込みアドレスで示される領域に書き込まれ、これと同
時に書き込みアドレスが更新される。このようにして、
受信データはバッファメモリ14内に順次蓄積される。
一方、読み出しアドレスで示される領域のデータが読
み出されてデータ処理部に送られ、これと同時に読み出
しアドレスが更新される。このようにして受信データが
順次処理される。書き込みアドレス及び読み出しアドレ
スの夫々は、更新されて終了アドレスに到達した場合に
は、開始アドレスまで戻り、そこから再び書き込み動作
及び読み出し動作が行われる。従って第２図に示すよう
に書き込みアドレスと読み出しアドレスとの間の領域内
のデータが未処理の受信データとなる。
み出されてデータ処理部に送られ、これと同時に読み出
しアドレスが更新される。このようにして受信データが
順次処理される。書き込みアドレス及び読み出しアドレ
スの夫々は、更新されて終了アドレスに到達した場合に
は、開始アドレスまで戻り、そこから再び書き込み動作
及び読み出し動作が行われる。従って第２図に示すよう
に書き込みアドレスと読み出しアドレスとの間の領域内
のデータが未処理の受信データとなる。
以下に第１図の装置の動作を第３図のフローチャート
を参照しつつ説明する。
を参照しつつ説明する。
先ず、通信回線10を介してデータが受信されると速度
検出部19がデータの伝送速度を検出し基準値設定部20に
送る（ステップS1）。
検出部19がデータの伝送速度を検出し基準値設定部20に
送る（ステップS1）。
基準値設定部20はこの検出された速度が前回受信され
たデータの伝送速度と異なるか否かを検出し（ステップ
S2）、異なる場合には基準値を変更し新たな基準値を比
較部18に送る（ステップS3）。この基準値設定部20はデ
ータの伝送速度が大きいほど、また管理部23により定め
られるタスク処理速度が小さいほど比較部18に送る基準
値を小さくするように構成されている。
たデータの伝送速度と異なるか否かを検出し（ステップ
S2）、異なる場合には基準値を変更し新たな基準値を比
較部18に送る（ステップS3）。この基準値設定部20はデ
ータの伝送速度が大きいほど、また管理部23により定め
られるタスク処理速度が小さいほど比較部18に送る基準
値を小さくするように構成されている。
次に受信されたデータは転送部12から書き込み制御部
13に転送され、バッファメモリ内の書き込みアドレス設
定部16に示された領域に書き込まれ（ステップS4）、ま
た、これと同時に書き込みアドレスが更新される（ステ
ップS5）。
13に転送され、バッファメモリ内の書き込みアドレス設
定部16に示された領域に書き込まれ（ステップS4）、ま
た、これと同時に書き込みアドレスが更新される（ステ
ップS5）。
比較部18はこの更新された書き込みアドレスと読み出
しアドレス設定部17に設定されている読み出しアドレス
との差、即ち未処理の受信データの数が基準値設定部20
から送られる基準値を越えているか否かを検出する（ス
テップS6）。
しアドレス設定部17に設定されている読み出しアドレス
との差、即ち未処理の受信データの数が基準値設定部20
から送られる基準値を越えているか否かを検出する（ス
テップS6）。
未処理の受信データ数が基準値を越えている場合に
は、データ受信の規制を行うべく、制御部24にこれを通
報する（ステップS7）。
は、データ受信の規制を行うべく、制御部24にこれを通
報する（ステップS7）。
一方、バッファメモリ14内の読み出しアドレス設定部
17に設定されている読み出しアドレスに示されている領
域に格納されているデータが読み出し制御部15に読み出
され、データ処理部22に送られる（ステップS8）。ま
た、この際、読み出しアドレスが更新される。
17に設定されている読み出しアドレスに示されている領
域に格納されているデータが読み出し制御部15に読み出
され、データ処理部22に送られる（ステップS8）。ま
た、この際、読み出しアドレスが更新される。
以上により、１バイトのデータが受信され、処理され
る。
る。
［発明の効果］ 以上説明したように本発明のデータ通信装置用のバッ
ファメモリ装置は、データ伝送速度及びデータ処理速度
の変化に応じて基準値を変更し、二処理のデータ数がこ
の基準値を越えた際にはデータ受信の規制を行うべく、
データ通信装置にこれを通報するように構成されている
ので、データ伝送速度が大きくなった場合、及びデータ
通信装置のプロセッサに対する割り込み等によりデータ
通信装置のタスク処理能力が低下してデータ処理速度が
低下した場合にバッファメモリがオーバーフローを起こ
したり、データ伝送速度が小さくなった場合、及びデー
タ処理速度が大きくなった場合にバッファメモリの容量
を無駄にすることなく、常にバッファメモリを効率的に
使用し得るという効果を有する。
ファメモリ装置は、データ伝送速度及びデータ処理速度
の変化に応じて基準値を変更し、二処理のデータ数がこ
の基準値を越えた際にはデータ受信の規制を行うべく、
データ通信装置にこれを通報するように構成されている
ので、データ伝送速度が大きくなった場合、及びデータ
通信装置のプロセッサに対する割り込み等によりデータ
通信装置のタスク処理能力が低下してデータ処理速度が
低下した場合にバッファメモリがオーバーフローを起こ
したり、データ伝送速度が小さくなった場合、及びデー
タ処理速度が大きくなった場合にバッファメモリの容量
を無駄にすることなく、常にバッファメモリを効率的に
使用し得るという効果を有する。
第１図は本発明の一実施例を示すブロック図、第２図は
バッファメモリの説明図、第３図は第１図の装置の動作
を説明するためのフローチャートである。 10……通信回線、11……バッファメモリ装置、12……転
送部、13……書き込み制御部、14……バッファメモリ、
15……読み出し制御部、16……書き込みアドレス設定
部、17……読み出しアドレス設定部、18……比較部、19
……速度検出部、20……基準値設定部、21……データ通
信装置、22……データ処理部、23……管理部、24……制
御部。
バッファメモリの説明図、第３図は第１図の装置の動作
を説明するためのフローチャートである。 10……通信回線、11……バッファメモリ装置、12……転
送部、13……書き込み制御部、14……バッファメモリ、
15……読み出し制御部、16……書き込みアドレス設定
部、17……読み出しアドレス設定部、18……比較部、19
……速度検出部、20……基準値設定部、21……データ通
信装置、22……データ処理部、23……管理部、24……制
御部。
Claims (1)
- 【請求項１】通信回線を介して受信したデータを蓄積す
る蓄積手段と、該蓄積手段内のデータをデータ通信装置
のデータ処理速度に応じた速度で読み出して該データ通
信装置へ供給する読み出し手段と、前記通信回線のデー
タ伝送速度を検出する伝送速度検出手段と、該検出され
たデータ伝送速度と前記データ処理速度との変化に応じ
て前記蓄積手段の基準値を変更する基準値設定手段と、
前記蓄積手段内の読み出されていないデータの数が前記
基準値を越えた際にデータ受信を規制すべく、これを前
記データ通信装置に知らせる通知手段とを備えたことを
特徴とするデータ通信装置用のバッファメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002952A JP2591834B2 (ja) | 1990-01-10 | 1990-01-10 | データ通信装置用バッファメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002952A JP2591834B2 (ja) | 1990-01-10 | 1990-01-10 | データ通信装置用バッファメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03208124A JPH03208124A (ja) | 1991-09-11 |
| JP2591834B2 true JP2591834B2 (ja) | 1997-03-19 |
Family
ID=11543707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002952A Expired - Lifetime JP2591834B2 (ja) | 1990-01-10 | 1990-01-10 | データ通信装置用バッファメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2591834B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5194990B2 (ja) * | 2008-04-22 | 2013-05-08 | 横河電機株式会社 | 記録装置及び計測システム |
| JP5996394B2 (ja) * | 2012-11-21 | 2016-09-21 | 日置電機株式会社 | 波形表示装置、測定システムおよび波形表示方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6353636A (ja) * | 1986-08-22 | 1988-03-07 | Alps Electric Co Ltd | バツフア制御装置 |
| JPH01159726A (ja) * | 1987-12-16 | 1989-06-22 | Tokyo Electric Co Ltd | データバッファ装置 |
-
1990
- 1990-01-10 JP JP2002952A patent/JP2591834B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03208124A (ja) | 1991-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108170369B (zh) | 主机装置与数据传输速率控制方法 | |
| US10452122B2 (en) | Methods for controlling data transfer speed of a data storage device and a host device utilizing the same | |
| KR19990008093A (ko) | 타이머 관리자 | |
| US4161779A (en) | Dynamic priority system for controlling the access of stations to a shared device | |
| JP2591834B2 (ja) | データ通信装置用バッファメモリ装置 | |
| US5267048A (en) | Apparatus having a function to store received data in an unloadable external storage medium | |
| US6876664B1 (en) | Asynchronous data buffer and a method of use thereof | |
| JPH11242506A (ja) | プログラマブルコントローラ | |
| JP2697744B2 (ja) | チャネル装置 | |
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JP2723245B2 (ja) | ファクシミリ蓄積交換装置 | |
| JP3137086B2 (ja) | フロー制御システム | |
| JP2657544B2 (ja) | 輻輳制御方式 | |
| JP2000174779A (ja) | データ処理装置 | |
| JP2858570B2 (ja) | ボタン電話装置 | |
| JPH10133997A (ja) | Ｄｍａ制御装置 | |
| JPH04373054A (ja) | ファイル装置制御装置 | |
| JPH0223455A (ja) | インターフェイス装置 | |
| JPS6269752A (ja) | デ−タ通信装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH0535666A (ja) | バツフアリング方式 | |
| JP2000224549A (ja) | データ転送制御方法及びその装置 | |
| JPH0786854B2 (ja) | デ ー タ 転 送 制 御 装 置 | |
| JPH04225435A (ja) | 待機系アクセス制御方式 | |
| JPS63269644A (ja) | デ−タ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961029 |