JPS63269644A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS63269644A JPS63269644A JP62104128A JP10412887A JPS63269644A JP S63269644 A JPS63269644 A JP S63269644A JP 62104128 A JP62104128 A JP 62104128A JP 10412887 A JP10412887 A JP 10412887A JP S63269644 A JPS63269644 A JP S63269644A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- cpu
- common bus
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims abstract description 26
- 238000004891 communication Methods 0.000 claims abstract description 16
- 238000012544 monitoring process Methods 0.000 claims abstract description 10
- 238000012546 transfer Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 230000010365 information processing Effects 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 3
- 230000003139 buffering effect Effects 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 14
- 239000000872 buffer Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ転送方式に係り、特に電子交換機などに
おいて、ファイル装置に格納されているロギング情報を
電話回線等により外部へ転送する方式に関する。
おいて、ファイル装置に格納されているロギング情報を
電話回線等により外部へ転送する方式に関する。
電子交換機では、通常、各種のトラヒック統計解析など
に用いるロギング情報を収集し、交換機内のファイル装
置に蓄積している。このロギング情報の回収は、磁気テ
ープあるいはフロッピーディスク等のファイル媒体に格
納された形でオフライン的な移送によることが多いが、
データ回収に多くの時間を要し、サービス状況改善のた
めの迅速な対応が取れない点で問題があった。そこで、
最近はデータ処理センタと電子交換機間で通信プロトコ
ルを設定し、電話網経由でデータ伝送する方法も開発さ
れている。
に用いるロギング情報を収集し、交換機内のファイル装
置に蓄積している。このロギング情報の回収は、磁気テ
ープあるいはフロッピーディスク等のファイル媒体に格
納された形でオフライン的な移送によることが多いが、
データ回収に多くの時間を要し、サービス状況改善のた
めの迅速な対応が取れない点で問題があった。そこで、
最近はデータ処理センタと電子交換機間で通信プロトコ
ルを設定し、電話網経由でデータ伝送する方法も開発さ
れている。
上記データ処理センタと電子交換機で通信プロトコルを
設定し、電話網経由でロギング情報を伝送する場合に問
題となるのは、ロギング情報の伝送の間、通常のオンラ
イン動作がストップし、既 □存電子交換機のサービス
制御に与える影響が大きいと云うことである。このため
、既存設備の改造を特に必要としない簡便なロギング情
報の外部への転送方式の実現が望まれる。
設定し、電話網経由でロギング情報を伝送する場合に問
題となるのは、ロギング情報の伝送の間、通常のオンラ
イン動作がストップし、既 □存電子交換機のサービス
制御に与える影響が大きいと云うことである。このため
、既存設備の改造を特に必要としない簡便なロギング情
報の外部への転送方式の実現が望まれる。
本発明の目的は、電子交換機等の情報処理装置内に蓄積
されているロギング情報などを、簡単な接続インタフェ
ースでかつ電子交換機等のサービスに殆ど影響を与えず
にオンライン的に外部へ転送する方式を提供することに
ある。
されているロギング情報などを、簡単な接続インタフェ
ースでかつ電子交換機等のサービスに殆ど影響を与えず
にオンライン的に外部へ転送する方式を提供することに
ある。
〔問題点を解決するための手段及び作用〕本発明は、電
子交換機等のロギング情報がCPUを含むバスに接続さ
れたファイル装置に格納されていることに着目し、バス
にデータアクセス機構を接続し、ファイル装置から外部
へのロギング情報の取出しを該バス経由でデータアクセ
ス機構により行おうとするものである。この際の大きな
問題点は、通常のサービス制御を行うCPUとロギング
情報読出しのためのデータアクセス機構の間で、バス競
合、ファイル装置アクセス競合が生じ、データアクセス
機構側にアクセス権が移った場合には、CPUのサービ
ス制御に待合わせが起ることである。
子交換機等のロギング情報がCPUを含むバスに接続さ
れたファイル装置に格納されていることに着目し、バス
にデータアクセス機構を接続し、ファイル装置から外部
へのロギング情報の取出しを該バス経由でデータアクセ
ス機構により行おうとするものである。この際の大きな
問題点は、通常のサービス制御を行うCPUとロギング
情報読出しのためのデータアクセス機構の間で、バス競
合、ファイル装置アクセス競合が生じ、データアクセス
機構側にアクセス権が移った場合には、CPUのサービ
ス制御に待合わせが起ることである。
本発明ではこれを解決するため、データアクセス機構に
、常にバスデータを監視し、CPUが状態変化待ちモー
ド(変化の検出に伴い新しい制御状態に移るモードで、
実効的CPUアイドル状態とみなせる)かを判断して、
当該モードが一定時間以上継続した場合にのみCPUに
対してバスを使用中(もしくはバスロック)になるよう
にして、ファイル装置へのアクセスを行う手段を設け、
かつ、ファイル装置から一定量のデータを読出す毎にデ
ータ転送動作を中断し、CPUに対するバス使用中を解
除する手段を設ける。従って、ファイル装置から更にデ
ータを読出す必要がある場合には、再びCPUの状態監
視を行い、状態変化待ちなら引続いてファイル装置から
データ転送を開始させ、CPUがサービス動作中ならバ
ス監視を続=3− 行しつ\、CPUが状態変化待ちになるのを待合せるこ
とになる。
、常にバスデータを監視し、CPUが状態変化待ちモー
ド(変化の検出に伴い新しい制御状態に移るモードで、
実効的CPUアイドル状態とみなせる)かを判断して、
当該モードが一定時間以上継続した場合にのみCPUに
対してバスを使用中(もしくはバスロック)になるよう
にして、ファイル装置へのアクセスを行う手段を設け、
かつ、ファイル装置から一定量のデータを読出す毎にデ
ータ転送動作を中断し、CPUに対するバス使用中を解
除する手段を設ける。従って、ファイル装置から更にデ
ータを読出す必要がある場合には、再びCPUの状態監
視を行い、状態変化待ちなら引続いてファイル装置から
データ転送を開始させ、CPUがサービス動作中ならバ
ス監視を続=3− 行しつ\、CPUが状態変化待ちになるのを待合せるこ
とになる。
このように、本発明で用意したデータアクセス機構では
、CPUの本来のサービス制御動作を優先させ、基本的
にはCPUの実効的アイドル状態にロギング情報を外部
へ転送させるので、CPUのサービス制御動作に与える
影響は少ない、なお、外部へのデータ転送中にCPUが
サービス制御を開始しようとする時、バスアクセスが禁
止されているのでサービス制御の遅延が起こり得るが、
実効的CPUアイドル期間中に送出するデータ量を調整
することにより、殆ど実用上問題無いようにできる。本
発明よれば、既存電子交換機等のcpUバスに上述のア
クセス機構を結合するだけで、交換機等のサービス制御
動作に殆ど影響を与えずに、蓄積中のロギング情報を外
部から参照できる。
、CPUの本来のサービス制御動作を優先させ、基本的
にはCPUの実効的アイドル状態にロギング情報を外部
へ転送させるので、CPUのサービス制御動作に与える
影響は少ない、なお、外部へのデータ転送中にCPUが
サービス制御を開始しようとする時、バスアクセスが禁
止されているのでサービス制御の遅延が起こり得るが、
実効的CPUアイドル期間中に送出するデータ量を調整
することにより、殆ど実用上問題無いようにできる。本
発明よれば、既存電子交換機等のcpUバスに上述のア
クセス機構を結合するだけで、交換機等のサービス制御
動作に殆ど影響を与えずに、蓄積中のロギング情報を外
部から参照できる。
以下、本発明の一実施例について図面により説明する。
第1図は本発明の一実施例の全体構成図である。
第1図において、中央処理装置(CPU)1.ランダム
アクセスメモリ(RAM)2.バスアービタ (BAR
)4、ディスクコントローラ(DKC)5及びデータア
クセス機構(以下、アクセス機構と略称する)7は共通
バス3に接続されている。
アクセスメモリ(RAM)2.バスアービタ (BAR
)4、ディスクコントローラ(DKC)5及びデータア
クセス機構(以下、アクセス機構と略称する)7は共通
バス3に接続されている。
DKC5にはディスク(DK)6が接続されている。
CPUIはRAM2に格納されている制御プログラムに
基づいて得られたロギング情報を共通バス3経由でDK
C5を介して適宜DK6へ書込む。
基づいて得られたロギング情報を共通バス3経由でDK
C5を介して適宜DK6へ書込む。
共通バス3は、該ロギング情報のDK6への書込みの他
、電子交換機本来のサービスである通話路の接続制御の
ための制御データの転送のためにも使用される。BAR
4は複数の同時バス要求が発生した時、その優先順位を
判定して一つの要求元にバス使用権を与える。アクセス
機構7はBAR4によるバス使用権を得ると、共通バス
3経出でDKC5を介してDK6よりロギング情報を読
出し、電話回線あるいは専用回線等のネットワークを経
由して、適当な通信プロトコルに従って接続相手である
データ処理センタあるいは他装置#に転送する。このア
クセス機構7が本発明により付加されたもので、以下、
これについて詳述する。
、電子交換機本来のサービスである通話路の接続制御の
ための制御データの転送のためにも使用される。BAR
4は複数の同時バス要求が発生した時、その優先順位を
判定して一つの要求元にバス使用権を与える。アクセス
機構7はBAR4によるバス使用権を得ると、共通バス
3経出でDKC5を介してDK6よりロギング情報を読
出し、電話回線あるいは専用回線等のネットワークを経
由して、適当な通信プロトコルに従って接続相手である
データ処理センタあるいは他装置#に転送する。このア
クセス機構7が本発明により付加されたもので、以下、
これについて詳述する。
第2図はアクセス機構7の内部構成例で、共通バス3の
バス信号を監視するバス監視回路71、バスのプロトコ
ル制御規定に従ってデータの送受制御およびデータバッ
ファへの書込み制御を行うバスインタフェース制御回路
72、DK6からの読出しデータをバッファリングする
データバッファ73、通信網の通信プロトコル規約に従
ってデータ転送制御を行う通信プロトコル制御回路74
、及びアクセス機構内回路の同期および全体の制御を行
う共通制御回路75よりなる。なお、細い線は制御線、
太い線はデータ線を示す。
バス信号を監視するバス監視回路71、バスのプロトコ
ル制御規定に従ってデータの送受制御およびデータバッ
ファへの書込み制御を行うバスインタフェース制御回路
72、DK6からの読出しデータをバッファリングする
データバッファ73、通信網の通信プロトコル規約に従
ってデータ転送制御を行う通信プロトコル制御回路74
、及びアクセス機構内回路の同期および全体の制御を行
う共通制御回路75よりなる。なお、細い線は制御線、
太い線はデータ線を示す。
バス監視回路71は共通バス3のバス信号を監視して、
CPUIがシステム状態変化待ち即ち実効的CPUアイ
ドル状態であるか否かを検出する。
CPUIがシステム状態変化待ち即ち実効的CPUアイ
ドル状態であるか否かを検出する。
検えばCPUが状態変化待ちになっている時には、一般
にRAMZ内にある制御プログラムの特定アドレスのイ
ンストラクション(命令)が実行されているので、バス
監視回路71では共通バス3の制御信号と共にアドレス
信号を監視・分析し、一定時間内にこの特定アドレスが
ある回数以上連続的にアクセスされたどうかを計数して
判定する。
にRAMZ内にある制御プログラムの特定アドレスのイ
ンストラクション(命令)が実行されているので、バス
監視回路71では共通バス3の制御信号と共にアドレス
信号を監視・分析し、一定時間内にこの特定アドレスが
ある回数以上連続的にアクセスされたどうかを計数して
判定する。
バス監視回路7でCPUIの状態変化待ちを検出すると
、共通制御回路75はバスインタフェース制御回路72
を介してバス要求を出す。当該アクセス機構7のバス要
求がバスアービタ(BAR)4によるバス調停を受けて
バス使用権を獲得すると、バスインタフェース制御回路
72は共通バス3を使用中として該共通バス3を確保す
る。この状態でバスインタフェース制御回路72は、共
通制御回路75の制御のもとに共通バス3経由でDKC
5を介して目的のDK6に通常の読出し動作を行い、読
出したロギング情報をデータバッファ73に蓄積する。
、共通制御回路75はバスインタフェース制御回路72
を介してバス要求を出す。当該アクセス機構7のバス要
求がバスアービタ(BAR)4によるバス調停を受けて
バス使用権を獲得すると、バスインタフェース制御回路
72は共通バス3を使用中として該共通バス3を確保す
る。この状態でバスインタフェース制御回路72は、共
通制御回路75の制御のもとに共通バス3経由でDKC
5を介して目的のDK6に通常の読出し動作を行い、読
出したロギング情報をデータバッファ73に蓄積する。
こぎで、−回のアクセスで読出すレコード数は、データ
バッファ73のバッファサイズ、回線の通信速度、CP
UIのロック時間等のバランスから決められるが、余り
CPUIの待合わせ時間が長くなると交換機のサービス
状態を乱すことになるので数百ミリ秒以下に設定する必
要がある。実際には実験的な試行によって最適値を定め
ればよい。バスインタフェース制御回路72は、DK6
への所定のアクセスが終了すると、共通バス3を解放し
、CPU側に使用権を渡す。
バッファ73のバッファサイズ、回線の通信速度、CP
UIのロック時間等のバランスから決められるが、余り
CPUIの待合わせ時間が長くなると交換機のサービス
状態を乱すことになるので数百ミリ秒以下に設定する必
要がある。実際には実験的な試行によって最適値を定め
ればよい。バスインタフェース制御回路72は、DK6
への所定のアクセスが終了すると、共通バス3を解放し
、CPU側に使用権を渡す。
データバッファ73に蓄積されたロギング情報は、通信
プロトコル制御回路74により適当な通信プロトコル規
約に従いネットワーク経由でデータ処理センタあるいは
他装置へ転送される。
プロトコル制御回路74により適当な通信プロトコル規
約に従いネットワーク経由でデータ処理センタあるいは
他装置へ転送される。
一方、バス監視回路71は、共通バス3の解放後から再
び監視状態に入り、CPUIが状態変化待ちにならない
かどうか判断する。そして、cPUlが実行的に有効な
制御動作を行っている間は該アクセス機構側はDK6へ
のアクセスを保留する。CPUIが状態変化待ち、すな
わち、実効的なアイドル状態になったことをバス監視回
路71が検出すると、引続きアクセス機構7はバスイン
タフェース制御回路72によりDK6へのアクセスを開
始する。
び監視状態に入り、CPUIが状態変化待ちにならない
かどうか判断する。そして、cPUlが実行的に有効な
制御動作を行っている間は該アクセス機構側はDK6へ
のアクセスを保留する。CPUIが状態変化待ち、すな
わち、実効的なアイドル状態になったことをバス監視回
路71が検出すると、引続きアクセス機構7はバスイン
タフェース制御回路72によりDK6へのアクセスを開
始する。
第3図は上記動作のタイムチャートを示したものである
。第3図において、(イ)のCPU系と共通バス3との
交信はRAM2に格納されている特定アドレスのインス
トラクションが共通バス3を介してCPUIに送られて
連続的に実行されている様子を示し、(ロ)のCPU系
−共通バス−〇にの交信はCPU系からDK6がアクセ
スされていることを示す。(ハ)はCPU系が一定時間
状態変化待ちであるため、アクセス機構7が共通バス−
DKをアクセスし、更に(ニ)は引続きCPU系が一定
時間状態変化待ちであるため、アクセス機構7が再び共
通バス−DKをアクセスしている様子を示している。
。第3図において、(イ)のCPU系と共通バス3との
交信はRAM2に格納されている特定アドレスのインス
トラクションが共通バス3を介してCPUIに送られて
連続的に実行されている様子を示し、(ロ)のCPU系
−共通バス−〇にの交信はCPU系からDK6がアクセ
スされていることを示す。(ハ)はCPU系が一定時間
状態変化待ちであるため、アクセス機構7が共通バス−
DKをアクセスし、更に(ニ)は引続きCPU系が一定
時間状態変化待ちであるため、アクセス機構7が再び共
通バス−DKをアクセスしている様子を示している。
以上のように、アクセス機構側は常に受動的な立場に立
ち、CPUIが実質上有効に動作している間はDK6へ
のアクセスを保留して、CPUIがある一定時間無効な
動作(状態変化待ちをしているので正確には無効動作と
は云えないが、次の瞬間もまた状態変化が起こらない確
率が高い場合はCPU動作は実質上無効とみなせる)を
行った場合にのみ、アクセス機構側はDK6へのアクセ
スを開始するので、CPU側のサービス機能に与える影
響を小さくできる。
ち、CPUIが実質上有効に動作している間はDK6へ
のアクセスを保留して、CPUIがある一定時間無効な
動作(状態変化待ちをしているので正確には無効動作と
は云えないが、次の瞬間もまた状態変化が起こらない確
率が高い場合はCPU動作は実質上無効とみなせる)を
行った場合にのみ、アクセス機構側はDK6へのアクセ
スを開始するので、CPU側のサービス機能に与える影
響を小さくできる。
以上説明したように、本発明によれば、電子交換機等の
処理゛装置のファイル装置内に蓄積されているロギング
情報等を、処理装置の共通バスにデータアクセス機構を
接続するだけで、交換機等の本来のサービス状態に殆ど
影響髪与えずにオンライン的に外部へ転送することが可
能になる利点がある。
処理゛装置のファイル装置内に蓄積されているロギング
情報等を、処理装置の共通バスにデータアクセス機構を
接続するだけで、交換機等の本来のサービス状態に殆ど
影響髪与えずにオンライン的に外部へ転送することが可
能になる利点がある。
第1図は本発明の一実施例の全体構成図、第2図は第1
図におけるデータアクセス機構の詳細図、第3図は第1
図の動作のタイムチャートである。 1・・・CPU、 2・・・RAM、 3・・・共通バス、 4・・・バス・アービタ、5・・
・ディスク・コントローラ、 6・・・ディスク、7
・・・データアクセス機構。
図におけるデータアクセス機構の詳細図、第3図は第1
図の動作のタイムチャートである。 1・・・CPU、 2・・・RAM、 3・・・共通バス、 4・・・バス・アービタ、5・・
・ディスク・コントローラ、 6・・・ディスク、7
・・・データアクセス機構。
Claims (1)
- (1)少くとも中央処理装置系(以下、CPU系と呼ぶ
)とデータ蓄積用記憶装置とが共通バスに接続された構
成をとる情報処理装置において、前記共通バスにデータ
アクセス機構を接続し、該データアクセス機構は、前記
共通バス上のバス情報を監視してCPU系の実効的アイ
ドル状態を検出する手段と、CPU系の実効的アイドル
状態を検出すると、前記共通バスを確保し、該共通バス
経由で前記データ蓄積用記憶装置をアクセスして情報を
読出し、該読出し動作が終了すると共通バスを解放する
手段と、前記データ蓄積用記憶装置から読出した情報を
バッファリングする手段と、該バッファリングした情報
を所定の通信プロトコルに従い通信回線を通して外部へ
転送する手段を有することを特徴とするデータ転送方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62104128A JPS63269644A (ja) | 1987-04-27 | 1987-04-27 | デ−タ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62104128A JPS63269644A (ja) | 1987-04-27 | 1987-04-27 | デ−タ転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63269644A true JPS63269644A (ja) | 1988-11-07 |
Family
ID=14372477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62104128A Pending JPS63269644A (ja) | 1987-04-27 | 1987-04-27 | デ−タ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63269644A (ja) |
-
1987
- 1987-04-27 JP JP62104128A patent/JPS63269644A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6078970A (en) | System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory | |
JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
JP2000276304A (ja) | データ移行方法と情報処理システム | |
JPH10207822A (ja) | 高速i/oコントローラにおける割り込み処理方法 | |
JP2002024195A (ja) | 並列処理装置、及び、並列処理方法 | |
JPS63269644A (ja) | デ−タ転送方式 | |
JP2001094537A (ja) | エラー処理機能を備えた伝送装置及びエラー処理方法 | |
JPH11242506A (ja) | プログラマブルコントローラ | |
JP2000155738A (ja) | データ処理装置 | |
JP2762506B2 (ja) | 回線制御装置 | |
JP2001320385A (ja) | 計算機システムのパケット送受信方法、装置及びパケット送受信プログラム | |
JP3070492B2 (ja) | データ転送制御方式およびデータ転送制御方法 | |
JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
JPH0926911A (ja) | ページ情報転送処理装置 | |
JP2917329B2 (ja) | メモリアクセス方式 | |
JPH1055341A (ja) | バスインタフェース制御方式 | |
JPH05314061A (ja) | バス・インタフェース制御方式 | |
JP2573790B2 (ja) | 転送制御装置 | |
JPS58182737A (ja) | 情報処理装置 | |
JPH02291039A (ja) | メモリ制御システム | |
KR100289578B1 (ko) | 대용량 통신처리시스템에 있어서 패킷 메모리의중재장치 | |
JPH02310759A (ja) | データ転送装置 | |
JPS6132161A (ja) | 処理システムの情報転送装置 | |
JPH04106651A (ja) | システムバスの制御装置 | |
JPH06175970A (ja) | データ通信制御回路 |