JP2000174779A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2000174779A JP2000174779A JP34767598A JP34767598A JP2000174779A JP 2000174779 A JP2000174779 A JP 2000174779A JP 34767598 A JP34767598 A JP 34767598A JP 34767598 A JP34767598 A JP 34767598A JP 2000174779 A JP2000174779 A JP 2000174779A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- response
- request
- received
- response packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
タ通信を行うデータ処理装置の、データ送受信の効率低
下を抑止する。 【解決手段】データ処理装置1は、演算器9と比較器8
とを有している。演算器9は、これから送出しようとす
る送出予定のリクエストパケットに応答する受信予定の
レスポンスパケットのデータサイズを求め、比較器8
は、受信予定のレスポンスパケットのデータサイズと、
受信バッファ7の空き容量とを比較し、受信バッファ7
の空き容量が受信予定のレスポンスパケットのデータサ
イズよりも小さいときには、パケット送信装置3に、送
出予定のリクエストパケットをIEEE1394バス6に送出さ
せないようにしているので、受信バッファ7の空き容量
が少なくて、レスポンスパケットが受信できないような
場合には、リクエストパケットを送出させないようにす
ることができる。
Description
し、特にIEEE1394規格に準拠したシリアルバスを介して
パケット単位でデータの送受信を行うシステムに用いら
れるデータ処理装置に関する。
で画像データや音声データを取り込んだり、AV機器を
コントロールするためには、ビデオキャプチャボードや
RS232Cバス等が個別に必要であり、統一した取り
扱いをすることはできなかった。
ータ通信に適した規格が提案されており、例えば、「IE
EE1394ハイパフォーマンスシリアルバス規格(以下、IEE
E1394規格という)」により、高速大容量の通信を自由に
行えるような環境整備がなされている。
置の一例を示す。このデータ処理装置101は、IEEE13
94規格に準拠し、パケット単位でデータの転送が可能な
シリアルバス(以下でIEEE1394バスと称する)106に接
続されている。このIEEE1394バス106には、他のデー
タ処理装置が複数個接続されており、データ処理装置1
01は、IEEE1394バス106を介して他のデータ処理装
置に、リクエストパケットを送信し、リクエストパケッ
トを送信した他のデータ処理装置に、リクエストパケッ
トに対応したレスポンスパケットを生成させ、一連のレ
スポンスパケットを取得することができるように構成さ
れている。
理装置102と、送信装置103と、パケット受信装置
104と、送信バッファ105と、受信バッファ107
とをそれぞれ1個ずつ有している。このうち、送信装置
103は、複数のパケット送信装置を有しており、ここ
では、3個のパケット送信装置1031〜1033を有し
ているものとする。
ッファ105の入力に、送信バッファ105の出力は、
送信装置103の入力にそれぞれ接続されており、送信
装置103の出力は、IEEE1394バス106に接続されて
いる。
トパケットを送信するには、まず、パケット処理装置1
02が所定のプログラムに従って、リクエストパケット
を次々に生成し、送信バッファ105へと順次出力す
る。送信バッファ105は、FIFO(First in first
out)構造のメモリから成っており、パケット処理装置1
02で次々に生成されたリクエストパケットを一時的に
記憶する。
31〜1033は、送信バッファ105に保持されている
リクエストパケットを、順次1個ずつ読み出し、IEEE13
94バス106へと送出する。
へと送出されると、リクエストパケットの内容で特定さ
れた他のデータ処理装置が相手方のデータ処理装置とな
り、かかる相手方のデータ処理装置が、IEEE1394バス1
06からリクエストパケットを順次受信し、その内容を
読み出す。相手方のデータ処理装置は、リクエストパケ
ットの内容に応じて特定されるデータを、自分自身が有
する記憶領域から読み出し、読み出したデータに所定の
情報を付して、リクエストパケットへの応答となるレス
ポンスパケットを次々に生成して、IEEE1394バス106
へと次々に送出する。
置104の入力が、パケット受信装置104の出力に
は、受信バッファ107の入力が、それぞれ接続されて
おり、受信バッファ107の出力は、パケット処理装置
102の入力に接続されている。
ットが到達すると、パケット受信装置104は、受信バ
ッファ107の空き容量に応じて、レスポンスパケット
が受信可能か否かを判断する。ここで「受信」とは、レ
スポンスパケットがパケット受信装置104に到達し、
受信バッファ107に保持されることまでを指してい
る。
スパケットを保持できる分の空き領域があるときには、
パケット受信装置104は、受信可能であると判断す
る。そして、IEEE1394バス106からレスポンスパケッ
トを受け取り、受信バッファ107に出力することで、
レスポンスパケットの受信がなされる。
ンスパケットを一旦保持して、パケット処理装置102
の読み出し要求に応じてパケット処理装置102へと出
力する。パケット処理装置102へレスポンスパケット
が出力されたら、そのレスポンスパケットが占有してい
た領域は解放される。パケット処理装置102は、入力
されたレスポンスパケットを、所定の記憶装置に格納す
るなどの処理をする。
れたら、データ処理装置101は、相手方のデータ処理
装置に、「成功」のアクノレジを返して、レスポンスパ
ケットが受信されたことを通知する。なお、アクノレジ
とは、4ビットの情報等からなり、各トランザクション
が成功か、ビジーかといった情報が組み込まれているも
のである。
は、パケット送信装置1031〜1033は、リクエスト
パケットを送出してから、そのリクエストパケットに対
応するレスポンスパケットが受信されるまでは受信待ち
状態になり、レスポンスパケットが受信されたことがパ
ケット受信装置104で確認されて、各パケット送信装
置1031〜1033に通知されるまでは、新たなリクエ
ストパケットを送出しないようにされている。
033は、受信待ち状態が解除されたら、直ちに新たな
リクエストパケットを送出できる状態に復帰するように
されている。
が小さく、新たなリクエストパケットに対応するレスポ
ンスパケットを、パケット受信装置104が受信できな
いときであっても、パケット送信装置1031〜1033
は、可能な限り新たなリクエストパケットを送出してし
まうことがある。
を受信することができないため、レスポンスパケットが
到達すると、データ処理装置101が「ビジー」のアク
ノレジを相手方のデータ処理装置に返す。
方のデータ処理装置は、レスポンスパケットを再度送信
し(リトライ)、パケット受信装置104がレスポンスパ
ケットを受信できて「成功」のアクノレジが返されるま
でリトライを繰り返し、「成功」のアクノレジが返され
ないときには、所定の回数だけリトライを繰り返す。こ
の間はIEEE1394バス106が無駄に使われてしまうの
で、データ送受信の効率が低くなってしまう。
01がパケット送信装置1031〜1033を複数有して
いるときには、複数のリクエストパケットに対応するレ
スポンスパケットが、IEEE1394バス106に一度に送出
されてしまい、送出された全てのレスポンスパケットの
データサイズの総和が受信バッファ107の空き容量を
超えてしまうことが多く、パケット受信装置104がこ
れら全てのレスポンスパケットを一度に受信できない状
態になってしまうことが多かった。
術の不都合を解決するために創作されたものであり、そ
の目的は、IEEE1394バスに接続されるデータ処理装置に
おいてデータの送受信を行なう場合に、データ送受信の
効率を高めることができる技術を提供することにある。
に、本発明の請求項1に記載のデータ処理装置は、シリ
アルバスに接続され、リクエストパケットを上記シリア
ルバスに送信する送信装置と、上記シリアルバスに接続
され、上記リクエストパケットに対応するレスポンスパ
ケットを上記シリアルバスから受信する受信装置と、上
記受信装置から供給されるレスポンスパケットを保持す
る受信バッファと、上記リクエストパケットに対応する
レスポンスパケットのデータサイズと上記受信バッファ
の空き容量との大小関係を判定する判定装置とを有し、
上記送信装置は上記判定装置の判定結果に応じてリクエ
ストパケットの上記シリアルバスへの送信の制御を行な
う。
項1に記載のデータ処理装置であって、上記送信装置を
複数個有し、上記判定装置は上記各送信装置におけるリ
クエストパケットに対応するレスポンスパケットの総デ
ータサイズと上記受信バッファの空き容量との大小関係
を判定し、上記各送信装置は上記判定装置の判定結果に
応じてリクエストパケットの上記シリアルバスへの送信
を制御する。
は、請求項1又は2に記載のデータ処理装置であって、
上記リクエストパケット、上記レスポンスパケット、並
びに上記シリアルバスはIEEE1394規格に準拠するように
構成されている。
が、送出予定のリクエストパケットに応じたレスポンス
パケットのデータサイズと、受信バッファの空き容量に
基づいて、送出予定のリクエストパケットを送出するこ
とが可能か否かを判定し、この判定に基づいて、送信装
置が送出予定のリクエストパケットを送出しているの
で、例えば、レスポンスパケットのデータサイズと、受
信バッファの空き容量とを比較した結果、受信バッファ
の空き容量が少なくて、レスポンスパケットを受信装置
が受信できない状態にあるときには、送信装置に、送出
予定のリクエストパケットを送出させないようにするこ
とができ、送出予定のリクエストパケットを送出すると
きには、常にレスポンスパケットを受信できるだけの空
き容量が受信バッファに確保されるようにすることがで
きる。このため、送出予定のリクエストパケットが送出
されるときには、常にレスポンスパケットを受信するこ
とが可能な状態になっている。
く、レスポンスパケットが受信できないときには、送出
予定のリクエストパケットは送出されないので、受信装
置で受信が拒否され、リトライが繰り返されてシリアル
バスが無駄に使われなくなる。このため、従来に比して
データ送受信の効率を高めることができる。
送信装置が複数あるときには、送出予定のリクエストパ
ケットに応じたレスポンスパケットのデータサイズと、
受信バッファの空き容量とに加えて、未受信のレスポン
スパケットのデータサイズを参照することで、送出予定
のリクエストパケットを送出することが可能か否かを判
定している。
受信のレスポンスパケットのデータサイズと、受信予定
のレスポンスパケットのデータサイズとの総和よりも小
さく、未受信のレスポンスパケットと、受信予定のレス
ポンスパケットが一度に受信されようとしたときに、全
部のレスポンスパケットを受信することができない状態
にあるときには、送信装置に、送出予定のリクエストパ
ケットを送出させないようにすることができる。
受信予定のレスポンスパケットが一度に生成され、続け
て受信されようとしたときにも、受信バッファにはこれ
ら全部のレスポンスパケットを保持できるだけの空き容
量が確保されていることになるので、全部のレスポンス
パケットを続けて受信することができる。
タサイズが大きい場合に、未受信のレスポンスパケット
が受信されて受信バッファの空き容量が小さくなって
も、その空き容量は、受信予定のレスポンスパケットの
データサイズよりも大きくなるので、受信予定のレスポ
ンスパケットが受信装置で受信拒否されることがなくな
る。これにより、受信装置で受信が拒否されて、リトラ
イが繰り返されることがないので、データ送受信の効率
が低下することがなくなる。
面を参照して説明する。図1の符号1は、本実施形態の
データ処理装置1である。このデータ処理装置1は、IE
EE1394バス6に接続されている。このIEEE1394バス6に
は、他のデータ処理装置が複数個接続されており、当該
データ処理装置1は、IEEE1394バス6を介して他のデー
タ処理装置にリクエストパケットを送信し、リクエスト
パケットが送信された他のデータ処理装置に、複数のレ
スポンスパケットを生成させて一連のレスポンスパケッ
トを取得することができるように構成されている。
置2と、パケット送信装置3と、パケット受信装置4
と、送信バッファ5と、受信バッファ7と、判定回路1
0とを有している。
ァ5の入力に、送信バッファ5の出力は、パケット送信
装置3の入力にそれぞれ接続されており、パケット送信
装置3の出力は、IEEE1394バス6に接続されている。
ストパケットを送信する際には、まず、パケット処理装
置2がリクエストパケットを次々に生成し、送信バッフ
ァ5へと次々に出力する。
らなり、パケット処理装置2からリクエストパケットが
次々に入力されると、それらのリクエストパケットを一
時的に記憶する。
エストパケットを送信バッファ5から読み出して、IEEE
1394バス6へと送出する。パケット送信装置3は、リク
エストパケットを送出すると、そのリクエストパケット
に対応するレスポンスパケットが受信されたことがパケ
ット受信装置4から通知されるまで受信待ち状態にな
り、新たにリクエストパケットを送出しないようにされ
る。
6へと送出されると、リクエストパケットの内容に応じ
て特定された他のデータ処理装置(以下で相手方のデー
タ処理装置と称する。)が、IEEE1394バス6からリクエ
ストパケットを受信し、その内容を読み出す。相手方の
データ処理装置は、リクエストパケットの内容に応じ
て、リクエストパケットへの応答となるレスポンスパケ
ットを生成して、IEEE1394バス6へと送出する。
置4の入力が、パケット受信装置4の出力には、受信バ
ッファ7の入力が、それぞれ接続されており、受信バッ
ファ7の出力は、パケット処理装置2の入力に接続され
ている。
が到達すると、パケット受信装置4は、受信バッファ7
の空き容量に応じて、レスポンスパケットが受信可能か
否かを判断する。本発明で「受信」とは、レスポンスパ
ケットがパケット受信装置に到達し、受信バッファに保
持されることまでを指すものとする。
ケットを保持できる分の空き領域があるときには、パケ
ット受信装置4は、レスポンスパケットが受信可能であ
ると判断して、IEEE1394バスからレスポンスパケットを
受けとる。
ス6からレスポンスパケットを受けとって、そのレスポ
ンスパケットを受信バッファ7に出力するとともに、レ
スポンスパケットを受信した旨をパケット送信装置3に
通知する。レスポンスパケットを受信した旨が、受信待
ち状態にあったパケット送信装置3に通知されると、パ
ケット送信装置3の受信待ち状態は解除される。しか
し、後述する送出不許可の制御命令がパケット送信装置
3に入力されているときには、受信待ち状態が解除され
ている場合でも、送出予定のリクエストパケットの送出
をしないようにされる。
パケットを、内部に設けられたメモリ(図示せず)に一時
保持する。受信バッファ7がレスポンスパケットを保持
している間に、送信バッファ5には、これから送出しよ
うとするリクエストパケット(以下で送出予定のリクエ
ストパケットと称する。)が保持されており、パケット
送信装置3へと出力される。
ストパケットが入力されると、そのデータサイズを、演
算器9に出力する。演算器9は、入力されたデータサイ
ズから、そのリクエストパケットに対応するレスポンス
パケット(以下で受信予定のレスポンスパケットと称す
る。)のデータサイズを求めて、比較器8の一方の入力
へと出力する。
回路(図示せず)が設けられている。この検出回路は、受
信バッファ7内部のメモリの空き容量を常時検出してお
り、検出された空き容量を、比較器8の他方の入力へと
出力している。
トのデータサイズと、受信バッファ7の空き容量とを比
較する。受信バッファ7の空き容量が、受信予定のレス
ポンスパケットを受信できる程度に大きい場合には、リ
クエストパケットが送出されるが、受信済みのレスポン
スパケットがまだ受信バッファ7に保持されているた
め、受信バッファ7の空き容量が受信予定のレスポンス
パケットのデータサイズよりも小さい場合には、比較器
8は、パケット送信装置3に、送出不許可の制御命令を
出力する。この送出不許可の制御命令により、パケット
送信装置3は、受信待ち状態が解除されている場合であ
っても、送出予定のリクエストパケットの送出ができな
くなる。
スポンスパケットがパケット処理装置2に出力され、受
信済みのレスポンスパケットが占有していたメモリ領域
が解放されると、受信バッファ7のメモリの空き容量が
増える。
定のレスポンスパケットのデータサイズよりも大きくな
った場合には、比較器8は、送出許可の制御命令をパケ
ット送信装置3に出力する。送出許可の制御命令が入力
されると、パケット送信装置3は、送出予定のリクエス
トパケットをIEEE1394バス6に送出する。
バッファ7の空き容量が、受信予定のレスポンスパケッ
トのデータサイズよりも小さく、受信予定のレスポンス
パケットを受信できる分だけ確保されていないときに
は、パケット送信装置3はリクエストパケットを送出で
きないようにされている。従って、リトライが繰り返さ
れて、バスが無駄に使われることがなくなる。
しているデータ処理装置1について説明したが、送信す
るリクエストパケットの量が多いときなどに備え、パケ
ット送信装置を複数設ける場合がある。以下で、図2を
参照し、パケット送信装置を複数有するデータ処理装置
について説明する。
データ処理装置を示している。このデータ処理装置11
は、パケット処理装置12と、パケット受信装置14
と、送信バッファ15と、受信バッファ17と、判定回
路20とを有している点では図1のデータ処理装置1と
同様であるが、判定回路20がディスパチャ19を有し
ており、ディスパッチャ19が送信装置13と送信バッ
ファ15との間に配置されている点と、送信装置13
が、複数のパケット送信装置131〜133を有している
点とで、図1のデータ処理装置1と異なる。ここでは、
送信装置は3個のパケット送信装置131〜133を有し
ているものとする。
信バッファ15の入力に、送信バッファ15の出力はデ
ィスパッチャ19の入力に、ディスパッチャ19の出力
は送信装置13の入力に、それぞれ接続されており、送
信装置13の出力は、IEEE1394バス16に接続されてい
る。
おいて、複数のリクエストパケットを次々に送信するに
は、まず、パケット処理装置12が、複数のリクエスト
パケットを次々に生成し、送信バッファ15へと順次出
力する。
のリクエストパケットの一般的なフォーマットの概略を
示す。このリクエストパケットは、第1のパケット領域
31と、第2のパケット領域32とを有しており、その
それぞれに、tLabelと、データサイズが記載されてい
る。このうちtLabelは、各機器から送信されたリクエス
トパケットやレスポンスパケット等の、未解決の各トラ
ンザクションに割り当てられた固有のタグであって、リ
クエストパケットと、レスポンスパケットとの対応をつ
けるための番号である。そして、データサイズは、1個
のリクエストパケット全体のデータサイズを示すもので
ある。
トパケットが送信バッファ15に入力されると、ディス
パッチャ19は、送信バッファ15に入力された順にこ
れらのリクエストパケットを次々に読み出し、リクエス
トパケットの第1、第2のパケット領域31、32か
ら、tLabelと、データサイズとをそれぞれ取得する。こ
こでは、最初に3個のリクエストパケットを読み出し、
読み出した各リクエストパケットのtLabelと、データサ
イズとをそれぞれ取得するものとする。
うとするリクエストパケットのデータサイズから、その
リクエストパケットに対応するレスポンスパケットのデ
ータサイズをそれぞれ求め、それぞれのtLabelとデータ
サイズとを組にし、ディスパッチャ19が有している記
憶領域に書き込む。
9が有している記憶領域の一例を示す。この記憶領域4
0は、第1〜第6の領域41〜46を有している。第1
〜第3の領域41〜43には、各パケット送信装置13
1〜133から送出される各リクエストパケットのtLabel
が書き込まれるようにされており、第4〜第6の領域4
4〜46のそれぞれには、各パケット送信装置131〜
133から送出されるリクエストパケットに応じて生成
されるレスポンスパケットのデータサイズが、書き込ま
れるようにされている。
書き込まれた各リクエストパケットのtLabelと、第4〜
第6の領域44〜46に書き込まれた各レスポンスパケ
ットのデータサイズが、それぞれ一対一に対応付けられ
て、一組になるようにされている。
るレスポンスパケットが受信されたことがディスパッチ
ャ19に通知されたら、そのリクエストパケットのtLab
elと、レスポンスパケットのデータサイズとの組は、記
憶領域40から消去されるようにされている。
パケットのtLabelと、各リクエストパケットに対応する
レスポンスパケットのデータサイズをそれぞれ書き込ん
だら、ディスパッチャ19は、パケット送信装置131
〜133のそれぞれへ、リクエストパケットを均等に出
力するようにされている。ここでは、3個のリクエスト
パケットを読み出しているので、パケット送信装置13
1〜133のそれぞれへ、リクエストパケットを1個ずつ
出力する。
されたリクエストパケットを、IEEE1394バス16へと送
出する。各パケット送信装置131〜133は、送出した
リクエストパケットに対するレスポンスパケットが、パ
ケット受信装置14で受信されたことが確認されるまで
は、受信待ち状態になり、新たなリクエストパケットを
送出しないようになっている。
EE1394バス16へとリクエストパケットが送出される
と、各リクエストパケットの内容に応じて特定される他
のデータ処理装置が、リクエストパケットをIEEE1394バ
ス16から受信する。
パケット送信装置131〜133から送信された3個のリ
クエストパケットへの応答になる3個のレスポンスパケ
ットを次々に生成するものとする。そして、パケット送
信装置131から送出されたリクエストパケットに対応
するレスポンスパケットが、最初にIEEE1394バス16へ
と送出されるものとし、パケット送信装置132、133
から送信されたリクエストパケットへの対応となるレス
ポンスパケットは、まだIEEE1394バス16へと送出され
ていないものとする。
置14の入力が、パケット受信装置14の出力には受信
バッファ17の入力が、それぞれ接続されており、受信
バッファ17の出力は、パケット処理装置12の入力に
接続されている。
4にレスポンスパケットが到達すると、パケット受信装
置14は、受信バッファ17の空き容量に応じて、レス
ポンスパケットが受信可能か否かを判断する。
7に、レスポンスパケットを保持できる分の空き領域が
あるときには、レスポンスパケットが受信可能であると
判断する。そしてパケット受信装置14は、IEEE1394バ
ス16から到達したレスポンスパケットを受信バッファ
17に出力するとともに、レスポンスパケットを受信し
た旨を、パケット送信装置131とディスパッチャ19
に通知する。
知されると、パケット送信装置13 1の受信待ち状態が
解除される。しかし、後述する送出不許可の制御命令が
パケット送信装置131に入力されているときには、受
信待ち状態が解除された場合でも、送出予定のリクエス
トパケットの送出ができないようにされる。
ケットを受信したことが通知されたら、記憶領域40の
第1、第4の領域部41、44から、受信済みのレスポ
ンスパケットに対応するリクエストパケットのtLabel
と、上記レスポンスパケットのデータサイズとを消去す
る。
のレスポンスパケットを一時保持する。受信バッファ1
7が受信済みのレスポンスパケットを保持している間
に、送信バッファ15から、これから送出されようとす
るリクエストパケット(以下で送出予定のリクエストパ
ケットと称する。)が、ディスパッチャ19に出力され
る。
ストパケットから、そのtLabelとデータサイズとを取得
し、送出予定のリクエストパケットに対応するレスポン
スパケット(以下で受信予定のレスポンスパケットと称
する)のデータサイズを求め、tLabelとともに一対一に
対応付け、一組にして記憶領域40の第1、第4の領域
41、44に書き込む。
れぞれパケット送信装置132、13 3から送出され、ま
だパケット受信装置14に受信されていないリクエスト
パケット(以下で未受信のリクエストパケットと称す
る。)のtLabelと、そのリクエストパケットに対応する
未受信のレスポンスパケットのデータサイズとに加え
て、送出予定のリクエストパケットのtLabelと、受信予
定のレスポンスパケットのデータサイズとが書き込まれ
ていることになる。
き込まれた未受信のレスポンスパケットのデータサイズ
と、受信予定のレスポンスパケットのデータサイズとの
総和(以下で未受信及び受信予定のレスポンスパケット
のデータサイズの総和と称する)を求める。こうして求
められた未受信及び受信予定のレスポンスパケットのデ
ータサイズとの総和は、比較器18の一方の入力へと入
力される。
示せず)が設けられており、受信バッファ17の空き容
量が常時検出されている。こうして検出回路で検出され
た受信バッファ17の空き容量は、比較器18の他方の
入力に入力される。
ポンスパケットのデータサイズの総和と、受信バッファ
17の空き容量とを常時比較している。この時点で、未
受信のレスポンスパケットは、パケット送信装置1
32、133から出力されたリクエストパケットに対応し
たレスポンスパケットであって、受信予定のレスポンス
パケットは、パケット送信装置132、133から出力さ
れたリクエストパケットに対応するレスポンスパケット
であるものとする。
び受信予定のレスポンスパケットのデータサイズの総和
よりも大きい場合には、比較器18は送出許可の制御命
令をパケット送信装置131に出力する。この制御命令
が入力されると、パケット送信装置131は、送出予定
のリクエストパケットをIEEE1394バス16に送出する。
受信及び受信予定のレスポンスパケットのデータサイズ
の総和よりも少ない場合には、比較器18は、パケット
送信装置131に、送出不許可の制御命令を出力する。
されていても、パケット送信装置131は、送出予定の
リクエストパケットを送出できないようにされる。
から送信されたリクエストパケットに対する未受信のレ
スポンスパケットがパケット受信装置14で受信されて
しまうと、受信バッファ17の空き容量が少なくなっ
て、受信予定のレスポンスパケットが受信できなくなる
ことが考えられたが、本発明では、受信バッファ17の
空き容量が受信予定のレスポンスパケットのデータサイ
ズよりも小さくなるときには、送出予定のリクエストパ
ケットは出力できなくなるので、送出予定のリクエスト
パケットが送出されるときには、常に受信予定のレスポ
ンスパケットのデータサイズ分の空き容量が、受信バッ
ファ17に確保されていることになる。
送出されるときには、常に受信予定のレスポンスパケッ
トは受信可能な状態にある。受信バッファ17から受信
済みのレスポンスパケットがパケット処理装置12に出
力され、受信済みのレスポンスパケットが占有していた
メモリ領域が解放されると、受信バッファ17の空き容
量が増える。こうして受信バッファ17の空き容量が増
えて未受信及び受信予定のレスポンスパケットのデータ
サイズの総和よりも多くなったら、比較器18は、送出
許可の制御命令をパケット送信装置131に出力する。
ット受信装置で受信されると、パケット送信装置1
32、133の受信待ち状態が解除されるが、各パケット
送信装置132、133もまた、パケット送信装置131
と同様に、送出許可の制御命令が出力されるまでは新た
なリクエストパケットを送出できないようにされてい
る。
では、ディスパッチャ19で求められた未受信及び受信
予定のレスポンスパケットのデータサイズの総和と、受
信バッファ17の空き容量とを比較器18で比較し、受
信バッファ17の空き容量が未受信及び受信予定のレス
ポンスパケットのデータサイズの総和よりも小さいとき
には、パケット送信装置131〜133が受信待ち状態に
なっていなくとも、送出予定のリクエストパケットを送
信できないようにし、受信バッファ17の空き容量が未
受信及び受信予定のレスポンスパケットのデータサイズ
の総和よりも大きくなったときに、送出予定のリクエス
トパケットを送信できるようにしている。
と、受信予定のレスポンスパケットが一度に生成され
て、次々と受信されるような状態になった場合でも、送
出予定のリクエストパケットを送出するときには、受信
バッファ17に、未受信及び受信予定のレスポンスパケ
ットのデータサイズの総和分の空き容量が確保されてい
るので、全てのレスポンスパケットを次々に受信するこ
とができる。これにより、未受信のレスポンスパケット
が受信された場合でも、受信バッファ17の空き容量が
少なくて、受信予定のレスポンスパケットが受信できな
くなるということがなくなる。
ットが他のデータ処理装置から再送されることもなくな
るので、「ビジー」のアクノレジが他のデータ処理装置
側に返され、他のデータ処理装置側でリトライが繰り返
されて、バスが無駄に使われないようにすることができ
る。
ケット送信装置131〜133を3個有するものとしてい
るが、本発明はこれに限らず、パケット送信装置を何個
有するものとしてもよい。このときには、ディスパッチ
ャ19内の記憶領域40内に、パケット送信装置の個数
に対応する数の領域を設け、各領域を各パケット送信装
置に対応付けて、それぞれの領域にtLabelやデータサイ
ズを書き込むようにすればよい。
限らず、例えば、各パケット送信装置131〜133を識
別するためにそれぞれに割り振られた機械番号と、レス
ポンスパケットのデータサイズとを組にして記憶領域に
書きこんでもよい。
るときには、常にレスポンスパケットを受信することが
可能な状態になり、受信バッファの空き容量が少なく、
レスポンスパケットが受信できないときには、送出予定
のリクエストパケットは送出されないので、受信装置で
受信が拒否され、リトライが繰り返される間にシリアル
バスが無駄に使われ、データ送受信の効率が低くなって
しまうことを抑止することができる。
図
形態のデータ処理装置を説明する図
明する図 (b):ディスパッチャに設けられた記憶領域を説明する
図
3、131〜133……パケット送信装置(送信装置)
4……パケット受信装置(受信装置) 6……IEEE1394バ
ス(バス) 7……受信バッファ 8、18……比較器
9……演算器 10、20…判定回路(判定手段)
Claims (3)
- 【請求項1】シリアルバスに接続され、リクエストパケ
ットを上記シリアルバスに送信する送信装置と、 上記シリアルバスに接続され、上記リクエストパケット
に対応するレスポンスパケットを上記シリアルバスから
受信する受信装置と、 上記受信装置から供給されるレスポンスパケットを保持
する受信バッファと、 上記リクエストパケットに対応するレスポンスパケット
のデータサイズと上記受信バッファの空き容量との大小
関係を判定する判定装置と、 を有し、上記送信装置は上記判定装置の判定結果に応じ
てリクエストパケットの上記シリアルバスへの送信の制
御を行なうデータ処理装置。 - 【請求項2】上記送信装置を複数個有し、上記判定装置
は上記各送信装置におけるリクエストパケットに対応す
るレスポンスパケットの総データサイズと上記受信バッ
ファの空き容量との大小関係を判定し、上記各送信装置
は上記判定装置の判定結果に応じてリクエストパケット
の上記シリアルバスへの送信を制御する請求項1に記載
のデータ処理装置。 - 【請求項3】上記リクエストパケット、上記レスポンス
パケット、並びに上記シリアルバスはIEEE1394規格に準
拠するように構成されている請求項1又は2に記載のデ
ータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34767598A JP4112716B2 (ja) | 1998-12-08 | 1998-12-08 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34767598A JP4112716B2 (ja) | 1998-12-08 | 1998-12-08 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000174779A true JP2000174779A (ja) | 2000-06-23 |
JP4112716B2 JP4112716B2 (ja) | 2008-07-02 |
Family
ID=18391824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34767598A Expired - Fee Related JP4112716B2 (ja) | 1998-12-08 | 1998-12-08 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4112716B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009015783A (ja) * | 2007-07-09 | 2009-01-22 | Toshiba Corp | インタフェースコントローラ |
US7721026B2 (en) * | 2006-12-12 | 2010-05-18 | Kabushiki Kaisha Toshiba | Interface controller, method for controlling read access, and information processing apparatus provided with the interface controller |
-
1998
- 1998-12-08 JP JP34767598A patent/JP4112716B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721026B2 (en) * | 2006-12-12 | 2010-05-18 | Kabushiki Kaisha Toshiba | Interface controller, method for controlling read access, and information processing apparatus provided with the interface controller |
JP2009015783A (ja) * | 2007-07-09 | 2009-01-22 | Toshiba Corp | インタフェースコントローラ |
Also Published As
Publication number | Publication date |
---|---|
JP4112716B2 (ja) | 2008-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3553634B2 (ja) | 相互接続インターフェース | |
US5546543A (en) | Method for assigning priority to receive and transmit requests in response to occupancy of receive and transmit buffers when transmission and reception are in progress | |
US5187780A (en) | Dual-path computer interconnect system with zone manager for packet memory | |
US5884040A (en) | Per-packet jamming in a multi-port bridge for a local area network | |
US6181705B1 (en) | System and method for management a communications buffer | |
US7756991B2 (en) | Data-packet processing method in network system | |
CA2011935A1 (en) | Dual-path computer interconnect system with four-ported packet memory control | |
JPH09224044A (ja) | 配信システム | |
JPS62189550A (ja) | マルチプロセツサシステムにおけるプロセツサアクセス制御装置 | |
EP0366344B1 (en) | Multiprocessor load sharing arrangement | |
US20080181246A1 (en) | Data-packet processing method in network system | |
JP2000174779A (ja) | データ処理装置 | |
US20040230717A1 (en) | Processing device | |
EP1895429B1 (en) | Transmission control device and transmission control method | |
JP4104939B2 (ja) | マルチプロセッサシステム | |
US6256313B1 (en) | Triplet architecture in a multi-port bridge for a local area network | |
JP2002366427A (ja) | プロセッサ間通信システム及びそれに用いるプロセッサ間通信方法 | |
US6647442B1 (en) | Data processing device | |
KR20010095103A (ko) | 데이터 블록 전송 방법 및 장치 | |
JP4015304B2 (ja) | データ処理装置 | |
JP2000339181A (ja) | プロセス間通信方法およびプロセス間通信装置 | |
JP2591834B2 (ja) | データ通信装置用バッファメモリ装置 | |
JP2723245B2 (ja) | ファクシミリ蓄積交換装置 | |
US7293130B2 (en) | Method and system for a multi-level memory | |
JP3983926B2 (ja) | マルチプロセッサコンピューティング環境におけるメッセージ受渡しのオーバランを防止する方法及びコンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070911 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 Effective date: 20071109 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080410 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110418 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120418 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |