JP2009015783A - インタフェースコントローラ - Google Patents
インタフェースコントローラ Download PDFInfo
- Publication number
- JP2009015783A JP2009015783A JP2007180074A JP2007180074A JP2009015783A JP 2009015783 A JP2009015783 A JP 2009015783A JP 2007180074 A JP2007180074 A JP 2007180074A JP 2007180074 A JP2007180074 A JP 2007180074A JP 2009015783 A JP2009015783 A JP 2009015783A
- Authority
- JP
- Japan
- Prior art keywords
- request
- response
- packet
- division number
- maximum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
【解決手段】インタフェースコントローラ101は、リクエストパケットをメモリに出力するパケット生成手段101Cと、受信バッファに記憶されたレスポンスパケットから所定のプロトコルに従ってレスポンスを生成し、前記レスポンスを前記ホスト装置に出力するプロトコル生成手段101Fと、前記ホスト装置によって発行されたリクエストの最大分割数を算出する最大分割数算出手段101Aと、前記最大分割数算出手段によって算出された最大分割数、処理済リクエストの最大分割数及び処理済レスポンスの最大分割数に従って、前記ホスト装置にリクエスト発行許可を行うリクエスト発行制御手段101Bと、を備える。
【選択図】図2
Description
101A 最大分割数算出手段
101B リクエスト発行制御手段
101C パケット生成手段
101D パケット解釈手段
101E 受信バッファ
101F プロトコル生成手段
102 ホスト装置
102A DMA
102B CPU
103 メモリインタフェースコントローラ
104 メモリ
Claims (5)
- ホスト装置及びメモリに接続され、1つのリクエストに対する複数のレスポンスを入力するインタフェースコントローラであって、
前記ホスト装置によって発行されたリクエストにヘッダ情報を付加してリクエストパケットを生成し、前記リクエストパケットを前記メモリに出力するパケット生成手段と、
前記リクエストパケットに対するレスポンスパケットを記憶する受信バッファと、
前記受信バッファに記憶されたレスポンスパケットから所定のプロトコルに従ってレスポンスを生成し、前記レスポンスを前記ホスト装置に出力するプロトコル生成手段と、
前記ホスト装置によって発行されたリクエストの最大分割数を算出する最大分割数算出手段と、
前記最大分割数算出手段によって算出された最大分割数、処理済リクエストの最大分割数及び処理済レスポンスの最大分割数に従って、前記ホスト装置にリクエスト発行許可を行うリクエスト発行制御手段と、を備えたことを特徴とするインタフェースコントローラ。 - 前記最大分割数算出手段は、アドレス、データ長及びバウンダリに基づいて最大分割数を算出する請求項1に記載のインタフェースコントローラ。
- 前記リクエスト発行制御手段は、前記最大分割数算出手段によって算出された最大分割数及び前記処理済リクエストの最大分割数を登録し、前記パケット生成手段によってリクエストパケットが生成されたときに、前記登録された処理済リクエストの最大分割数を更新する請求項1又は2に記載のインタフェースコントローラ。
- 前記プロトコル生成手段は、前記最大分割数算出手段によって算出された最大分割数及び前記処理済レスポンスの最大分割数を登録し、前記登録された処理済レスポンスの最大分割数を更新する請求項1乃至3の何れか1項に記載のインタフェースコントローラ。
- 前記プロトコル生成手段は、前記リクエストに対するレスポンスの出力が終了したときに、前記登録された処理済レスポンスの最大レスポンス数を更新する請求項4に記載のインタフェースコントローラ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180074A JP5101195B2 (ja) | 2007-07-09 | 2007-07-09 | インタフェースコントローラ |
US12/164,523 US7779179B2 (en) | 2007-07-09 | 2008-06-30 | Interface controller, method for controlling the interface controller, and a computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180074A JP5101195B2 (ja) | 2007-07-09 | 2007-07-09 | インタフェースコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009015783A true JP2009015783A (ja) | 2009-01-22 |
JP5101195B2 JP5101195B2 (ja) | 2012-12-19 |
Family
ID=40254064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180074A Expired - Fee Related JP5101195B2 (ja) | 2007-07-09 | 2007-07-09 | インタフェースコントローラ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7779179B2 (ja) |
JP (1) | JP5101195B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017515238A (ja) * | 2014-05-09 | 2017-06-08 | マイクロン テクノロジー, インク. | 再構成可能なメモリシステムのための仮想化された物理アドレス |
JP2023504167A (ja) * | 2019-12-02 | 2023-02-01 | マイクロン テクノロジー,インク. | メモリシステムに対する書き込み動作技術 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9802089B2 (en) * | 2013-03-15 | 2017-10-31 | Taylor Made Golf Company, Inc | Iron type golf club head and set |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000083068A (ja) * | 1998-06-09 | 2000-03-21 | Matsushita Electric Ind Co Ltd | デ―タ出力装置 |
JP2000174779A (ja) * | 1998-12-08 | 2000-06-23 | Texas Instr Japan Ltd | データ処理装置 |
JP2002540526A (ja) * | 1999-03-31 | 2002-11-26 | クロジック コーポレーション | I/o完了報告を組み合わせるホスト・アダプタおよびそれを使用する方法 |
JP2004252755A (ja) * | 2003-02-20 | 2004-09-09 | Fujitsu Ltd | 記憶装置への情報蓄積制御方法 |
JP2005293283A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | フロー制御の初期化方法および情報処理装置 |
JP2005346629A (ja) * | 2004-06-07 | 2005-12-15 | Ricoh Co Ltd | 画像処理装置 |
JP2007150666A (ja) * | 2005-11-28 | 2007-06-14 | Chori Joho System Co Ltd | 通信システム |
JP2008146459A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | インタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置 |
-
2007
- 2007-07-09 JP JP2007180074A patent/JP5101195B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-30 US US12/164,523 patent/US7779179B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000083068A (ja) * | 1998-06-09 | 2000-03-21 | Matsushita Electric Ind Co Ltd | デ―タ出力装置 |
JP2000174779A (ja) * | 1998-12-08 | 2000-06-23 | Texas Instr Japan Ltd | データ処理装置 |
JP2002540526A (ja) * | 1999-03-31 | 2002-11-26 | クロジック コーポレーション | I/o完了報告を組み合わせるホスト・アダプタおよびそれを使用する方法 |
JP2004252755A (ja) * | 2003-02-20 | 2004-09-09 | Fujitsu Ltd | 記憶装置への情報蓄積制御方法 |
JP2005293283A (ja) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | フロー制御の初期化方法および情報処理装置 |
JP2005346629A (ja) * | 2004-06-07 | 2005-12-15 | Ricoh Co Ltd | 画像処理装置 |
JP2007150666A (ja) * | 2005-11-28 | 2007-06-14 | Chori Joho System Co Ltd | 通信システム |
JP2008146459A (ja) * | 2006-12-12 | 2008-06-26 | Toshiba Corp | インタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017515238A (ja) * | 2014-05-09 | 2017-06-08 | マイクロン テクノロジー, インク. | 再構成可能なメモリシステムのための仮想化された物理アドレス |
JP2023504167A (ja) * | 2019-12-02 | 2023-02-01 | マイクロン テクノロジー,インク. | メモリシステムに対する書き込み動作技術 |
Also Published As
Publication number | Publication date |
---|---|
JP5101195B2 (ja) | 2012-12-19 |
US20090019197A1 (en) | 2009-01-15 |
US7779179B2 (en) | 2010-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5939305B2 (ja) | 情報処理装置,並列計算機システム及び情報処理装置の制御方法 | |
US9898230B2 (en) | Information processing apparatus, system, and information processing method | |
WO2017000822A1 (zh) | 一种直接内存访问的传输控制方法及装置 | |
US9170963B2 (en) | Apparatus and method for generating interrupt signal that supports multi-processor | |
JP5101195B2 (ja) | インタフェースコントローラ | |
JP5732806B2 (ja) | データ転送装置及びデータ転送方法 | |
JP6290761B2 (ja) | データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム | |
JP5651622B2 (ja) | データ伝送装置、データ伝送方法、及びプログラム | |
CN116483259A (zh) | 一种数据处理方法以及相关装置 | |
WO2015155850A1 (ja) | 入出力装置及び方法 | |
CN105022707B (zh) | 接口单元装置 | |
EP2413248A1 (en) | Direct memory access device for multi-core system and operating method of the same | |
JP5908416B2 (ja) | インターフェース制御装置、データ記憶装置及びインターフェース制御方法 | |
JP2010108275A (ja) | バス制御装置 | |
JP2010079536A (ja) | メモリアクセス制御回路、メモリアクセス制御方法 | |
JP4924970B2 (ja) | データ処理システム | |
JP6430710B2 (ja) | データ転送制御装置及びデータ転送の制御方法 | |
EP2503746A1 (en) | Data transfer apparatus, data transfer method, and information processing apparatus | |
JP2018173856A (ja) | 情報処理装置およびその制御方法 | |
JP2008203989A (ja) | バス装置 | |
JP6416488B2 (ja) | 半導体装置 | |
JP2005301714A (ja) | マルチcpuシステム、そのデータ転送方法、及びそのプログラム | |
JP2008146459A (ja) | インタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置 | |
JP5361773B2 (ja) | データアクセス制御装置 | |
JP5637178B2 (ja) | Dma転送装置、dma転送方法及びdma転送プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |