JPH03208124A - データ通信装置用バッファメモリ装置 - Google Patents
データ通信装置用バッファメモリ装置Info
- Publication number
- JPH03208124A JPH03208124A JP2002952A JP295290A JPH03208124A JP H03208124 A JPH03208124 A JP H03208124A JP 2002952 A JP2002952 A JP 2002952A JP 295290 A JP295290 A JP 295290A JP H03208124 A JPH03208124 A JP H03208124A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reference value
- speed
- buffer memory
- transmission speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 25
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000009825 accumulation Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
]産業上の利用分野コ
本発明はデータ通信装置用のバッファメモリ装崖に関す
る。
る。
[従来の技術]
通信回線を介して、相手側装置とデータの送受信を行う
デー4夕通信装置においては、データ伝送速度とデータ
処理速度との差を調整するために受信データを一旦バッ
ファ領域に格納したのち、該バッファ領域からデータを
読みだして処理するようにしている。そして、受信され
たデータがバッファ領域の容量を越えてオーバーフロー
することを防止するために、未処理の受信データを計数
し、この数が一定の基準値を越えた場合にはこれを制御
部に通知してデータ受信の規制を行うようにしている。
デー4夕通信装置においては、データ伝送速度とデータ
処理速度との差を調整するために受信データを一旦バッ
ファ領域に格納したのち、該バッファ領域からデータを
読みだして処理するようにしている。そして、受信され
たデータがバッファ領域の容量を越えてオーバーフロー
することを防止するために、未処理の受信データを計数
し、この数が一定の基準値を越えた場合にはこれを制御
部に通知してデータ受信の規制を行うようにしている。
[発明が解決しようとする課題1
未処理の受信データの数が基準値を越えたことが制御部
に通知され、制御部が実際にデータの受信の規制を開始
するまでには多少の時間を要するので、上記の従来のデ
ータ通信装置は、基準値をある程度余裕を持たせた値に
設定している。
に通知され、制御部が実際にデータの受信の規制を開始
するまでには多少の時間を要するので、上記の従来のデ
ータ通信装置は、基準値をある程度余裕を持たせた値に
設定している。
しかし、相手側装置のデータ送信速度が非常に速い場合
には、データ受信の規制が開始される前に未処理の受信
データがバッファ容量を越えてオーバーフローを起こし
たり、また、これと反対に、相手側装置のデータ送信速
度が遅い場合には、バッファが有効に使用されず無駄に
なってしまうという問題がある。
には、データ受信の規制が開始される前に未処理の受信
データがバッファ容量を越えてオーバーフローを起こし
たり、また、これと反対に、相手側装置のデータ送信速
度が遅い場合には、バッファが有効に使用されず無駄に
なってしまうという問題がある。
また、相手側装置のデータ送信速度に変化がなくてもデ
ータ処理部のタスク処理能力が落ちた場合にバッファが
オーバーフローを起こしてしまうという問題がある。
ータ処理部のタスク処理能力が落ちた場合にバッファが
オーバーフローを起こしてしまうという問題がある。
本発明の目的は、相手側装置のデータ送信速度及び、受
信側装置のデータの処理速度が変化してもデータがオー
バーフローを起こすことなく、且つ常にバッファの容量
を有効に使用することを可能にするデータ通信装置用の
バッファメモリ装置を提供することにある。
信側装置のデータの処理速度が変化してもデータがオー
バーフローを起こすことなく、且つ常にバッファの容量
を有効に使用することを可能にするデータ通信装置用の
バッファメモリ装置を提供することにある。
[課題を解決するための手段]
本発明の前記目的は、通信回線を介して受信したデータ
を蓄積する蓄積手段と、該蓄積手段内のデータをデータ
通信装置のデータ処理速度に応じた速度で読み出して該
データ通信装置に供給する読み出し手段と、前記通信回
線のデータ伝送速度を検出する伝送速度検出手段と、該
検出されたデータ伝送速度と前記データ処理速度とに応
じた基準値を生成する基準値設定手段と、前記蓄積手段
内の読み出されていないデータの数が前記基準値を越え
た際にこれを前記データ通信装置に知らせる通知手段と
を備えたことによって達成される。
を蓄積する蓄積手段と、該蓄積手段内のデータをデータ
通信装置のデータ処理速度に応じた速度で読み出して該
データ通信装置に供給する読み出し手段と、前記通信回
線のデータ伝送速度を検出する伝送速度検出手段と、該
検出されたデータ伝送速度と前記データ処理速度とに応
じた基準値を生成する基準値設定手段と、前記蓄積手段
内の読み出されていないデータの数が前記基準値を越え
た際にこれを前記データ通信装置に知らせる通知手段と
を備えたことによって達成される。
[作用1
基準値設定手段はデータ伝送速度とデータ処理速度とに
応じた基準値を設定し、通知手段は未処理のデータ数が
この基準値を越えた場合には、データがオーバーフロー
することを防止すべく、これをデータ処理装置に通知す
る。基準値はデータ伝送速度が大きい場合、及びデータ
処理速度が小さい場合には、データのオーバーフローを
防止すべく、小さい値に設定され、これと反対にデータ
伝送速度が小さい場合、及びデータ処理速度が大きい場
合には、バッファメモリを有効に使用すべく、大きい値
に設定される。
応じた基準値を設定し、通知手段は未処理のデータ数が
この基準値を越えた場合には、データがオーバーフロー
することを防止すべく、これをデータ処理装置に通知す
る。基準値はデータ伝送速度が大きい場合、及びデータ
処理速度が小さい場合には、データのオーバーフローを
防止すべく、小さい値に設定され、これと反対にデータ
伝送速度が小さい場合、及びデータ処理速度が大きい場
合には、バッファメモリを有効に使用すべく、大きい値
に設定される。
[実施例1
以下、本発明の実施例を詳細に説明する。
第1図において、IOは通信回線、IIは本発明に係る
バッファメモリ装置、21はデータ通信装置を示す。
バッファメモリ装置、21はデータ通信装置を示す。
バッファメモリ装置11は、受信したデータを書き込み
制御部13に転送するためのデータ転送部12、受信デ
ータを格納するためのバッファメモリ14、バッファメ
モリ14からデータを読み出すための読み出し制御部I
5、書き込みアドレス設定部16、読み出しアドレス設
定部17、書き込みアドレス及び読みだしアドレスの差
を基準値設定部20からの基準値と比較する比較部18
、通信回線10のデータ伝送速度を検出し、これを基準
値設定部20に送る速度検出部19を有する。
制御部13に転送するためのデータ転送部12、受信デ
ータを格納するためのバッファメモリ14、バッファメ
モリ14からデータを読み出すための読み出し制御部I
5、書き込みアドレス設定部16、読み出しアドレス設
定部17、書き込みアドレス及び読みだしアドレスの差
を基準値設定部20からの基準値と比較する比較部18
、通信回線10のデータ伝送速度を検出し、これを基準
値設定部20に送る速度検出部19を有する。
また、データ通信装置21はデータ処理部22、比較部
18からの通知を受けて相手側装置に対し、データ送信
の規制を要求する制御部23、データ処理部21のタス
ク処理速度を管理する管理部23を含む。
18からの通知を受けて相手側装置に対し、データ送信
の規制を要求する制御部23、データ処理部21のタス
ク処理速度を管理する管理部23を含む。
この実施例においては、蓄積手段はバッファメモリ14
、書き込み制御部13、及び書き込みアドレス設定部1
6に対応し、読み出し手段は読み出し制御部I5、及び
読み出しアドレス設定部17に対応し、伝送速度検出手
段は速度検出部19に対応している。
、書き込み制御部13、及び書き込みアドレス設定部1
6に対応し、読み出し手段は読み出し制御部I5、及び
読み出しアドレス設定部17に対応し、伝送速度検出手
段は速度検出部19に対応している。
また、基準値設定手段は基準値設定部l9に対応し、通
知手段は比較部18に対応している。
知手段は比較部18に対応している。
第2図によりバッファメモリ14の書き込み動作及び読
み出し動作を以下に説明する。
み出し動作を以下に説明する。
データ受信を開始する前の初期状態において読み出しア
ドレス及び書き込みアドレスは共に開始アドレスに設定
されている。データの受信が開始されるとデータは書き
込みアドレスで示される領域に書き込まれ、これと同時
に書き込みアドレスが更新される。このようにして、受
信データはバッファメモリ14内に順次蓄積される。
ドレス及び書き込みアドレスは共に開始アドレスに設定
されている。データの受信が開始されるとデータは書き
込みアドレスで示される領域に書き込まれ、これと同時
に書き込みアドレスが更新される。このようにして、受
信データはバッファメモリ14内に順次蓄積される。
一方、読み出しアドレスで示される領域のデータが読み
出されてデータ処理部に送られ、これと同時に読み出し
アドレスが更新される。このようにして受信データが順
次処理される。書き込みアドレス及び読み出しアドレス
の夫々は、更新されて終了アドレスに到達した場合には
、開始アドレスまで戻り、そこから再び書き込み動作及
び読み出し動作が行われる。従って第2図に示すように
書き込みアドレスと読み出しアドレスとの間の領域内の
データが未処理の受信データとなる。
出されてデータ処理部に送られ、これと同時に読み出し
アドレスが更新される。このようにして受信データが順
次処理される。書き込みアドレス及び読み出しアドレス
の夫々は、更新されて終了アドレスに到達した場合には
、開始アドレスまで戻り、そこから再び書き込み動作及
び読み出し動作が行われる。従って第2図に示すように
書き込みアドレスと読み出しアドレスとの間の領域内の
データが未処理の受信データとなる。
以下に第1図の装置の動作を第3図のフローチャートを
参照しつつ説明する。
参照しつつ説明する。
先ず、通信回線10を介してデータが受信されると速度
検出部19がデータの伝送速度を検出し基準値設定部2
0に送る(ステップSl)。
検出部19がデータの伝送速度を検出し基準値設定部2
0に送る(ステップSl)。
基準値設定部20はこの検出された速度が前回受信され
たデータの伝送速度と異なるか否かを検出し(ステップ
S2)、異なる場合には基準値を変更し新たな基準値を
比較部18に送る(ステップS3)。この基準値設定部
l2はデータの伝送速度が大きいほど、また管理部22
により定められるタスク処理速度が小さいほど比較部1
8に送る基準値を小さくするように構成されている。
たデータの伝送速度と異なるか否かを検出し(ステップ
S2)、異なる場合には基準値を変更し新たな基準値を
比較部18に送る(ステップS3)。この基準値設定部
l2はデータの伝送速度が大きいほど、また管理部22
により定められるタスク処理速度が小さいほど比較部1
8に送る基準値を小さくするように構成されている。
次に受信されたデータは転送部12から書き込み制御部
13に転送され、バッファメモリ内の書き込みアドレス
設定部16に示された領域に書き込まれ(ステップS4
)、また、これと同時に書き込みアドレスが更新される
(ステップS5)。
13に転送され、バッファメモリ内の書き込みアドレス
設定部16に示された領域に書き込まれ(ステップS4
)、また、これと同時に書き込みアドレスが更新される
(ステップS5)。
比較部l8はこの更新された書き込みアドレスと読み出
しアドレス設定部17に設定されている読み出しアドレ
スとの差、即ち未処理の受信データの数が基準値設定部
20から送られる基準値を越えているか否かを検出する
(ステップS6)。
しアドレス設定部17に設定されている読み出しアドレ
スとの差、即ち未処理の受信データの数が基準値設定部
20から送られる基準値を越えているか否かを検出する
(ステップS6)。
未処理の受信データ数が基準値を越えている場合には、
データ受信の規制を行うべく、制御部23にこれを通報
する(ステップS7)。
データ受信の規制を行うべく、制御部23にこれを通報
する(ステップS7)。
一方、バッファメモリ14内の読み出しアドレス設定部
17に設定されている読み出しアドレスに示されている
領域に格納されているデータが読み出し制御部15に読
み出され、データ処理部21に送られる(ステップS8
)。また、この際、読み出しアドレスが更新される。
17に設定されている読み出しアドレスに示されている
領域に格納されているデータが読み出し制御部15に読
み出され、データ処理部21に送られる(ステップS8
)。また、この際、読み出しアドレスが更新される。
以上により、1バイトのデータが受信され、処理される
。
。
[発明の効果]
以上説明したように本発明のデータ通信装置用のバッフ
ァメモリ装厘は、データ伝送速度及びデータ処理速度に
応じて基準値を設定し、未処理のデータ数がこの基準値
を越えた場合にはデータ受信の規制を行うべく、データ
通信装置にこれを通報するように構成されているので、
バッファメモリがオーバーフローを起こしたり、また、
その容量を無駄にすること無く常にバッファメモリを効
率的に使用し得るという効果を有する。
ァメモリ装厘は、データ伝送速度及びデータ処理速度に
応じて基準値を設定し、未処理のデータ数がこの基準値
を越えた場合にはデータ受信の規制を行うべく、データ
通信装置にこれを通報するように構成されているので、
バッファメモリがオーバーフローを起こしたり、また、
その容量を無駄にすること無く常にバッファメモリを効
率的に使用し得るという効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
バッファメモリの説明図、第3図は第工図の装置の動作
を説明するためのフローチャートである。 10・・・・・・通信回線、11・・・・・・バッファ
メモリ装置、12・・・・・・転送部、13・・・・・
・書き込み制御部、14・・・・・・バッファメモリ、
15・・・・・・読み出し制御部、l6・・・・・・書
き込みアドレス設定部、17・・・・・・読み出しアド
レス設定部、18・・−・・・比較部、19・・・・・
・速度検出部、20・・・・・・基準値設定部、21・
・・・・・データ通信装置、22・・・・・・データ処
理部、23・・・・・・管理部、24・・・・・・制御
部。 第3図
バッファメモリの説明図、第3図は第工図の装置の動作
を説明するためのフローチャートである。 10・・・・・・通信回線、11・・・・・・バッファ
メモリ装置、12・・・・・・転送部、13・・・・・
・書き込み制御部、14・・・・・・バッファメモリ、
15・・・・・・読み出し制御部、l6・・・・・・書
き込みアドレス設定部、17・・・・・・読み出しアド
レス設定部、18・・−・・・比較部、19・・・・・
・速度検出部、20・・・・・・基準値設定部、21・
・・・・・データ通信装置、22・・・・・・データ処
理部、23・・・・・・管理部、24・・・・・・制御
部。 第3図
Claims (1)
- 通信回線を介して受信したデータを蓄積する蓄積手段と
、該蓄積手段内のデータをデータ通信装置のデータ処理
速度に応じた速度で読み出して該データ通信装置に供給
する読み出し手段と、前記通信回線のデータ伝送速度を
検出する伝送速度検出手段と、該検出されたデータ伝送
速度と前記データ処理速度とに応じた基準値を生成する
基準値設定手段と、前記蓄積手段内の読み出されていな
いデータの数が前記基準値を越えた際にこれを前記デー
タ通信装置に知らせる通知手段とを備えたことを特徴と
するデータ通信装置用のバッファメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002952A JP2591834B2 (ja) | 1990-01-10 | 1990-01-10 | データ通信装置用バッファメモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002952A JP2591834B2 (ja) | 1990-01-10 | 1990-01-10 | データ通信装置用バッファメモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03208124A true JPH03208124A (ja) | 1991-09-11 |
JP2591834B2 JP2591834B2 (ja) | 1997-03-19 |
Family
ID=11543707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002952A Expired - Lifetime JP2591834B2 (ja) | 1990-01-10 | 1990-01-10 | データ通信装置用バッファメモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2591834B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009264773A (ja) * | 2008-04-22 | 2009-11-12 | Yokogawa Electric Corp | 記録装置及び計測システム |
JP2014102199A (ja) * | 2012-11-21 | 2014-06-05 | Hioki Ee Corp | 波形表示装置、測定システムおよび波形表示方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6353636A (ja) * | 1986-08-22 | 1988-03-07 | Alps Electric Co Ltd | バツフア制御装置 |
JPH01159726A (ja) * | 1987-12-16 | 1989-06-22 | Tokyo Electric Co Ltd | データバッファ装置 |
-
1990
- 1990-01-10 JP JP2002952A patent/JP2591834B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6353636A (ja) * | 1986-08-22 | 1988-03-07 | Alps Electric Co Ltd | バツフア制御装置 |
JPH01159726A (ja) * | 1987-12-16 | 1989-06-22 | Tokyo Electric Co Ltd | データバッファ装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009264773A (ja) * | 2008-04-22 | 2009-11-12 | Yokogawa Electric Corp | 記録装置及び計測システム |
JP2014102199A (ja) * | 2012-11-21 | 2014-06-05 | Hioki Ee Corp | 波形表示装置、測定システムおよび波形表示方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2591834B2 (ja) | 1997-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10275163B2 (en) | Methods for controlling data transfer speed of a data storage device and a host device utilizing the same | |
US10452122B2 (en) | Methods for controlling data transfer speed of a data storage device and a host device utilizing the same | |
US7584307B2 (en) | Direct memory access DMA with positional information and delay time | |
JPS6142052A (ja) | 端末装置初期ロ−ド制御方式 | |
JPH03208124A (ja) | データ通信装置用バッファメモリ装置 | |
US6876664B1 (en) | Asynchronous data buffer and a method of use thereof | |
JPH0462610A (ja) | データ通信装置 | |
JPH08237254A (ja) | Oamセル挿入装置 | |
US7239640B1 (en) | Method and apparatus for controlling ATM streams | |
JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
JP2723245B2 (ja) | ファクシミリ蓄積交換装置 | |
JP2004192043A (ja) | メモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法 | |
CN117033283A (zh) | 一种axi总线id的动态压缩装置与方法 | |
JP2858570B2 (ja) | ボタン電話装置 | |
JP2789654B2 (ja) | バッファ制御方式 | |
JPH0336652A (ja) | チャネル装置 | |
JP3414486B2 (ja) | ノードの通信装置 | |
JP2000174779A (ja) | データ処理装置 | |
KR970057780A (ko) | 셋탑 유닛 시스템에서의 스케줄러 데이타 이용방법 | |
JPH0535666A (ja) | バツフアリング方式 | |
JPH04178705A (ja) | 診断装置 | |
JPH03233745A (ja) | 送信データ制御方式 | |
JPH06309266A (ja) | データ転送方法 | |
JPH02238752A (ja) | フレーム受信方式 | |
JPH0520940B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961029 |