JPH04369942A - データ通信システム - Google Patents

データ通信システム

Info

Publication number
JPH04369942A
JPH04369942A JP3147094A JP14709491A JPH04369942A JP H04369942 A JPH04369942 A JP H04369942A JP 3147094 A JP3147094 A JP 3147094A JP 14709491 A JP14709491 A JP 14709491A JP H04369942 A JPH04369942 A JP H04369942A
Authority
JP
Japan
Prior art keywords
data
buffer
communication system
time slots
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3147094A
Other languages
English (en)
Inventor
Takanori Ookura
敬規 大倉
Shunji Inada
俊司 稲田
Norihiko Sugimoto
杉本　則彦
Masakazu Okada
政和 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3147094A priority Critical patent/JPH04369942A/ja
Priority to DE4219918A priority patent/DE4219918C2/de
Priority to US07/901,131 priority patent/US5297139A/en
Publication of JPH04369942A publication Critical patent/JPH04369942A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5649—Cell delay or jitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H04L2012/5682—Threshold; Watermark
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport
    • H04L2012/6489—Buffer Management, Threshold setting, Scheduling, Shaping

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、複数のタイムスロット
及び複数のパケットにより構成されるフレーム構造を有
する多重伝送路上に複数のノードを接続した通信システ
ムにおいて、特に連続データによる通信に好適な通信シ
ステムに関する。
【０００２】
【従来の技術】従来は、特開昭６４−４１５４１　号公
報記載のように、受信バッファにアンダーフローが発生
した場合、バッファ監視手段がバッファ数カウンタに設
定された初期バッファ数のカウント値を１だけインクリ
メントし、その後予めこのインクリメントしたカウント
値分だけデータを受信バッファに蓄積し、カウント値に
なった時点で読み出しを開始するようにした。
【０００３】
【発明が解決しようとする課題】上記の従来技術では、
受信バッファがアンダーフローを起こした場合は、バッ
ファ数のカウンタに設定されたカウント値分だけデータ
のバッファ内滞留時間がかかってしまい、それに応じて
データ伝送遅延時間が大きくなるという問題があった。
【０００４】本発明の目的は、パケット上データを連続
データに変換する際、予約タイムスロットの位置に応じ
てデータの受信バッファ内滞留時間を最小にすることに
より、データの伝送遅延時間を短縮する通信システムを
提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
、本発明は、通信システム内に受信バッファのデータ蓄
積量の変動を補償する閾値を設定する手段を設け、前記
受信バッファからのデータ読み出し開始時点から所定期
間中、前記データ蓄積量が前記閾値より小の場合は受信
バッファのデータ書き込みのみを行い、前記閾値より大
の場合は受信バッファへのデータの読み出し及び書き込
みを並列に実行する構成としたものである。
【０００６】さらに又本発明は、通信システム内に受信
バッファのデータ蓄積量の変動を補償する閾値を設定す
る手段及び前記受信バッファのデータ蓄積量の増減パタ
ーンを計算するデータ蓄積量計算手段とを設け、前記デ
ータ蓄積量計算手段により前記受信バッファ内に蓄積さ
れるデータが最小となる時点を求め、前記求めた最小時
点以内であり且つ前記データ蓄積量が前記閾値より小の
場合は受信バッファへのデータ書き込みのみを行い、前
記最小時点以降は連続して前記受信バッファへのデータ
の書き込み及び読み出しを並列に実行する構成としたも
のである。
【０００７】
【作用】本発明は、受信バッファ内にフレーム１周期分
のデータを予め蓄積した後、連続データとして読み出す
のではなく、データ蓄積量を受信バッファがアンダフロ
ーを起こさない程度の最小量に調節することにより、デ
ータのバッファ滞留時間を可能な限り小さくする。その
データ蓄積量の調節方法として、通信開始後の一定期間
に限りバッファ制御を行うことにより、時間的に増減す
る受信バッファ内のデータ蓄積量の最小値を目的の値に
設定するようにしたものである。
【０００８】図３に示すように、フレーム内のタイムス
ロットを予約すると、それに対応して受信バッファ２内
のデータ蓄積量の増減パターンが１通り決まる。この増
減パターンはフレーム毎に繰り返されるが、１フレーム
の期間内には必ずデータ蓄積量が最小になる時点が存在
する。図３の（ｉ），（ｉｉ），（ｉｉｉ）より、（ｉ
ｉ）のようにデータ蓄積量の最小値を設定すれば、バッ
ファアンダフローが起こらずデータのバッファ滞留時間
が最小にすることができる。一方、実際の通信システム
では、データ伝送用クロックやバッファの書き込みや読
み出しに用いるバッファ駆動用クロックにはジッタなど
のクロック変動が生じる場合が多い。このクロック変動
が生じると、受信バッファ２にデータを書き込みおよび
読み出す速度が変動し、それに応じてデータ蓄積量も変
動する。このとき、データ蓄積量の最小値を零に設定す
ると、クロック変動が生じた場合にバッファアンダフロ
ーが起きる可能性がある。そこで、クロック変動を考慮
して、これを補償できるデータ量を設定し、データ蓄積
量の最小値を設定したデータ量にしておけば、クロック
変動を補償した上でのデータのバッファ滞留時間を最小
にできる。クロック変動が生じた場合の受信バッファ２
のデータ蓄積量の変動例を図４に示す。ただし、クロッ
ク変動を考慮する必要がない場合は、データ蓄積量の前
記最小値は零でよい。
【０００９】以下、図２のブロックの作用をそれぞれ説
明する。
【００１０】複数のタイムスロット７により構成される
フレーム構造を有する多重伝送路６上の各ノードにおい
て、伝送路アクセス部５は予約タイムスロットからパケ
ット状データ８を取り出し受信バッファ２へ書き込む。 しきい値設定手段４にはデータ伝送用クロックやバッフ
ァ駆動用クロックのクロック変動による受信バッファ２
のデータ蓄積量変動を補償するためのしきい値を予め設
定しておく。また、受信バッフア２にパケット状データ
８を蓄積開始した時点を通信開始時点とし、受信バッフ
ァ２から通信装置１へデータの読み出しを開始した時点
からある一定時間経過した時点を初期化終了時点とする
と、バッファ制御手段３は通信開始時点から前記初期化
終了時点までの期間に限り次のような受信バッファの制
御を行う。まず、受信バッファ２へパケット状データ８
の書き込みのみを行う（図５（ｉ））。受信バッファ２
の蓄積データ量がしきい値に等しくなった時点から前記
初期化終了時点までは、受信バッファ２の蓄積データ量
がしきい値より大きくなると、受信バッファ２から連続
データ９の読み出しをパケット状データ８の書き込みと
並行して行い、受信バッファ２の蓄積データ量が前記し
きい値以下になると、前記受信バッファ２から連続デー
タ９の読み出しを停止し、パケット状データ８の書き込
みのみを行う（図５（ｉｉ）（ｉｉｉ））。初期化終了
時点より以後は、受信バッファ２のデータ蓄積量に関係
無く受信バッファ２からの連続データ９の読み出しを行
いかつパケット状データ８の書き込みも並行して行う（
図５（ｉｖ））。 このようなバッファ制御により、受信バッファ２のデー
タ蓄積量の最小値をしきい値に設定できる（図６）。
【００１１】また、予約タイムスロットの位置を通信開
始以前に受信側ノードが認知する手段がある場合、バッ
ファ制御装置３は、予約タイムスロットの位置より受信
バッファ２内のデータ蓄積量が最小になる最小時点を計
算し、その計算結果に基づいて受信バッファ２の書き込
みおよび読み出しを制御する。さらに、初期化終了時点
を、通信装置へデータの読み出しを開始した時点以後の
最初の最小時点とし、受信バッファ２へのデータの蓄積
開始後、データ蓄積量がしきい値に等しくなる時点まで
はデータ読み出しは行わずデータ書き込みのみを行い、
しきい値に等しくなった時点より初期化終了時点までは
データ書き込みおよびデータ読み出しをどちらも行わず
、初期化終了時点以後は受信バッファ２のデータ蓄積量
に関係無くデータ書き込みおよびデータ読み出しを並行
して行う（図７）制御の方法を適用してもよい。
【００１２】
【実施例】以下本発明の実施例を図面を用いて説明する
。図１は本発明の実施例である通信システムの全体構成
を示す図である。図において、伝送路６に複数のノード
（ステーション）１０が接続され、各複数のノードにそ
れぞれ通信端末１が接続されて通信システムを成し、通
信端末相互間でデータの送受信を行なうものである。
【００１３】伝送路６に接続されたノード１０の詳細構
成を図８を用いて説明する。なお、本実施例においては
特にノード１０の受信部について記載し、送信部につい
ては省略する。
【００１４】多重伝送路６上の予約タイムスロットから
パケット状データを取り出した伝送路アクセス部５は、
パケット状データ書き込み許可生成回路３２１に予約タ
イムスロット到着通知を送る。これに基づいてパケット
状データ書き込み許可生成回路３２１は、アンド回路３
２４に前記書き込み許可通知を送り、アンド回路３２４
は前記書き込み許可通知と伝送路アクセス部５からの伝
送路クロックとの論理積をとり、書き込み用クロックと
して受信バッファ２へ送る。受信バッファ２には、書き
込み用クロックを用いてパケット状データが書き込まれ
る。また、書き込み用クロックはバッファ蓄積量カウン
タ３２２へも送られ、カウンタ値を１ずつ加算させる。 バッファ蓄積量カウンタ３２２は、カウンタ値であるデ
ータ蓄積量を常に連続データ読み出し許可生成回路３２
０へ通知する。
【００１５】一方、データ伝送用クロックやバッファ駆
動用クロックの変動による受信バッファ２のデータ蓄積
量変動を補償するためのしきい値をしきい値設定回路４
２に予め設定しておく。
【００１６】尚、ここでのしきい値とは、伝送路から入
力されるタイムスロットの伝送アクセス部から受信バッ
ファへのデータ書き込みに要する時間と、受信バッファ
から通信端末への連続データの読み出しに要する時間と
から、少なくともタイムスロット１つ分のデータ蓄積量
をしきい値とするものである。しきい値設定回路４２は
設定されたしきい値を連続データ読み出し許可生成回路
３２０へ通知する。連続データ読み出し許可生成回路３
２０は、バッファ蓄積量カウンタ３２２から通知される
データ蓄積量がしきい値以下であれば読み出し許可をア
ンド回路３２５に通知せず、前記データ蓄積量が前記し
きい値より大きければ読み出し許可をアンド回路３２５
に通知するという制御を、通信開始時点（前記データ蓄
積量が零の状態から最初に１が加わった時点、すなわち
、受信バッファ２へのパケット状データの書き込み開始
時点）から開始する。
【００１７】連続データ読み出し許可生成回路３２０か
ら送られた読み出し許可通知は、アンド回路３２５にお
いてインタフェース１２１からの連続データ用クロック
と論理積がとられ、読み出し用クロックとして受信バッ
ファ２へ送られる。また、読み出し用クロックは、バッ
ファ蓄積量カウンタ３２２へも送られ、カウンタ値を１
ずつ減算させる。
【００１８】連続データ読み出し許可生成回路３２０は
、通信開始時点から数えて最初に前記データ蓄積量が前
記しきい値より大きくなった時点（受信バッファ２から
の連続データの読み出し開始時点）で、読み出し開始通
知をバッファ制御タイム３２３へ送る。この時点からバ
ッファ制御タイマ３２３は時間を計り初め、伝送路上の
フレームの１周期分に相当する時間を経過した時点で、
連続データ読み出し許可生成回路３２０へ初期化終了時
点通知を送る。初期化終了時点通知を受けた連続データ
読み出し許可生成回路３２０は、この時点で上述した制
御を終了し、これ以後は、データ蓄積量に関係無く読み
出し許可通知をアンド回路３２５に送り続ける。
【００１９】受信バッファ２から読み出された連続デー
タは、インタフェース１２１において連続データ通信端
末１２０がアクセスでき連続データの形に変換され、連
続データ通信端末１２０へ送られる。
【００２０】本発明の他の実施例として、例えば図１０
に示すようにフレーム内に予約タイムスロットの位置を
通知する制御用タイムスロットを有する場合は、ノード
の構成は図１１に示すように図８の構成に予約タイムス
ロット検出部３２７を設けたものとなる。フレームの先
頭の制御用タイムスロットを伝送アクセス部５より予約
タイムスロット検出部３２７が受信し、そのタイムスロ
ットに含まれる予約タイムスロットの位置情報を保持し
、制御用タイムスロットに続くタイムスロットが到着す
る度に予約タイムスロット検出部３２７内のカウンタ（
図示せず）をカウントアップし、上記予約タイムスロッ
ト位置の時点でその都度パケット状データ書き込み許可
生成回路３２１へ予約タイムスロットの到着を通知する
。これ以後の処理は前述の図８の説明と同様に行なわれ
る。
【００２１】又更に他の実施例として、図８の構成に受
信バッファ２内のデータ蓄積量が最小となる時点を計算
により求めるデータ蓄積量増減パターン計算回路３２６
を付加した図１２の構成を説明する。すなわち、蓄積量
増減パターン計算回路３２６は伝送路アクセス部５より
予約タイムスロット位置通知を受け、これにより受信バ
ッファ２内のデータ蓄積量の増減パターンを計算し、デ
ータ蓄積量が最小になる最小時点をバッファ制御タイマ
３２３へ通知する。バッファ制御タイマ３２３は、通知
された最小時点より、初期化終了時点を決定する。計算
方法の一例を次に示す。多重伝送路のデータ伝送速度と
連続データ伝送速度の比をＸ：Ｙ（Ｘ＞Ｙ）とすると、
予約タイムスロット受信時は（Ｘ−Ｙ）に比例する速度
で受信バッファ２内のデータ蓄積量が増加し、非予約タ
イムスロット通過時はＹに比例する速度でデータ蓄積量
が減少する。したがって、蓄積量の増減は傾き（Ｘ−Ｙ
）および（−Ｙ）の線分の組合わせとなり、これよりデ
ータ蓄積量の最小値および最小となる最小時点を求める
ことができる。
【００２２】パケット状データ書き込み許可生成回路３
２１と連続データ読み出し許可生成回路３２０へ最小時
点を通知し、受信バッファ２へのデータの蓄積開始後、
連続データ読み出し許可生成回路３２０はデータ蓄積量
がしきい値に等しくなる時点までは読み出し通知は送ら
ず、パケット状データ書き込み許可生成回路３２１のみ
が書き込み通知を送り、データ蓄積量がしきい値に等し
くなった時点より初期化終了時点までは書き込み通知お
よび読み出し通知をどちらも送らず、初期化終了時点以
後は受信バッファ２のデータ蓄積量に関係無く書き込み
通知および読み出し通知を並行して送るという制御を適
用してもよい。前記制御方法を行ったときの手順および
データ蓄積量の変化を図に示す。
【００２３】上述の制御方式では、タイムスロットを使
用したものであったが、タイムスロットの代わりに、図
１４に示すようなフレーム構造を構成するパケットを使
用しても同様の制御が実現できる。
【００２４】
【発明の効果】以上の説明より、本発明によれば、予約
タイムスロットからのパケット状データを連続データに
変換する場合、クロック変動に対するデータ蓄積量の補
償分を考慮した上で、受信バッファ内のデータ滞留時間
を最小にすること、すなわち、データ変換時間を最小に
することにより、データ伝送遅延時間の短縮化が可能と
なるものである。
【図面の簡単な説明】
【図１】本発明の一実施例であるシステム全体の構成図
である。
【図２】本発明の一実施例の原理ブロック図である。
【図３】受信バッファのデータ蓄積量と増減パターンの
関係を表す図である。
【図４】クロック変動が生じた場合の受信バッファのデ
ータ蓄積量の変動例を表す図である。
【図５】本発明の一実施例におけるバッファ制御の手順
を表す図である。
【図６】本発明の一実施例におけるバッファ制御の手順
を表す図である。
【図７】本発明の一実施例におけるバッファ制御の手順
を表す図である。
【図８】本発明の一実施例のノード構成を示す図である
。
【図９】本発明の他の実施例における予約タイムスロッ
トと受信バッファのデータ蓄積量との関係を表す図であ
る。
【図１０】本発明の他の実施例における予約タイムスロ
ットの位置通知に用いる制御用タイムスロットを設けた
フレームの構成を示す図である。
【図１１】本発明の他の実施例のノード構成を示す図で
ある。
【図１２】本発明の他の実施例のノード構成を示す図で
ある。
【図１３】本発明の他の実施例におけるバッファ制御の
手順を示す図である。
【図１４】フレーム構造を構成するパケットを表す図で
ある。
【符号の説明】
１…通信装置、１２０…連続データ通信端末、１２１…
インタフェース、２，２２…受信バッファ、３…受信バ
ッファ制御手段、３２０…連続データ読み出し許可生成
回路、３２１…パケット状データ書き込み許可生成回路
、３２２…バッファ蓄積量カウンタ、３２２…バッファ
制御タイマ、３２６…蓄積量増減パターン計算回路、４
…閾値設定手段、４２…閾値設定回路、５，５２…伝送
路アクセス部、６，６２…多重伝送路、７…タイムスロ
ット。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】複数のタイムスロットを有する多重伝送路
    上に複数のノードを接続し、前記ノード間でタイムスロ
    ットを介して連続データを送受信する通信システムにお
    いて、受信バッファのデータ蓄積量の変動を補償する閾
    値を設定する手段を設け、前記受信バッファからのデー
    タ読み出し開始時点から所定期間中、前記データ蓄積量
    が前記閾値より小の場合は受信バッファへのデータ書き
    込みのみを行い、前記閾値より大の場合は受信バッファ
    へのデータの読み出し及び書き込みを並列に実行するこ
    とを特徴とする通信システム。
  2. 【請求項２】複数のタイムスロットを有する多重伝送路
    上に複数のノードを接続し、前記ノード間でタイムスロ
    ットを介して連続データを送受信する通信システムにお
    いて、受信バッファのデータ蓄積量の変動を補償する閾
    値を設定する手段を設け、前記受信バッファからのデー
    タ読み出し開始時点から所定期間中、前記データ蓄積量
    が前記閾値より小の場合は受信バッファへのデータ書き
    込みのみを行い、前記閾値より大の場合は受信バッファ
    へのデータの読み出し及び書き込みを並列に実行し、且
    つ前記所定期間経過後は、連続して前記受信バッファへ
    のデータの書き込み及び読み出しを並列に実行すること
    を特徴とする通信システム。
  3. 【請求項３】請求項１乃至２のうちのいずれかにおいて
    、前記データ読み出し開始時点から所定期間中とは、デ
    ータ読み出し開始後１フレーム周期に相当する時間を経
    過するまでの期間とすることを特徴とする通信システム
    。
  4. 【請求項４】複数のタイムスロットを有する多重伝送路
    上に複数のノードを接続し、前記ノード間でタイムスロ
    ットを介して連続データを送受信する通信システムにお
    いて、受信バッファのデータ蓄積量の変動を補償する閾
    値を設定する手段及び前記受信バッファのデータ蓄積量
    の増減パターンを計算するデータ蓄積量計算手段とを設
    け、前記データ蓄積量計算手段により前記受信バッファ
    内に蓄積されるデータが最小となる時点を求め、前記求
    めた最小時点以内であり且つ前記データ蓄積量が前記閾
    値より小の場合は受信バッファへのデータ書き込みのみ
    を行い、前記最小時点以降は連続して前記受信バッファ
    へのデータの書き込み及び読み出しを並列に実行するこ
    とを特徴とする通信システム。
  5. 【請求項５】請求項１乃至４のうちのいずれかにおいて
    、前記多重伝送路を介して伝送されるフレームは、複数
    のパケットにより構成されることを特徴とする通信シス
    テム。
  6. 【請求項６】前記のタイムスロットを有する多重伝送路
    上に複数のノードを接続し、前記ノード間でタイムスロ
    ットを介して連続データを送受信するデータ通信システ
    ムにおいて、予約タイムスロットの位置情報を有する制
    御用タイムスロットを取り込み予約タイムスロットの位
    置を保持し、前記保持された予約タイムスロットの位置
    に対応するタイムスロットを受信バッファへ書き込むこ
    とを特徴とするデータ通信システム。
  7. 【請求項７】複数のタイムスロットを有する多重伝送路
    上に複数のノードを接続し、前記ノード間でタイムスロ
    ットを介して連続データを送受信するデータ通信システ
    ムにおいて、入力される前記タイムスロットのうち予約
    タイムスロットが到着した時点で当該予約タイムスロッ
    トに含まれるデータを受信バッファへ書き込むと共に前
    記受信バッファからのデータの読み出しを並列に行なう
    ことを特徴とするデータ通信システム。
  8. 【請求項８】複数のタイムスロットを有する多重伝送路
    上に複数のノードを接続し、前記ノード間でタイムスロ
    ットを介して連続データを送受信するデータ通信システ
    ムにおいて、タイムスロット内のデータを蓄積する受信
    バッファからのデータの読み出しは一の予約タイムスロ
    ット到着から次ぎの予約タイムスロット到着までの期間
    継続して行なうことを特徴とするデータ通信システム。
  9. 【請求項９】複数のタイムスロットを有する多重伝送路
    上に複数のノードを接続し、前記ノード間でタイムスロ
    ットを介して連続データを送受信するデータ通信システ
    ムにおいて、データを受信し、受信バッファからデータ
    を読み出してから所定の期間中は、前記受信バッファで
    のデータ蓄積量が予め定めた受信バッファのデータ蓄積
    量の変動を補償する閾値よりも小の場合は受信バッファ
    へのデータの書き込みのみを実行し、前記受信バッファ
    でのデータ蓄積量が予め定めた受信バッファのデータ蓄
    積量の変動を補償する閾値よりも大の場合は受信バッフ
    ァへのデータの書き込みと受信バッファからのデータの
    読み出しとを並列に実行することを特徴とするデータ通
    信方法。
JP3147094A 1991-06-19 1991-06-19 データ通信システム Pending JPH04369942A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3147094A JPH04369942A (ja) 1991-06-19 1991-06-19 データ通信システム
DE4219918A DE4219918C2 (de) 1991-06-19 1992-06-17 Verfahren und Vorrichtung zum Steuern eines Datenkommunikationssystem-Puffers
US07/901,131 US5297139A (en) 1991-06-19 1992-06-19 Data communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3147094A JPH04369942A (ja) 1991-06-19 1991-06-19 データ通信システム

Publications (1)

Publication Number Publication Date
JPH04369942A true JPH04369942A (ja) 1992-12-22

Family

ID=15422347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3147094A Pending JPH04369942A (ja) 1991-06-19 1991-06-19 データ通信システム

Country Status (3)

Country Link
US (1) US5297139A (ja)
JP (1) JPH04369942A (ja)
DE (1) DE4219918C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002152304A (ja) * 2000-07-24 2002-05-24 Nec Corp 適応同期化方法とそのためのシステム

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3127523B2 (ja) * 1991-10-31 2001-01-29 株式会社日立製作所 通信制御装置およびデータ送信方法
US5412782A (en) 1992-07-02 1995-05-02 3Com Corporation Programmed I/O ethernet adapter with early interrupts for accelerating data transfer
US5542061A (en) * 1993-01-21 1996-07-30 Nec Corporaiton Arrangement of controlling issue timing of a read instruction to a common block in a vector processor
US5572691A (en) * 1993-04-21 1996-11-05 Gi Corporation Apparatus and method for providing multiple data streams from stored data using dual memory buffers
US5448567A (en) * 1993-07-27 1995-09-05 Nec Research Institute, Inc. Control architecture for ATM networks
US5483671A (en) * 1994-02-01 1996-01-09 Motorola, Inc. Method of determining transmission time to transmit an information packet to a remote buffer
US5825771A (en) * 1994-11-10 1998-10-20 Vocaltec Ltd. Audio transceiver
US5606559A (en) * 1995-08-11 1997-02-25 International Business Machines Corporation System and method for an efficient ATM adapter/device driver interface
JP3545110B2 (ja) * 1995-09-26 2004-07-21 富士通株式会社 通信サービスの品質制御方式
US5946315A (en) * 1995-12-28 1999-08-31 Dynarc Inc. Method and device for synchronizing dynamic synchronous transfer mode in a ring topology
US5764896A (en) * 1996-06-28 1998-06-09 Compaq Computer Corporation Method and system for reducing transfer latency when transferring data from a network to a computer system
US6667978B1 (en) * 1998-07-09 2003-12-23 International Business Machines Corporation Apparatus and method for reassembling frame data into stream data
US6381218B1 (en) 1998-09-11 2002-04-30 Compaq Computer Corporation Network controller system that uses directed heartbeat packets
US6229538B1 (en) 1998-09-11 2001-05-08 Compaq Computer Corporation Port-centric graphic representations of network controllers
US6272113B1 (en) 1998-09-11 2001-08-07 Compaq Computer Corporation Network controller system that uses multicast heartbeat packets
JP3362695B2 (ja) * 1999-03-31 2003-01-07 日本電気株式会社 遅延揺らぎ吸収装置及び吸収方法
US6665298B1 (en) * 2000-01-31 2003-12-16 Motorola, Inc. Reassembly unit and a method thereof
JP2001230821A (ja) * 2000-02-16 2001-08-24 Sony Corp データ中継装置および方法、並びに提供媒体
JP4510251B2 (ja) * 2000-08-10 2010-07-21 富士通株式会社 パケットゆらぎ吸収方法及びその装置
US6829244B1 (en) * 2000-12-11 2004-12-07 Cisco Technology, Inc. Mechanism for modem pass-through with non-synchronized gateway clocks
US7453897B2 (en) 2001-10-03 2008-11-18 Global Ip Solutions, Inc. Network media playout
KR20030095995A (ko) * 2002-06-14 2003-12-24 마츠시타 덴끼 산교 가부시키가이샤 미디어 전송방법 및 그 송신장치 및 수신장치
US7161908B2 (en) * 2002-09-27 2007-01-09 Intel Corporation Deterministic bandwidth throttling to facilitate operation of a control unit
US7353284B2 (en) * 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
CN111573842B (zh) * 2020-05-19 2022-02-11 浙江职信通信科技有限公司 江河生态控制方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4175287A (en) * 1978-01-23 1979-11-20 Rockwell International Corporation Elastic store slip control circuit apparatus and method for preventing overlapping sequential read and write operations
US4692894A (en) * 1984-12-18 1987-09-08 Advanced Micro Devices, Inc. Overflow/Underflow detection for elastic buffer
JPS62266943A (ja) * 1986-05-14 1987-11-19 Mitsubishi Electric Corp デ−タ転送制御方式
US4922438A (en) * 1986-12-11 1990-05-01 Siemens Aktiengesellschaft Method and apparatus for reading packet-oriented data signals into and out of a buffer
JPS6441541A (en) * 1987-08-08 1989-02-13 Fujitsu Ltd Buffer number automatic adjusting system
US4841550A (en) * 1987-11-09 1989-06-20 The United States Of America As Represented By The United States Department Of Energy Universal null DTE
DE3842371C2 (de) * 1988-12-16 1997-04-24 Siemens Ag Einrichtung zur Taktsynchronisierung zellstrukturierter Digitalsignale

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002152304A (ja) * 2000-07-24 2002-05-24 Nec Corp 適応同期化方法とそのためのシステム
JP4600861B2 (ja) * 2000-07-24 2010-12-22 日本電気株式会社 適応同期化方法とそのためのシステム

Also Published As

Publication number Publication date
US5297139A (en) 1994-03-22
DE4219918A1 (de) 1993-01-14
DE4219918C2 (de) 1995-04-20

Similar Documents

Publication Publication Date Title
JPH04369942A (ja) データ通信システム
EP0241113A2 (en) Traffic scheduler for multiple access communication channels
EP0621710B1 (en) Traffic intermixing mechanism for fast circuit switching
US6792481B2 (en) DMA controller
KR20080014842A (ko) 데이터 송신 장치, 라우터, 기능 유닛 및 데이터 송신 방법
JP2964937B2 (ja) 適応クレジット制御型転送方法
KR100455030B1 (ko) 프로피버스에서 실시간 데이터 전송을 위한 대역폭 할당방법
JPH05244186A (ja) Ａｔｍ／ｓｔｍ変換回路
EP1639601B1 (en) Asynchronous jitter reduction technique
JPH04331529A (ja) ゆらぎ吸収バッファの制御装置
JP2910746B2 (ja) トラフィックシェーピング方法および装置
JP3043742B1 (ja) 上り送出情報の帯域生成装置
JP2850605B2 (ja) 伝送方式
JPH0294846A (ja) バスアクセス制御方式
JPH04835A (ja) セル送信制御装置
JP3085282B2 (ja) Ａｔｍバッファリング方式
JPH02203630A (ja) 時分割多重化装置
JPH04127746A (ja) Ａｔｍ網における回線情報遅延差吸収方式
JP2872767B2 (ja) 競合制御方式
JP2549453B2 (ja) 自律分散型制御用データウェイの伝送方法
JP2001077796A (ja) 伝送システム、送信装置、及び受信装置
JPS62243446A (ja) バツフアメモリ制御方式
JPS6158073A (ja) デ−タ転送制御方式
JPH05211516A (ja) セル交換装置
JPH11145978A (ja) 多重化制御装置