JP2676782B2 - バンプ形成方法およびバンプ構造体 - Google Patents
バンプ形成方法およびバンプ構造体Info
- Publication number
- JP2676782B2 JP2676782B2 JP63111085A JP11108588A JP2676782B2 JP 2676782 B2 JP2676782 B2 JP 2676782B2 JP 63111085 A JP63111085 A JP 63111085A JP 11108588 A JP11108588 A JP 11108588A JP 2676782 B2 JP2676782 B2 JP 2676782B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- bump
- forming
- electrode
- tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は半導体等の電極に突起（以下バンプと記
す）を形成する方法に関するものである。
す）を形成する方法に関するものである。
従来の技術 近年、ICの基板への実装方法としてICの電極にバンプ
を形成し、このバンプと基板パターンやフィルム状のキ
ャリアとを一括ボンディングする方法が多く用いられる
ようになってきた。
を形成し、このバンプと基板パターンやフィルム状のキ
ャリアとを一括ボンディングする方法が多く用いられる
ようになってきた。
ICにバンプをつける方法として、従来の技術について
説明する、第５図（ａ）〜（ｄ）はIC11に蒸着メッキに
よりバンプを形成する工程に示したもので、まずIC11の
電極12にCr膜13（第５図（ａ））、Cu膜14（第５図
（ｂ））−Au膜15（第５図（ｃ））を蒸着により順次形
成し、その後Auメッキを行ない、第５図（ｄ）に示すよ
うに、IC電極上に13〜25μｍのバンプ16の形成を行な
う。（日本マイクロエレクトロニクス協会「IC化実装技
術」1984.2.20P109） 発明が解決しようとする課題 しかしながら、上記のような方法では、蒸着，メッキ
等の複雑な処理があり、これにかかる設備が高価であり
工程費が高くなるという課題を有していた。またこのよ
うな処理工程を行なうため、形成されるバンプ高さが不
均一になるという課題も有しており、さらにウェハ単位
で処理を行なうため、不良ICにもバンプが形成され、バ
ンプ材料である金（Au）のロスが生じていた。
説明する、第５図（ａ）〜（ｄ）はIC11に蒸着メッキに
よりバンプを形成する工程に示したもので、まずIC11の
電極12にCr膜13（第５図（ａ））、Cu膜14（第５図
（ｂ））−Au膜15（第５図（ｃ））を蒸着により順次形
成し、その後Auメッキを行ない、第５図（ｄ）に示すよ
うに、IC電極上に13〜25μｍのバンプ16の形成を行な
う。（日本マイクロエレクトロニクス協会「IC化実装技
術」1984.2.20P109） 発明が解決しようとする課題 しかしながら、上記のような方法では、蒸着，メッキ
等の複雑な処理があり、これにかかる設備が高価であり
工程費が高くなるという課題を有していた。またこのよ
うな処理工程を行なうため、形成されるバンプ高さが不
均一になるという課題も有しており、さらにウェハ単位
で処理を行なうため、不良ICにもバンプが形成され、バ
ンプ材料である金（Au）のロスが生じていた。
本発明は上記課題に鑑み、蒸着，メッキ等の複雑な工
程を有いないバンプの形成方法、およびバンプ高さを均
一にできる構造を提供するものである。さらに、本発明
では良品のICチップのみにバンプを形成できる方法を提
供するものである。
程を有いないバンプの形成方法、およびバンプ高さを均
一にできる構造を提供するものである。さらに、本発明
では良品のICチップのみにバンプを形成できる方法を提
供するものである。
課題を解決するための手段 上記課題を解決するために、請求項１のバンプ形成方
法は、先端のワイヤ接合面に向かってワイヤを案内する
ガイド穴を形成された第１部材と、この第１部材と対向
しかつ前記ワイヤ接合面と同一平面上の先端にワイヤ接
合面がある第２部材との間にはさまれた絶縁体を備え、
これら第1,第２部材が溶接電源に接続されるワイヤ接合
ツールを用い、バンプ形成用のワイヤを繰り出す工程
と、ICの電源とワイヤとの相対位置決めを行ない、両者
をワイヤ接合ツールにて接合する工程と、前記ワイヤを
ICの電極との接合部にその一部を残して切断する工程と
からなることを特徴とする。
法は、先端のワイヤ接合面に向かってワイヤを案内する
ガイド穴を形成された第１部材と、この第１部材と対向
しかつ前記ワイヤ接合面と同一平面上の先端にワイヤ接
合面がある第２部材との間にはさまれた絶縁体を備え、
これら第1,第２部材が溶接電源に接続されるワイヤ接合
ツールを用い、バンプ形成用のワイヤを繰り出す工程
と、ICの電源とワイヤとの相対位置決めを行ない、両者
をワイヤ接合ツールにて接合する工程と、前記ワイヤを
ICの電極との接合部にその一部を残して切断する工程と
からなることを特徴とする。
また、請求項２の発明は請求項１の発明にICの良品，
不良品の判別をする工程と、バンプ形成用のワイヤをワ
イヤ接合ツールに繰り出す工程と、良品と判別されたIC
の電極とワイヤとの相対位置決めを行なう工程と、突起
の設けられた接合ツールで切断の際のワイヤに切欠を形
成する工程とを加えたものである。
不良品の判別をする工程と、バンプ形成用のワイヤをワ
イヤ接合ツールに繰り出す工程と、良品と判別されたIC
の電極とワイヤとの相対位置決めを行なう工程と、突起
の設けられた接合ツールで切断の際のワイヤに切欠を形
成する工程とを加えたものである。
さらに、請求項１のバンプ形成方法によって得られる
請求項３のバンプ構造は、IC電極に対してワイヤの両端
部が接合され、中間部が接合されていないことを特徴と
する、 作用 請求項１の発明により、ワイヤをIC電極に接合しバン
プを形成するとともにワイヤを切断することによってバ
ンプを必要な場所にのみに形成することができる。
請求項３のバンプ構造は、IC電極に対してワイヤの両端
部が接合され、中間部が接合されていないことを特徴と
する、 作用 請求項１の発明により、ワイヤをIC電極に接合しバン
プを形成するとともにワイヤを切断することによってバ
ンプを必要な場所にのみに形成することができる。
請求項２の発明により、上記作用に加えて、ICの良否
を判定する工程を有するため良品のICにのみバンプを形
成することが可能であり、バンプ形成用のワイヤの消費
を少なくすることができ、また特に接合ツールの突起に
よってワイヤに切欠きを設けるため、ワイヤ切断の際、
切断が安定する作用を有する。
を判定する工程を有するため良品のICにのみバンプを形
成することが可能であり、バンプ形成用のワイヤの消費
を少なくすることができ、また特に接合ツールの突起に
よってワイヤに切欠きを設けるため、ワイヤ切断の際、
切断が安定する作用を有する。
請求項３の発明により、接合部はツール接合面のみの
部分が接合され、２本のツールにはさまれた絶縁体幅の
部分は接合されない構造となるため、IC実装時のバンプ
形成部下地のダメージが少なく、さらにバンプ高さはワ
イヤ径により均一に保たれる作用を有する。
部分が接合され、２本のツールにはさまれた絶縁体幅の
部分は接合されない構造となるため、IC実装時のバンプ
形成部下地のダメージが少なく、さらにバンプ高さはワ
イヤ径により均一に保たれる作用を有する。
実 施 例 以下本発明の一実施例のバンプ形成について、第１図
〜第４図を参照しながら説明する。
〜第４図を参照しながら説明する。
第１図においてはワイヤ接合面1a,2aに向かってワイ
ヤ３を案内するガイド穴22を形成された接合ツール、２
はこのツール１と対向しかつそのワイヤ接合面2aが前記
ツール１のワイヤ接合面1aと同一平面上にある接合ツー
ル、３はバンプ形成用のワイヤ（主にAu線）、４はツー
ル1,2間にはさまれた絶縁体、５は接合ツール1,2に接続
された溶接電源であり、ワイヤ３を接合ツール1,2のワ
イヤ接合面1a,2aに繰り出す工程と、ワイヤ３をこれら
接合ツール1,2で接合する工程、とワイヤ３を切断する
工程とを備えている。６はIC、７はIC上に形成された電
極、８はICの不良マーク、９はICの不良マーク判別手段
であり、テレビカメラ及び画像処理計算部を有する。
ヤ３を案内するガイド穴22を形成された接合ツール、２
はこのツール１と対向しかつそのワイヤ接合面2aが前記
ツール１のワイヤ接合面1aと同一平面上にある接合ツー
ル、３はバンプ形成用のワイヤ（主にAu線）、４はツー
ル1,2間にはさまれた絶縁体、５は接合ツール1,2に接続
された溶接電源であり、ワイヤ３を接合ツール1,2のワ
イヤ接合面1a,2aに繰り出す工程と、ワイヤ３をこれら
接合ツール1,2で接合する工程、とワイヤ３を切断する
工程とを備えている。６はIC、７はIC上に形成された電
極、８はICの不良マーク、９はICの不良マーク判別手段
であり、テレビカメラ及び画像処理計算部を有する。
以上のような構成のもとで、その動作を説明する。
バンプ形成用のワイヤ３をガイド穴22を通してワイヤ
接合面1a,2aに供給し、上記ツール1,2の前記接合面1a,2
aによってこのワイヤ３の先端部をICの電極７に押圧す
る。この状態で溶接電源５により両ツール1,2間に通電
することにより、ツール1,2とワイヤ３の接触抵抗及び
ツール1,2の抵抗によりジュール熱を発生させ、この熱
によりワイヤ３を局部瞬間加熱し押圧することによりワ
イヤ３をIC電極７に接合し、この接合部にワイヤ３の一
部を残してバンプ22を形成する。
接合面1a,2aに供給し、上記ツール1,2の前記接合面1a,2
aによってこのワイヤ３の先端部をICの電極７に押圧す
る。この状態で溶接電源５により両ツール1,2間に通電
することにより、ツール1,2とワイヤ３の接触抵抗及び
ツール1,2の抵抗によりジュール熱を発生させ、この熱
によりワイヤ３を局部瞬間加熱し押圧することによりワ
イヤ３をIC電極７に接合し、この接合部にワイヤ３の一
部を残してバンプ22を形成する。
次に、バンプ形成時の接合、切断工程においてワイヤ
３の切断箇所の安定を図るためワイヤ３に切欠を入れる
方法について第３図を用いて説明する。
３の切断箇所の安定を図るためワイヤ３に切欠を入れる
方法について第３図を用いて説明する。
ツール１には突起21が設けられている。この突起21は
ワイヤ３とIC電極７とのボンディング接合時にワイヤ３
に切欠をつける効果があり、このワイヤ３に切欠がある
ことにより、ワイヤ切断工程においてワイヤ３はこの切
欠より切断され、ワイヤ切断箇所が著しく安定する。
ワイヤ３とIC電極７とのボンディング接合時にワイヤ３
に切欠をつける効果があり、このワイヤ３に切欠がある
ことにより、ワイヤ切断工程においてワイヤ３はこの切
欠より切断され、ワイヤ切断箇所が著しく安定する。
第４図は上記バンプ形成法により形成されたバンプ構
造を示すものである。バンプ22のワイヤ接合部L1,L
2は、接合ツール1,2で押圧された部分であって、２本の
ツール1,2にはさまれた絶縁体４幅の部分ｌは接合して
いない構造となっているため、IC実装時のバンプ形成部
下地のダメージが少なく、またバンプ高さＤはワイヤ径
と同一長に維持されるため、均一なバンプ形成ができ
る。
造を示すものである。バンプ22のワイヤ接合部L1,L
2は、接合ツール1,2で押圧された部分であって、２本の
ツール1,2にはさまれた絶縁体４幅の部分ｌは接合して
いない構造となっているため、IC実装時のバンプ形成部
下地のダメージが少なく、またバンプ高さＤはワイヤ径
と同一長に維持されるため、均一なバンプ形成ができ
る。
さらに、第１図に示すIC不良マーク判別手段９は不良
ICにつけられた不良マーク８を予め判定し、不良ICにつ
いては位置決めを行なわず、不良IC上の電極７にバンプ
22を形成しないようになっている。
ICにつけられた不良マーク８を予め判定し、不良ICにつ
いては位置決めを行なわず、不良IC上の電極７にバンプ
22を形成しないようになっている。
なお、上記実施例において、ICの不良判定手段はICの
不良マーク判別用カメラ９を有する構成としたが、これ
はIC検査プローブ針および検査回路により構成しても同
様の効果が得られる。
不良マーク判別用カメラ９を有する構成としたが、これ
はIC検査プローブ針および検査回路により構成しても同
様の効果が得られる。
発明の効果 請求項１の発明では、バンプ形成に際して蒸着、メッ
キおよびこれらに付随して必要な廃液処理工程や装置が
不要となり、工程費が低減される。
キおよびこれらに付随して必要な廃液処理工程や装置が
不要となり、工程費が低減される。
さらに請求項２の発明では、上記構成に加え、ICチッ
プの良否判別工程を設けることにより、良品のICのみに
バンプ形成を行なうことによる材料歩留りの著しい向上
が図れる。また、上記方法の実施工程では、ワイヤとIC
チップの接合時にワイヤに切欠をつける突起ワイヤ接合
ツールに設けることによりワイヤの切断部分を安定する
ことができる効果を有する。
プの良否判別工程を設けることにより、良品のICのみに
バンプ形成を行なうことによる材料歩留りの著しい向上
が図れる。また、上記方法の実施工程では、ワイヤとIC
チップの接合時にワイヤに切欠をつける突起ワイヤ接合
ツールに設けることによりワイヤの切断部分を安定する
ことができる効果を有する。
また、請求項３の発明では、接合時、２本のツールに
はさまれた絶縁体幅の部分が接合されないため、IC実装
時のIC電極のダメージが少なく、またバンプ高さＤはワ
イヤ径と同一長に維持されるため、均一な高さのバンプ
が形成できる効果を有する。
はさまれた絶縁体幅の部分が接合されないため、IC実装
時のIC電極のダメージが少なく、またバンプ高さＤはワ
イヤ径と同一長に維持されるため、均一な高さのバンプ
が形成できる効果を有する。
第１図は本発明の第１の実施例におけるバンプ形成の概
念図、第２図はバンプ形成時の要部を示す図、第３図は
ワイヤとICの接合ツールの拡大断面図、第４図はバンプ
構造体の断面図、第５図は従来のバンプ形成の工程図で
ある。 1,2……接合ツール、1a,2a……ワイヤ接合面、３……ワ
イヤ、４……絶縁体、５……溶接電源、６……IC、７…
…電極、８……不良マーク、９……不良マーク判断手
段、21……突起、22……バンプ。
念図、第２図はバンプ形成時の要部を示す図、第３図は
ワイヤとICの接合ツールの拡大断面図、第４図はバンプ
構造体の断面図、第５図は従来のバンプ形成の工程図で
ある。 1,2……接合ツール、1a,2a……ワイヤ接合面、３……ワ
イヤ、４……絶縁体、５……溶接電源、６……IC、７…
…電極、８……不良マーク、９……不良マーク判断手
段、21……突起、22……バンプ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−242045（ＪＰ，Ａ) 特開 昭59−208751（ＪＰ，Ａ) 特開 昭53−116072（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 先端のワイヤ接合面に向かってワイヤを案内するガイド
穴を形成された第１部材と、この第１部材と対向しかつ
前記ワイヤ接合面と同一平面上の先端にワイヤ接合面が
ある第２部材との間にはさまれた絶縁体を備え、これら
第1,第２部材が溶接電源に接続されるワイヤ接合ツール
を用い、バンプ形成用のワイヤを繰り出す工程と、ICの
電極とワイヤとの相対位置決めを行ない、両者をワイヤ
接合ツールにて接合する工程と、前記ワイヤをICの電極
との接合部にその一部を残して切断する工程とからなる
バンプ形成方法。 - 【請求項２】ICの良品，不良品の判別をする工程と、バ
ンプ形成用のワイヤをワイヤ接合ツールに繰り出す工程
と、良品と判別されたICの電極とワイヤとの相対位置決
めを行なう工程と、突起の設けられた接合ツールで切断
の際のワイヤに切欠を形成する工程とを備えた請求項１
記載のバンプ形成方法。 - 【請求項３】請求項１記載のバンプ形成方法によって得
られるバンプ構造体であって、IC電極に対してワイヤの
両端部が接合され前記ワイヤの中間部が接合されていな
いことを特徴とするバンプ構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111085A JP2676782B2 (ja) | 1988-05-06 | 1988-05-06 | バンプ形成方法およびバンプ構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63111085A JP2676782B2 (ja) | 1988-05-06 | 1988-05-06 | バンプ形成方法およびバンプ構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01280339A JPH01280339A (ja) | 1989-11-10 |
| JP2676782B2 true JP2676782B2 (ja) | 1997-11-17 |
Family
ID=14552001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63111085A Expired - Lifetime JP2676782B2 (ja) | 1988-05-06 | 1988-05-06 | バンプ形成方法およびバンプ構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2676782B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5332511B2 (ja) * | 2008-10-29 | 2013-11-06 | パナソニック株式会社 | 抵抗溶接機 |
| JP5332509B2 (ja) * | 2008-10-29 | 2013-11-06 | パナソニック株式会社 | 抵抗溶接機 |
-
1988
- 1988-05-06 JP JP63111085A patent/JP2676782B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01280339A (ja) | 1989-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970365A (en) | Method and apparatus for bonding components leads to pads located on a non-rigid substrate | |
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| JP2558976B2 (ja) | 電子部品の電極とリードとの接合方法 | |
| JPH05283474A (ja) | 半導体チップ・パッケージの形成方法およびそのためのチップ・ボンディング・テープ | |
| US5438020A (en) | Process for flip-chip bonding a semiconductor chip using wire leads | |
| US6474532B2 (en) | Apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies | |
| JP2676782B2 (ja) | バンプ形成方法およびバンプ構造体 | |
| GB2261547A (en) | Semiconductor device with bonding pads at the edge | |
| JPH0778932A (ja) | 半導体装置の製造方法 | |
| JPH10284535A (ja) | 半導体装置の製造方法及び半導体部品 | |
| JPH08107123A (ja) | 半導体集積回路装置の製造方法、その製造装置および半導体集積回路装置 | |
| JP2003179101A (ja) | 接合装置、半導体装置の製造方法および接合方法 | |
| JP2005055194A (ja) | プローブユニット及びその製造方法 | |
| JP2682006B2 (ja) | バンプ形成方法 | |
| JP3061017B2 (ja) | 集積回路装置の実装構造およびその実装方法 | |
| JP2812304B2 (ja) | フリップチップ型半導体装置のリペア方法 | |
| JPH06216191A (ja) | フリップチップボンディング方法 | |
| JPS61242045A (ja) | バンプ形成方法およびその装置 | |
| JPS63301536A (ja) | Ｔａｂ方法とｔａｂ用薄膜構造 | |
| JP2001068497A (ja) | 半導体素子と回路基板との接続方法 | |
| JPH0645377A (ja) | 半導体製造装置及び半導体パッケージ並びにチップ実装方法 | |
| JP3426740B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH09214128A (ja) | ボンディングツール | |
| JPH05326623A (ja) | Ｔａｂ用フィルムキャリアの接合方法及びその装置 | |
| JPH05121488A (ja) | ベアチツプ実装基板 |