JPS63301536A - Ｔａｂ方法とｔａｂ用薄膜構造 - Google Patents
Ｔａｂ方法とｔａｂ用薄膜構造Info
- Publication number
- JPS63301536A JPS63301536A JP63123715A JP12371588A JPS63301536A JP S63301536 A JPS63301536 A JP S63301536A JP 63123715 A JP63123715 A JP 63123715A JP 12371588 A JP12371588 A JP 12371588A JP S63301536 A JPS63301536 A JP S63301536A
- Authority
- JP
- Japan
- Prior art keywords
- passivation layer
- tab
- film structure
- opening
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101150114751 SEM1 gene Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Wire Bonding (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
本発明は一般に薄膜構造のテープ自動ボンディング（Ｔ
ａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ、ＴＡＢ
）に関し、特にハンプレス（ｂｕｍｐｌｅｓｓ）の１点
（ｓｉｎｇｌｅ ｐｏｉｎｔ）Ｔ−ＡＢプロセス及び構
造に関する。
ａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ、ＴＡＢ
）に関し、特にハンプレス（ｂｕｍｐｌｅｓｓ）の１点
（ｓｉｎｇｌｅ ｐｏｉｎｔ）Ｔ−ＡＢプロセス及び構
造に関する。
〈従来技術とその問題点〉
電子デバイス、例えばサーマル×インクジェット抵抗体
アレイ・デバイス又は半導体集積回路（ＩＣ）等の））
ｖ膜構造の製造に於ては、「ビーム・テープ」（”ｂｅ
ａｍ ｔａｐｅ ” ）として公知である個々の組のリ
ードを形成するためロール式で金属薄膜のカットを利用
することにより、構造上のミクロ・パッド（ｍｉｃｒｏ
ｓｃｏｐｉｃ ｐａｄｓ）に多数の金属相互接続を形成
することが実用化されてきた。ビーム・テープは特定の
用途に必要な相互接続と適合するためあつらえ部分にパ
ターン化することができる。自動ボンディング・ステー
ション（ａｕｔｏｍａＬ−ｅｄ ｂｏｎｄｉｎｇ ５ｔ
ａｔｉｏｎ）では、ビーム・テープと構造は多数な周知
のプロセスによって、リードと構造を接続するために結
合される。
アレイ・デバイス又は半導体集積回路（ＩＣ）等の））
ｖ膜構造の製造に於ては、「ビーム・テープ」（”ｂｅ
ａｍ ｔａｐｅ ” ）として公知である個々の組のリ
ードを形成するためロール式で金属薄膜のカットを利用
することにより、構造上のミクロ・パッド（ｍｉｃｒｏ
ｓｃｏｐｉｃ ｐａｄｓ）に多数の金属相互接続を形成
することが実用化されてきた。ビーム・テープは特定の
用途に必要な相互接続と適合するためあつらえ部分にパ
ターン化することができる。自動ボンディング・ステー
ション（ａｕｔｏｍａＬ−ｅｄ ｂｏｎｄｉｎｇ ５ｔ
ａｔｉｏｎ）では、ビーム・テープと構造は多数な周知
のプロセスによって、リードと構造を接続するために結
合される。
一般に、精密接地サーモード（ｐｒｅｃｉｏｎ ｇｒｏ
ｕｎｄＬｈｅｒｍｏｄｅ）は金属ビームに印加し、接続
されるべき構造の頂部にあるのが一般的である下層の隆
起した相互接続溶接スポット・バンプ（ｗｅｌｄ−ｓｐ
ｏｔｂｕｍｐｓ）Ｋ ｒボンディング・パッド（ｂｏｎ
ｄｉｎｇ ｐａｄｓ） Ｊとして知られている。）に対
して熱と圧力を加える。
ｕｎｄＬｈｅｒｍｏｄｅ）は金属ビームに印加し、接続
されるべき構造の頂部にあるのが一般的である下層の隆
起した相互接続溶接スポット・バンプ（ｗｅｌｄ−ｓｐ
ｏｔｂｕｍｐｓ）Ｋ ｒボンディング・パッド（ｂｏｎ
ｄｉｎｇ ｐａｄｓ） Ｊとして知られている。）に対
して熱と圧力を加える。
高温熱圧縮溶接（ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ
ｔｈｅｒｍｏｃｏｍｐ−ｒｅｓｓｉｏｎ ｗｅｌｄｉｎ
ｇ）とより低温、低圧の、はんだ付リフロー溶接（ｓｏ
ｌｄｅｒ ｒｅｆｌｏｗ ｗｅｌｄｉｎｇ）の両方が、
とくに［ギヤング・ボンディング（“ｇａｎｇ−ｂｏｎ
ｄｉ−ｎｇ”）」（全ての溶接が同時に構造上で行なわ
れる）用に知られている。個別の回路はビーム・テープ
の内側リード（ｉｎｎｅｒ １ｅａｄｓ）に結合され、
次に連続したテープ形状のまま試験が行なわれる。
ｔｈｅｒｍｏｃｏｍｐ−ｒｅｓｓｉｏｎ ｗｅｌｄｉｎ
ｇ）とより低温、低圧の、はんだ付リフロー溶接（ｓｏ
ｌｄｅｒ ｒｅｆｌｏｗ ｗｅｌｄｉｎｇ）の両方が、
とくに［ギヤング・ボンディング（“ｇａｎｇ−ｂｏｎ
ｄｉ−ｎｇ”）」（全ての溶接が同時に構造上で行なわ
れる）用に知られている。個別の回路はビーム・テープ
の内側リード（ｉｎｎｅｒ １ｅａｄｓ）に結合され、
次に連続したテープ形状のまま試験が行なわれる。
２層ビーム・テープは相互接続される構造とリード・ト
レース（＋６ａｄ ｔｒａｃｅｓ）間に絶縁障壁（ｄｉ
ｅ−１ｅｃｔｒｉｃ ｂａｒｒｉｅｒ）が必要とされる
ボンディング・プロセスを促進するため、ポリイミド薄
膜で製造される。
レース（＋６ａｄ ｔｒａｃｅｓ）間に絶縁障壁（ｄｉ
ｅ−１ｅｃｔｒｉｃ ｂａｒｒｉｅｒ）が必要とされる
ボンディング・プロセスを促進するため、ポリイミド薄
膜で製造される。
周知の典型的な技術として本出願人が以前出願した特開
昭６０−９４７９３に記載されている。
昭６０−９４７９３に記載されている。
ここでは、連続シート状のＴＡＢ材料が切断ステーショ
ン（ｃｕｔｔｉｎｇ ５ｔａｔｉｏｎ）に移送される、
半導体チップの形成方法がＤｎ示されている。コンピュ
ータ制御によって、レーザーが「フットプリント（ｆｏ
ｏｔ ｐｒｉｎｔ）、、＋ （取付けられるデバイス
用のパターン）を形成し、材料はボンディング・ステー
ションに移送され、そこでチップと位置合せされ、コン
ピュータ制御ボンディング・ツール（超音波プローブ）
がパターン内のそれぞれのリードを、予めチップ構造内
に形成された。対応するバンプ（隆起した相互接続溶接
スポット）へ連続的に結合させる。
ン（ｃｕｔｔｉｎｇ ５ｔａｔｉｏｎ）に移送される、
半導体チップの形成方法がＤｎ示されている。コンピュ
ータ制御によって、レーザーが「フットプリント（ｆｏ
ｏｔ ｐｒｉｎｔ）、、＋ （取付けられるデバイス
用のパターン）を形成し、材料はボンディング・ステー
ションに移送され、そこでチップと位置合せされ、コン
ピュータ制御ボンディング・ツール（超音波プローブ）
がパターン内のそれぞれのリードを、予めチップ構造内
に形成された。対応するバンプ（隆起した相互接続溶接
スポット）へ連続的に結合させる。
代表的なバンプの高さは、ダイスの主表面から１．０乃
至１．５ ミル上である。代替えとして、ビーム・テー
プ製造者によってあらかじめバンプを備えたビーム（ｐ
ｒｅｂｕｍｐｅｄ ｂｅａｍｓ）が提供される。
至１．５ ミル上である。代替えとして、ビーム・テー
プ製造者によってあらかじめバンプを備えたビーム（ｐ
ｒｅｂｕｍｐｅｄ ｂｅａｍｓ）が提供される。
上記特許出願に記載されたシステムの問題点として、バ
ンプを必要とすることにある。基本的にこの技（１，１
はリードと基板の半導体材料の周辺縁部分との間に短絡
が発止することを防止するために用いられる。ボンディ
ング・バンプを備えるための製造プロセスの難易さと付
加される費用に加えて、インクジェット・プリントヘッ
ド用の薄ｎＱ ４／！造等の他の技術分野に於ては、（
トポロジーで要求される事項Ｑｏｐｏｌｏｇｙ ｒｅｑ
ｕｉｒｅｍｅｎｔ）要求によりバンプブを（ｉ＋Ｗえる
ことが厳しく ｊｌ、１月３長される、または、禁止す
らされることがある。
ンプを必要とすることにある。基本的にこの技（１，１
はリードと基板の半導体材料の周辺縁部分との間に短絡
が発止することを防止するために用いられる。ボンディ
ング・バンプを備えるための製造プロセスの難易さと付
加される費用に加えて、インクジェット・プリントヘッ
ド用の薄ｎＱ ４／！造等の他の技術分野に於ては、（
トポロジーで要求される事項Ｑｏｐｏｌｏｇｙ ｒｅｑ
ｕｉｒｅｍｅｎｔ）要求によりバンプブを（ｉ＋Ｗえる
ことが厳しく ｊｌ、１月３長される、または、禁止す
らされることがある。
更に、レーザー又はサーモード・プローブ（ｔｈｅ−ｃ
ｕｒｓｉｏｎｓ）に耐えるように設計されていない構造
には応用することができない。
ｕｒｓｉｏｎｓ）に耐えるように設計されていない構造
には応用することができない。
従って熱を用いず（ｈｅａ ｔｌｅｉｓ）ハンプのない
（バンブレス、ｂｕｍｐｌｅｓｓ） Ｔ Ａ Ｂ技術へ
の必要性がある。
（バンブレス、ｂｕｍｐｌｅｓｓ） Ｔ Ａ Ｂ技術へ
の必要性がある。
本願発明の目的は上述の問題点を解消し、加熱を必要と
せず、さらにバンプレスなＴＡＢ方法及びＴＡＢ用薄膜
薄膜構造供することにある。
せず、さらにバンプレスなＴＡＢ方法及びＴＡＢ用薄膜
薄膜構造供することにある。
（発明の概要〕
本発明では熱を用いないＴＡＢプロセスを提供する利点
を有する。
を有する。
本発明は、別の利点としてＴＡＢが相互接続する構造上
にボンディング・バンブの必要を除去し、ウェハ当たり
の生産を向上させ、コスト低減させる。
にボンディング・バンブの必要を除去し、ウェハ当たり
の生産を向上させ、コスト低減させる。
更に、本発明は、構造上の周辺デバイス以外の位置に接
続点を形成するに用いることが可能なＴＡＢプロセスを
提供する。
続点を形成するに用いることが可能なＴＡＢプロセスを
提供する。
本願発明は、結合以上に構造をバフケージ化することが
可能である。
可能である。
本発明は、構造の異なる部分間にジャンパ相互接続を可
能とする。
能とする。
本発明の好適な一実施例では、平坦表面を有する基板層
と表面内に少なくともひとつの導電領域と表面上に位置
しく５ｕｐｅｒｊａｃｅｎＬ）、導電領域の少なくとも
一面積上に位置する（ｓｕｐｅｒｊａｃｅｎ ｔ）第１
の開口部を有するパッシベーション層と第１開口部を包
囲し、その上に位置する（ｓｕｐｅｒｊａｃｅｎＬ）第
２の開口部を有し、相互接続ビームが第１、第２開口部
を通って導電領域と結合を可能にするパッシベーション
層に重畳する（ｓｕｐｅｒｐｏｓｅ）バリヤー〈発明の
実施例〉 本発明を実施する上で現在のところ最適であると考えら
れる本発明の好適な一実施例を以下に詳述する。別の実
施例も適用可能な程度で簡単に明する。集積回路部品及
び他の薄膜デバイスの製造プロセスに用いられる共通の
技術の詳細は多くの刊行物が開示していることを了解さ
れたい。例えば、ガンジー、Ｓ、 Ｋ、 （Ｇａｎｄｂ
ｉ Ｓ、に、）によるｒＶＬｓＩ製造原理（”ＶＬＳＩ
Ｆａｂｒｉｃａｔｉｏｎ Ｐｒ１ｎｃ−ｉｐｌｅｓ”
Ｊ （０１９８３、ジョン・ウィリー・アンド・ザン
ズ（Ｊｏｈｎ Ｗｉｌｅｙ ＆ ５ｏｎｓ））ジョン
ウィリーサンズ、又は［半導体及び集積回路の製造技術
（“Ｓｅｍ１ ｃｏｎｄｕｃｔｏｒ ＆ Ｉｎｔ＋４ｒ
ａｔｅｄ ｃｉｒｃｕｉｔ Ｆａｂｒ−ｉｃａｔｉｏｎ
Ｔｅｃｈｎｉｑｕｅｓ” ）版株式会社（” １９７
９、フェアチャイルド・コーポレーション（Ｆａｉｒ
ｃｈｉｌｄｃｏｒｐｏｒａｔｉｏｎ）） 、を参照され
たい、これらの技術は一般に本願発明の構造を製造する
上で利用できるものである。更に、このようなプロセス
の各、個別のステップは市販の集積回路製造装置を用い
ることにより実施可能でもある。本発明を理解するため
に特に役立つように、現在の技術に法づいておよその技
術的データを設定している。本技術の将来的開発に伴っ
て要求される、適切な調製が可能であることは当業者に
は明らかである。
と表面内に少なくともひとつの導電領域と表面上に位置
しく５ｕｐｅｒｊａｃｅｎＬ）、導電領域の少なくとも
一面積上に位置する（ｓｕｐｅｒｊａｃｅｎ ｔ）第１
の開口部を有するパッシベーション層と第１開口部を包
囲し、その上に位置する（ｓｕｐｅｒｊａｃｅｎＬ）第
２の開口部を有し、相互接続ビームが第１、第２開口部
を通って導電領域と結合を可能にするパッシベーション
層に重畳する（ｓｕｐｅｒｐｏｓｅ）バリヤー〈発明の
実施例〉 本発明を実施する上で現在のところ最適であると考えら
れる本発明の好適な一実施例を以下に詳述する。別の実
施例も適用可能な程度で簡単に明する。集積回路部品及
び他の薄膜デバイスの製造プロセスに用いられる共通の
技術の詳細は多くの刊行物が開示していることを了解さ
れたい。例えば、ガンジー、Ｓ、 Ｋ、 （Ｇａｎｄｂ
ｉ Ｓ、に、）によるｒＶＬｓＩ製造原理（”ＶＬＳＩ
Ｆａｂｒｉｃａｔｉｏｎ Ｐｒ１ｎｃ−ｉｐｌｅｓ”
Ｊ （０１９８３、ジョン・ウィリー・アンド・ザン
ズ（Ｊｏｈｎ Ｗｉｌｅｙ ＆ ５ｏｎｓ））ジョン
ウィリーサンズ、又は［半導体及び集積回路の製造技術
（“Ｓｅｍ１ ｃｏｎｄｕｃｔｏｒ ＆ Ｉｎｔ＋４ｒ
ａｔｅｄ ｃｉｒｃｕｉｔ Ｆａｂｒ−ｉｃａｔｉｏｎ
Ｔｅｃｈｎｉｑｕｅｓ” ）版株式会社（” １９７
９、フェアチャイルド・コーポレーション（Ｆａｉｒ
ｃｈｉｌｄｃｏｒｐｏｒａｔｉｏｎ）） 、を参照され
たい、これらの技術は一般に本願発明の構造を製造する
上で利用できるものである。更に、このようなプロセス
の各、個別のステップは市販の集積回路製造装置を用い
ることにより実施可能でもある。本発明を理解するため
に特に役立つように、現在の技術に法づいておよその技
術的データを設定している。本技術の将来的開発に伴っ
て要求される、適切な調製が可能であることは当業者に
は明らかである。
第１図では、本発明に基づき形成された製造が断面図で
示されている。（第２図のＡ −Ａ断面図。）当業者に
は明らかであるように、本図は集積回路チップの縁部等
の、デバイス全体の小部分を示すことを意図したもので
ある。
示されている。（第２図のＡ −Ａ断面図。）当業者に
は明らかであるように、本図は集積回路チップの縁部等
の、デバイス全体の小部分を示すことを意図したもので
ある。
シリコンＩＣダイ（Ｓｉｌｆｃｏｎ ＩＣｄｉｅ）等の
基板２は第１表面４を有する。ボンディング・パッド（
ｂｏｎｄｉｎｇ ｐａｄ）６が基板の第１表面４内又は
上に形成されている。ボンディング・パッド６は金属環
デ早ポジション（ｍｅｄａｌ ｄｅｐｏｓｉｔｉｏｎ）
及びエツチングのような周知の技術のいずれかによって
所望の幾何学形状に形成できる。本発明の目的のために
、ボンディング・パッド６は０．３乃至１．０ ミクロ
ンの範囲の厚さにアルミニウムを形成するものとする。
基板２は第１表面４を有する。ボンディング・パッド（
ｂｏｎｄｉｎｇ ｐａｄ）６が基板の第１表面４内又は
上に形成されている。ボンディング・パッド６は金属環
デ早ポジション（ｍｅｄａｌ ｄｅｐｏｓｉｔｉｏｎ）
及びエツチングのような周知の技術のいずれかによって
所望の幾何学形状に形成できる。本発明の目的のために
、ボンディング・パッド６は０．３乃至１．０ ミクロ
ンの範囲の厚さにアルミニウムを形成するものとする。
好適な実施例では、ｊ７さは約０．５ ミクロンである
。
。
パッシベーション層８は基板の第１表面４上に形成され
る。二酸化シリコン、窒化シリコン、オキシ窒化シリコ
ン及び炭化シリコン又はそれらの組合わせのような多く
の公知の材料がパッシベーション層８を形成するため使
用可能である。パッシベーション層８の１７さは０．５
乃至３．０ ミクロンの範囲とする。好適な実施例では
、厚さ約１．３８ミクロンの、窒化シリコンと炭化シリ
コンの組合わせから成っている。好適な実施例では、パ
ッシベく −ション層８は３つ重ね層（ｔｈｒｅｅ−ｓｔａｃｋ
Ｉｅｙｅｒ）から成り、底部層は厚さ０．５２ミクロン
の窒化シリコン、中間層は厚さ０．２６ミクロンの炭化
シリコン、又、上層は厚さ０．６ ミクロンのタンタル
から成っＴ−１ｔ’Ｚｒ・ １゜ 開口部又は＃日ア・ホール（Ｖｉａ）１０がボンディン
グ・パッド６の表面１２の少なくとも一部を露出するよ
うにエツチングされている。この場合もこのようなチ千
；ア１０を形成するためのいくつかの周知の技術がある
。好適な実施例では、中ヒ゛ ５ア１０はタンタルの場合はウェット・エツチングによ
って、又、中間層及び底部層に対してはプラズマ・ドラ
イ・エツチングによって形成される。
る。二酸化シリコン、窒化シリコン、オキシ窒化シリコ
ン及び炭化シリコン又はそれらの組合わせのような多く
の公知の材料がパッシベーション層８を形成するため使
用可能である。パッシベーション層８の１７さは０．５
乃至３．０ ミクロンの範囲とする。好適な実施例では
、厚さ約１．３８ミクロンの、窒化シリコンと炭化シリ
コンの組合わせから成っている。好適な実施例では、パ
ッシベく −ション層８は３つ重ね層（ｔｈｒｅｅ−ｓｔａｃｋ
Ｉｅｙｅｒ）から成り、底部層は厚さ０．５２ミクロン
の窒化シリコン、中間層は厚さ０．２６ミクロンの炭化
シリコン、又、上層は厚さ０．６ ミクロンのタンタル
から成っＴ−１ｔ’Ｚｒ・ １゜ 開口部又は＃日ア・ホール（Ｖｉａ）１０がボンディン
グ・パッド６の表面１２の少なくとも一部を露出するよ
うにエツチングされている。この場合もこのようなチ千
；ア１０を形成するためのいくつかの周知の技術がある
。好適な実施例では、中ヒ゛ ５ア１０はタンタルの場合はウェット・エツチングによ
って、又、中間層及び底部層に対してはプラズマ・ドラ
イ・エツチングによって形成される。
好適な実施例では、開口部１０の面積は約０．０３ｃｆ
ｆｌ（０，００４０１ｎｃｈ”）である。
ｆｌ（０，００４０１ｎｃｈ”）である。
第３図では、チップ１４の全体がポリイミド・テープ１
６内に包含されている。ポリイミドのＩＩさは約１．３
Ｘ１０−”ｃｎ＋（０，０００５１ｎｃ）＋）である。
６内に包含されている。ポリイミドのＩＩさは約１．３
Ｘ１０−”ｃｎ＋（０，０００５１ｎｃ）＋）である。
相互接続される構造上のボンディング・パッド６のパタ
ーンと適合する所定のパターンに従って、脅巳１ 〒７２０がポリイミド内にエツチングされる。ボビ リイミドのチ；４ア２０のパターン形成の周知の方法は
いくつかあるが、好適な実施例では通例の化学的ミリン
グ（ｃｈｅａ＋１ｃａｌ ｍｉｌｌｉｎｇ）が用いられ
る。
ーンと適合する所定のパターンに従って、脅巳１ 〒７２０がポリイミド内にエツチングされる。ボビ リイミドのチ；４ア２０のパターン形成の周知の方法は
いくつかあるが、好適な実施例では通例の化学的ミリン
グ（ｃｈｅａ＋１ｃａｌ ｍｉｌｌｉｎｇ）が用いられ
る。
＋Ｚ″
第１図に示すように、ポリイミドのシ門ア２０は、ビー
ムが備えられる、及び位置合せミスを修正するための空
間が残るように、パッシベーション層の％≠−７１０よ
りも面積を大きくしている。
ムが備えられる、及び位置合せミスを修正するための空
間が残るように、パッシベーション層の％≠−７１０よ
りも面積を大きくしている。
好適な実施例では開口部２０の面積は約３．９ｃ＋ｆｌ
（０，００６０１ｎｃｈ”）である。
（０，００６０１ｎｃｈ”）である。
あらかじめ設計され、ビーム・テープ・ストリップ内に
形成された相互接続リード１８と相互接続する、開口部
２０を有するポリイミド層はボンディング・ステーショ
ンにて接合される構造と位置合せすることが可１１ヒで
ある。
形成された相互接続リード１８と相互接続する、開口部
２０を有するポリイミド層はボンディング・ステーショ
ンにて接合される構造と位置合せすることが可１１ヒで
ある。
好適な実施例では、トレースは、約６０乃至１００ヌー
プの硬さで、あらかじめ所望のパターンに化学的にシリ
ングされた３、６ Ｘｌ０−’ｃｍ（ｌｏｕｎｃｅ（０
，００１４ｉｎｃｂ））の釘４トレースである。約６．
４Ｘ１０−３〜７．６ＸＩＯ−’ｃｍ（約０．００２５
〜０．００３０１ｎｃｈ）の範囲のビーム幅及び空間は
、現在の周知の化学的ミル技術によって達成可能である
。銅トレースは９９．９９％の純金を７．６ ＸＩＯ−
５ｃｍ（３０ｍ１ｃｒｏ １ｎｃｈ）の厚さにめっきさ
れる。
プの硬さで、あらかじめ所望のパターンに化学的にシリ
ングされた３、６ Ｘｌ０−’ｃｍ（ｌｏｕｎｃｅ（０
，００１４ｉｎｃｂ））の釘４トレースである。約６．
４Ｘ１０−３〜７．６ＸＩＯ−’ｃｍ（約０．００２５
〜０．００３０１ｎｃｈ）の範囲のビーム幅及び空間は
、現在の周知の化学的ミル技術によって達成可能である
。銅トレースは９９．９９％の純金を７．６ ＸＩＯ−
５ｃｍ（３０ｍ１ｃｒｏ １ｎｃｈ）の厚さにめっきさ
れる。
消トレース・ビーム・テープが構造に適確に位置合せさ
れると、ｌｌｕｇｈｅｓ Ａｉｒｃｒａｆｔ製の２４６
０−２ワイヤボンダ（Ｉｌｕｇｂｅｓ Ａｉｒｃｒａｆ
ｔ ２４６０−２ ｗｉｒｅｂｏｎｄｅｒ）等の１市販
のボンディング装置を用いてトレースヒ“ ・リード１８を動；ア】０及び１２を介してバンドに取
付けられる。好適な実施例では、約６０ Ｋ Ｈｚの超
音波の３．３ Ｘ １０− ’ｃｍ （約１３０ ｍ１
ｃｒｏ １ｎｃ−ｈｅｓ）のスクラップを用いて約５０
ミリ秒間にわたり約１３０グラムの力が印加された。こ
れらのボンディング・パラメータによって、標準偏差約
４．０グラムを伴って、約４０グラムの平均引張り強度
が成された。適確な結合を達成するには６０ｋｌｌｚの
２．５ ＸＩＯ”’〜３．８Ｘ１０−’ｃｍ（１００〜
１５０ｍ１−ｃｒｏ １ｎｃｔ＋ｅｓ）のスクラップで
、３０〜８０ミリ秒間、約１００〜１４０グラムの範囲
で力を加えることで十分であろう。
れると、ｌｌｕｇｈｅｓ Ａｉｒｃｒａｆｔ製の２４６
０−２ワイヤボンダ（Ｉｌｕｇｂｅｓ Ａｉｒｃｒａｆ
ｔ ２４６０−２ ｗｉｒｅｂｏｎｄｅｒ）等の１市販
のボンディング装置を用いてトレースヒ“ ・リード１８を動；ア】０及び１２を介してバンドに取
付けられる。好適な実施例では、約６０ Ｋ Ｈｚの超
音波の３．３ Ｘ １０− ’ｃｍ （約１３０ ｍ１
ｃｒｏ １ｎｃ−ｈｅｓ）のスクラップを用いて約５０
ミリ秒間にわたり約１３０グラムの力が印加された。こ
れらのボンディング・パラメータによって、標準偏差約
４．０グラムを伴って、約４０グラムの平均引張り強度
が成された。適確な結合を達成するには６０ｋｌｌｚの
２．５ ＸＩＯ”’〜３．８Ｘ１０−’ｃｍ（１００〜
１５０ｍ１−ｃｒｏ １ｎｃｔ＋ｅｓ）のスクラップで
、３０〜８０ミリ秒間、約１００〜１４０グラムの範囲
で力を加えることで十分であろう。
説明したＴＡＢプロセスを実施する最適の実施例では１
点ＴＡＢ技術（ｓｉｎｇｌｅ ｐｏｉｎｔ ＴＡＢ Ｌ
ｅｃｈｎｉ−ｑｕｅｓ）が適用可能である。
点ＴＡＢ技術（ｓｉｎｇｌｅ ｐｏｉｎｔ ＴＡＢ Ｌ
ｅｃｈｎｉ−ｑｕｅｓ）が適用可能である。
第３図に示すように、本発明の主要な利点は、トポロジ
ーが可能な限り平坦に保たれているので、パッドをデバ
イス上のどの位置にも配置できるという点である。
ーが可能な限り平坦に保たれているので、パッドをデバ
イス上のどの位置にも配置できるという点である。
本発明の好適な実施例のこれまでの説明は図解の目的で
提示されたものである。それは開示された厳密な形態に
限定することを意図するものではない。当業者には多く
の修正と変形が明白である。
提示されたものである。それは開示された厳密な形態に
限定することを意図するものではない。当業者には多く
の修正と変形が明白である。
同様に、説明したいずれのプロセス段階は、同一結果を
達成するよう他の段階と入れ替え可能である。本実施例
は本発明の原理とその実際上の応用を最もよく説明して
、本発明の多様な実施例と多くの修正形態が、意図する
特定の用途に適していることを当業者に理解せしめるた
めである。
達成するよう他の段階と入れ替え可能である。本実施例
は本発明の原理とその実際上の応用を最もよく説明して
、本発明の多様な実施例と多くの修正形態が、意図する
特定の用途に適していることを当業者に理解せしめるた
めである。
以上説明したように本願発明により、（１）熱を必要と
しないＴＡＢプロセスを得る；（２）相互接続する構造
基にボンディング・バンブを必要とせず、ウェハ当たり
の生産を向上させ、コスト低減させる；（３）構造上の
周辺デバイス以外の位置に接続点を形成する；（４）結
合以上に構造をパッケージ化することが可能である；（
５）構造の異なる部分間にジャンパ相互接続を可能とす
る； （６） ）ボロジーが平坦に維持され、デバイス
のバンドの配置が容易となる。
しないＴＡＢプロセスを得る；（２）相互接続する構造
基にボンディング・バンブを必要とせず、ウェハ当たり
の生産を向上させ、コスト低減させる；（３）構造上の
周辺デバイス以外の位置に接続点を形成する；（４）結
合以上に構造をパッケージ化することが可能である；（
５）構造の異なる部分間にジャンパ相互接続を可能とす
る； （６） ）ボロジーが平坦に維持され、デバイス
のバンドの配置が容易となる。
第１図は本発明の一実施例である薄ｊ１り構造の断面図
。第２図は第１図の平面図。第３図は本発明の一実施例
である８Ｍ構造の相互接続レイアウトを説明する図。 ２：基板、４：第１表面、６：ボンディング・バッド、
８：パッシベーション層、１０：ビア又は開口部、Ｉ４
：チップ、１６：ポリイミド・テープ、１８： リード
。 千丼売ン市正Ｊ）１着−入 昭和６３年 ６Ｊ１２８ ２、発明の名称 ＴＡＢ方法とＴＡＢ用薄ｎり
構造３ 補正をする名 ・１１件との関係 特 許 出 願 人４
代理人 住所 東京都 杉並区 高井戸東 ３丁目２
９ｆｔ２１号５ 袖ｉ［命令の日付 昭
和 年 月 口（自発）６ 補正の対ｐ
［発明の詳細な説明Ｊの＋ｍ７ 、７＋Ｉｉ正
の内容 （１）明細書第６頁第８行目に記載の１（トポロジーで
１を「トポロジーで」と補正する。 （２）明細書第６頁第９行目に記載のｒ ｒｅ ｑｕ
ｉｒ ｃｍ ｃｎｔ）要求により」をｒ ｒｅ ｑｕ
ｉｒ ｃｍ ｅｎ ｔ）により」と補正する。 （３）明細書第６頁第１７行目に記載のｒ （ｈｅａｔ
ｌｅｉｓ） Ｊをｒ （ｈｃａｔｌｃｓｓ） Ｊと補正
する。 α）明細書第７頁第１３行目に記載の１形成するに用い
る」を［形成するために用いる」と補圧する。 （５）明細書第９頁第１１行目から第り行目に記載のｒ
＆５ｏｎｓ））ジョン ウイリーサンズ、又は」をｒ＆
５ｏｎｓ）） 、又はＪと補正する。 （６）明細書第９頁第１４行目に記載のｒ Ｔｅｃｈｎ
ｉｑｕｅｓ ”）版株式会社」をｒ Ｔ ｃｃ ｈｎ
ｉｑ ｕｅ ｓ”」レストン出版株式会社」と補正する
。
。第２図は第１図の平面図。第３図は本発明の一実施例
である８Ｍ構造の相互接続レイアウトを説明する図。 ２：基板、４：第１表面、６：ボンディング・バッド、
８：パッシベーション層、１０：ビア又は開口部、Ｉ４
：チップ、１６：ポリイミド・テープ、１８： リード
。 千丼売ン市正Ｊ）１着−入 昭和６３年 ６Ｊ１２８ ２、発明の名称 ＴＡＢ方法とＴＡＢ用薄ｎり
構造３ 補正をする名 ・１１件との関係 特 許 出 願 人４
代理人 住所 東京都 杉並区 高井戸東 ３丁目２
９ｆｔ２１号５ 袖ｉ［命令の日付 昭
和 年 月 口（自発）６ 補正の対ｐ
［発明の詳細な説明Ｊの＋ｍ７ 、７＋Ｉｉ正
の内容 （１）明細書第６頁第８行目に記載の１（トポロジーで
１を「トポロジーで」と補正する。 （２）明細書第６頁第９行目に記載のｒ ｒｅ ｑｕ
ｉｒ ｃｍ ｃｎｔ）要求により」をｒ ｒｅ ｑｕ
ｉｒ ｃｍ ｅｎ ｔ）により」と補正する。 （３）明細書第６頁第１７行目に記載のｒ （ｈｅａｔ
ｌｅｉｓ） Ｊをｒ （ｈｃａｔｌｃｓｓ） Ｊと補正
する。 α）明細書第７頁第１３行目に記載の１形成するに用い
る」を［形成するために用いる」と補圧する。 （５）明細書第９頁第１１行目から第り行目に記載のｒ
＆５ｏｎｓ））ジョン ウイリーサンズ、又は」をｒ＆
５ｏｎｓ）） 、又はＪと補正する。 （６）明細書第９頁第１４行目に記載のｒ Ｔｅｃｈｎ
ｉｑｕｅｓ ”）版株式会社」をｒ Ｔ ｃｃ ｈｎ
ｉｑ ｕｅ ｓ”」レストン出版株式会社」と補正する
。
Claims (3)
- （１）平坦表面を有する基板層と前記表面内に少なくと
もひとつの導電領域と前記表面の上に位置し、前記導電
領域の少なくとも一面積上に位置する第１の開口部を有
するパッシベーション層と前記第１開口部を包囲し、そ
の上に位置する第２の開口部を有し、相互接続ビームが
前記第１、第２開口部を通って前記導電領域と結合を可
能にする前記パッシベーション層に重畳するバリヤー層
より構成することを特徴とするＴＡＢ用薄膜構造。 - （２）請求項第１項記載のＴＡＢ用薄膜構造はサーマル
・インクジェット・プリントヘッドの薄膜構造であるこ
とを特徴とする。 - （３）基板層と前記基板層の表面の接触領域と前記表面
に重畳する少なくともひとつのパッシベーション層から
成る薄膜構造のＴＡＢ方法において、前記接触領域の面
積に対してパッシベーション層内にビアを形成し、前記
ビアを隔てて導電性テープ・ビームを重畳し、前記ビー
ムを、前記ビア内に及び前記接触領域に接触するように
、歪ませるために第１の力を加え、前記テープ・ビーム
に第２の力を加え、前記ビームを前記接触領域に結合さ
せることから成るＴＡＢ方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5266687A | 1987-05-20 | 1987-05-20 | |
| US052,666 | 1987-05-20 | ||
| US52,666 | 1987-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63301536A true JPS63301536A (ja) | 1988-12-08 |
| JP2834451B2 JP2834451B2 (ja) | 1998-12-09 |
Family
ID=21979110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123715A Expired - Fee Related JP2834451B2 (ja) | 1987-05-20 | 1988-05-20 | Ｔａｂ方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0292295B1 (ja) |
| JP (1) | JP2834451B2 (ja) |
| CA (1) | CA1284394C (ja) |
| DE (1) | DE3877821T2 (ja) |
| HK (1) | HK48595A (ja) |
| SG (1) | SG30540G (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302449A (ja) * | 1991-03-29 | 1992-10-26 | Mitsubishi Electric Corp | Ｔａｂテープ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842662A (en) * | 1988-06-01 | 1989-06-27 | Hewlett-Packard Company | Process for bonding integrated circuit components |
| JP2558976B2 (ja) * | 1991-11-08 | 1996-11-27 | 松下電器産業株式会社 | 電子部品の電極とリードとの接合方法 |
| DE19549635B4 (de) | 1995-02-15 | 2004-12-09 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Verbindung eines flexiblen Substrats mit einem Chip |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4490728A (en) * | 1981-08-14 | 1984-12-25 | Hewlett-Packard Company | Thermal ink jet printer |
| JPS6021535A (ja) * | 1983-06-30 | 1985-02-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体装置を相互接続する方法 |
| US4603802A (en) * | 1984-02-27 | 1986-08-05 | Fairchild Camera & Instrument Corporation | Variation and control of bond force |
-
1988
- 1988-05-19 CA CA000567268A patent/CA1284394C/en not_active Expired - Lifetime
- 1988-05-19 SG SG1995903423A patent/SG30540G/en unknown
- 1988-05-19 DE DE8888304561T patent/DE3877821T2/de not_active Expired - Fee Related
- 1988-05-19 EP EP88304561A patent/EP0292295B1/en not_active Expired - Lifetime
- 1988-05-20 JP JP63123715A patent/JP2834451B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-30 HK HK48595A patent/HK48595A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302449A (ja) * | 1991-03-29 | 1992-10-26 | Mitsubishi Electric Corp | Ｔａｂテープ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0292295A2 (en) | 1988-11-23 |
| SG30540G (en) | 1995-09-18 |
| CA1284394C (en) | 1991-05-21 |
| EP0292295B1 (en) | 1993-01-27 |
| HK48595A (en) | 1995-04-07 |
| DE3877821D1 (de) | 1993-03-11 |
| EP0292295A3 (en) | 1990-04-11 |
| DE3877821T2 (de) | 1993-08-26 |
| JP2834451B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814855A (en) | Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape | |
| JP2581017B2 (ja) | 半導体装置及びその製造方法 | |
| US4917286A (en) | Bonding method for bumpless beam lead tape | |
| JPS6225446A (ja) | Ｉｃパツケ−ジ | |
| US20080274590A1 (en) | Manufacturing method of semiconductor device | |
| JPS59110128A (ja) | 半導体装置にリ−ドを接続する方法 | |
| US4754912A (en) | Controlled collapse thermocompression gang bonding | |
| US5885892A (en) | Bumpless method of attaching inner leads to semiconductor integrated circuits | |
| US5306664A (en) | Semiconductor device, method of forming bump electrode of a semiconductor device, method of packaging a semiconductor device, chip carrier tape, display device and electronic printing device incorporating the semiconductor device | |
| JP2980495B2 (ja) | 半導体装置の製造方法 | |
| JPS63301536A (ja) | Ｔａｂ方法とｔａｂ用薄膜構造 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| JPH06196531A (ja) | 半導体装置およびその製造方法 | |
| JPH02250328A (ja) | ワイヤボンダ、ワイヤボンダを用いたバンプ形成方法 | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JPH04101426A (ja) | 金属突起物の形成方法 | |
| JPS6234143B2 (ja) | ||
| JPH056918A (ja) | テープキヤリア型半導体装置のインナーリードボンデイング方法およびテープキヤリア型半導体装置用キヤリアテープ | |
| JPH0547848A (ja) | 半導体装置 | |
| JPH07106490A (ja) | 半導体装置と外部端子との接合方法 | |
| JPH03184353A (ja) | バンプ付フィルムキャリア及びその製造方法 | |
| JPH0722470A (ja) | バンプ付きｔａｂテープ及びそれを用いた接合方法 | |
| JPH0883862A (ja) | 回路基板および回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |