JPS61242045A - バンプ形成方法およびその装置 - Google Patents
バンプ形成方法およびその装置Info
- Publication number
- JPS61242045A JPS61242045A JP60083809A JP8380985A JPS61242045A JP S61242045 A JPS61242045 A JP S61242045A JP 60083809 A JP60083809 A JP 60083809A JP 8380985 A JP8380985 A JP 8380985A JP S61242045 A JPS61242045 A JP S61242045A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- tool
- electrode
- bonding
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は半導体等の電極に突起（以下）くンプと記す
）を形成する方法およびその装置に関するものである０ 従来の技術 近年、ＩＣ等の半導体（以下ＩＣと記載する）の基板へ
の実装方法としてＩＣの電極にバンプを形成し、このバ
ンプと基板バタ、−ンやフィルム状のキャリヤとを一部
ボンディングする方法が多く用いられるようになってき
た。
）を形成する方法およびその装置に関するものである０ 従来の技術 近年、ＩＣ等の半導体（以下ＩＣと記載する）の基板へ
の実装方法としてＩＣの電極にバンプを形成し、このバ
ンプと基板バタ、−ンやフィルム状のキャリヤとを一部
ボンディングする方法が多く用いられるようになってき
た。
ＩＣにバンプをつける方法として、従来の一例について
説明する。第２図はウェハ６上に形成されたＩＣに蒸着
、メッキによシバンプを形成する工程を示したもので、
まずウェハ６上のＩＣの電極６にＣｒ１ａ−Ｃｕ１ｓ−
Ａｕ膜１６を蒸着により形成し、その後Ａｕメッキを行
ない、ＩＣ電極上に１３〜２６μｍのバンプ１７の形成
を行なう。（日本マイクロエレクトロニクス協会ｒＩＣ
化実装技術Ｊ１９８４．２．２０．Ｐ、１０９）発明が
解決しようとする問題点 しかしながら上記のような方法では、蒸着、メッキ等の
複雑な処理があシこれにかかる設備が高価であり工程費
が高くなるという問題点を有していた。また、ウェハ単
位で処理を行なうため、不良ＩＣにもバンプ１７が形成
され、バンプ材料の金（Ａｕ）のロスが生じていた〇 本発明は上記問題点に鑑み、蒸着、メッキ等の処理工程
のないバンプの形成方法を提供するものである。またさ
らに本発明では良品チップのみにバンプを形成できる方
法及び装置を提供するものである。
説明する。第２図はウェハ６上に形成されたＩＣに蒸着
、メッキによシバンプを形成する工程を示したもので、
まずウェハ６上のＩＣの電極６にＣｒ１ａ−Ｃｕ１ｓ−
Ａｕ膜１６を蒸着により形成し、その後Ａｕメッキを行
ない、ＩＣ電極上に１３〜２６μｍのバンプ１７の形成
を行なう。（日本マイクロエレクトロニクス協会ｒＩＣ
化実装技術Ｊ１９８４．２．２０．Ｐ、１０９）発明が
解決しようとする問題点 しかしながら上記のような方法では、蒸着、メッキ等の
複雑な処理があシこれにかかる設備が高価であり工程費
が高くなるという問題点を有していた。また、ウェハ単
位で処理を行なうため、不良ＩＣにもバンプ１７が形成
され、バンプ材料の金（Ａｕ）のロスが生じていた〇 本発明は上記問題点に鑑み、蒸着、メッキ等の処理工程
のないバンプの形成方法を提供するものである。またさ
らに本発明では良品チップのみにバンプを形成できる方
法及び装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために、本発明のバンプ形成方法
は、バンプ形成用のワイヤをワイヤ接合用ツールに繰り
出す工程と、半導体の電極とワイヤとの相対位置決め行
ない、両者をワイヤ接合ツールにて接合する工程と、前
記ワイヤを半導体電極との接合部にその一部を残して切
断する工程とからなるものである。
は、バンプ形成用のワイヤをワイヤ接合用ツールに繰り
出す工程と、半導体の電極とワイヤとの相対位置決め行
ない、両者をワイヤ接合ツールにて接合する工程と、前
記ワイヤを半導体電極との接合部にその一部を残して切
断する工程とからなるものである。
また第２の発明として、上記構成に加え、半導体の良品
、不良品の判別をする工程を有するものである。さらに
、上記発明を実施する装置の発明としてウェハの保持手
段と、このウニ／・の半導体の良否判定を行なう手段と
、ワイヤをワイヤ接合用ツールに繰り出す手段と、この
ワイヤと半導体の電極とを接合するワイヤ接合用ツール
と、前記ワイヤを切断する手段と、前記ワイヤ接合用ツ
ールを上下動させる手段と、ワイヤ接合用ツールおよび
半導体良否判定手段とをウェハに対し相対的に移動させ
るＸＹテーブルとを有するバンプ形成装置を提供するも
のである。
、不良品の判別をする工程を有するものである。さらに
、上記発明を実施する装置の発明としてウェハの保持手
段と、このウニ／・の半導体の良否判定を行なう手段と
、ワイヤをワイヤ接合用ツールに繰り出す手段と、この
ワイヤと半導体の電極とを接合するワイヤ接合用ツール
と、前記ワイヤを切断する手段と、前記ワイヤ接合用ツ
ールを上下動させる手段と、ワイヤ接合用ツールおよび
半導体良否判定手段とをウェハに対し相対的に移動させ
るＸＹテーブルとを有するバンプ形成装置を提供するも
のである。
作 用
本発明は上記構成によシ、ワイヤを電極に接合しバンプ
を形成すると共に、ワイヤを切断することによって必要
な大きさのバンプを必要な場所にのみ形成するものであ
る。
を形成すると共に、ワイヤを切断することによって必要
な大きさのバンプを必要な場所にのみ形成するものであ
る。
また、第２番目の発明では、半導体の良否を判定する工
程を有するため良品の半導体にのみバンプを形成するこ
とが可能であシバンプ形成用のワイヤの消費を少なくす
ることができる。
程を有するため良品の半導体にのみバンプを形成するこ
とが可能であシバンプ形成用のワイヤの消費を少なくす
ることができる。
また、さらに本発明の装置によれば特に接合ツールにワ
イヤに切欠きを設ける突起を有するためワイヤを切断す
る際、切断が安定する作用を有する０ 実施例 以下本発明の一実施例のバンプ形成及び装置について、
図面を参照しながら説明する。
イヤに切欠きを設ける突起を有するためワイヤを切断す
る際、切断が安定する作用を有する０ 実施例 以下本発明の一実施例のバンプ形成及び装置について、
図面を参照しながら説明する。
第１図は本発明の一実施例におけるバンプ形成装置を示
すものである０第１図において１は超音波ホーン、２は
ワイヤ接合ツール（以下ツールと略する）、３はバンプ
形成用のワイヤ（主（ＣＡｕ線）、４はワイヤクランパ
ーであシ、ワイヤ３をワイヤ接合用ツール２に繰出す手
段とワイヤを切断する手段とを構成する。６はウェハ、
６はウェハ上のＩＣ電極、７はＩＣの不良マーク、８は
ＩＣの不良マーク判別手段であシ、テレビカメラ及び画
像処理計算部を有する。９はウニ・・ホルダー、１０は
ウェハ回転用θテーブル、１１はウェハ移動用ＸＹテー
ブルであり、超音波ホーン１は図示の入方向に、ワイヤ
クランパ４は図示のＢ方向に移動可能に構成されている
。
すものである０第１図において１は超音波ホーン、２は
ワイヤ接合ツール（以下ツールと略する）、３はバンプ
形成用のワイヤ（主（ＣＡｕ線）、４はワイヤクランパ
ーであシ、ワイヤ３をワイヤ接合用ツール２に繰出す手
段とワイヤを切断する手段とを構成する。６はウェハ、
６はウェハ上のＩＣ電極、７はＩＣの不良マーク、８は
ＩＣの不良マーク判別手段であシ、テレビカメラ及び画
像処理計算部を有する。９はウニ・・ホルダー、１０は
ウェハ回転用θテーブル、１１はウェハ移動用ＸＹテー
ブルであり、超音波ホーン１は図示の入方向に、ワイヤ
クランパ４は図示のＢ方向に移動可能に構成されている
。
以上のように構成されたバンプ形成装置について、以下
第１図及び第３図を用いてその動作を説明する。
第１図及び第３図を用いてその動作を説明する。
まず、第３図ａ ”−ｅは本発明によるバンプ形成方法
の一サイクルを示すものであって、ａの原点において、
ツール２の下にワイヤ３がワイヤクランパー４によシ繰
り出され、ツール２は第１図のθテーブル１０．及びＸ
Ｙテーブル１１によりＩＣ電極６上に位置決めされてい
る。次にｂのようにツール２が超音波ホーン１の下降動
作によシワイヤ３を介してＩＣ電極６上に圧接し、超音
波振動を付加することによりワイヤ３をＩＣ電極６上に
ボンディング接合する。ボンディング接合後、ツール２
がワイヤ３を押えた状態でＣのようにクランパ４がワイ
ヤを把持したまま、第３図Ｃの図示矢印Ｃ方向へ移動し
ワイヤ３を切断しＩＣ電極６上へのバンプ１２の形成が
完了する。しかる後にｄのようにツール２．超音波ホー
ン１が上昇し、クランパ４はここでワイヤ３を解放し、
矢印り方向へバンプ１２を形成するのに使用したワイヤ
長さ分だけ移動しワイヤ３を再び把持し、ｅのように再
びクランパ４は図示矢印Ｅ方向へ移動しａの原点位置へ
復帰し、ワイヤ３をツール２の下へ繰り出す。一方、ウ
ェハ６はＸＹテーブル１１．θテーブル１０により次の
、１Ｃ電極を、ツール２下へ移動させ、このサイクルを
繰り返すことによシ、ウェハ５上のＩＣ電極６上にバン
プ１２を連続的に形成する。このサイクルの中で第３図
Ｃのワイヤ切断工程においてワイヤの切断箇所の安定を
図るため、ワイヤ３に切欠を入れる方法について第。
の一サイクルを示すものであって、ａの原点において、
ツール２の下にワイヤ３がワイヤクランパー４によシ繰
り出され、ツール２は第１図のθテーブル１０．及びＸ
Ｙテーブル１１によりＩＣ電極６上に位置決めされてい
る。次にｂのようにツール２が超音波ホーン１の下降動
作によシワイヤ３を介してＩＣ電極６上に圧接し、超音
波振動を付加することによりワイヤ３をＩＣ電極６上に
ボンディング接合する。ボンディング接合後、ツール２
がワイヤ３を押えた状態でＣのようにクランパ４がワイ
ヤを把持したまま、第３図Ｃの図示矢印Ｃ方向へ移動し
ワイヤ３を切断しＩＣ電極６上へのバンプ１２の形成が
完了する。しかる後にｄのようにツール２．超音波ホー
ン１が上昇し、クランパ４はここでワイヤ３を解放し、
矢印り方向へバンプ１２を形成するのに使用したワイヤ
長さ分だけ移動しワイヤ３を再び把持し、ｅのように再
びクランパ４は図示矢印Ｅ方向へ移動しａの原点位置へ
復帰し、ワイヤ３をツール２の下へ繰り出す。一方、ウ
ェハ６はＸＹテーブル１１．θテーブル１０により次の
、１Ｃ電極を、ツール２下へ移動させ、このサイクルを
繰り返すことによシ、ウェハ５上のＩＣ電極６上にバン
プ１２を連続的に形成する。このサイクルの中で第３図
Ｃのワイヤ切断工程においてワイヤの切断箇所の安定を
図るため、ワイヤ３に切欠を入れる方法について第。
４図を用いて説明する。
第４図はワイヤ３とＩＣ電極６とを接合するツール２に
関するものであって、ツール２には突起１３が設けられ
ている。この突起１３はワイヤ３とＩＣ電極６とのボン
ディング接合時にワイヤ３に切欠をつける効果があシ、
このワイヤ３に切欠があることによシ第３図Ｃで示すワ
イヤ切断工程においてワイヤ３はこの切欠よシ切断され
、ワイヤ切断箇所が著しく安定する。
関するものであって、ツール２には突起１３が設けられ
ている。この突起１３はワイヤ３とＩＣ電極６とのボン
ディング接合時にワイヤ３に切欠をつける効果があシ、
このワイヤ３に切欠があることによシ第３図Ｃで示すワ
イヤ切断工程においてワイヤ３はこの切欠よシ切断され
、ワイヤ切断箇所が著しく安定する。
また、第１図に示すＩＣ不良マーク判別手段８はウェハ
５上の不良ＩＣにつけられた不良マーク７を予め判定し
、不良ＩＣに対しては位置決めを行なわずスキップさせ
る機能をもたせることによシ、不良ＩＣ上の電極にバン
プを形成しないようにプログラムされている。ウェハ６
を水平面上で回転移動させるθテーブル１０は第６図で
示すようにＩＣｓの電極６が細長い場合、バンプも細長
く形成できるよう図示矢印Ｒ方向に回転させるためのも
のである。
５上の不良ＩＣにつけられた不良マーク７を予め判定し
、不良ＩＣに対しては位置決めを行なわずスキップさせ
る機能をもたせることによシ、不良ＩＣ上の電極にバン
プを形成しないようにプログラムされている。ウェハ６
を水平面上で回転移動させるθテーブル１０は第６図で
示すようにＩＣｓの電極６が細長い場合、バンプも細長
く形成できるよう図示矢印Ｒ方向に回転させるためのも
のである。
なお、上記実施例において、ＩＣの不良判定手段はＩＣ
の不良マーク判別用カメラ８を有する構成としたが、こ
れはＩＣ検査プローブ針および検査回路によシ構成して
も同様の効果が得られる。
の不良マーク判別用カメラ８を有する構成としたが、こ
れはＩＣ検査プローブ針および検査回路によシ構成して
も同様の効果が得られる。
発明の効果
以上のように本発明は、バンプ形成用のワイヤをワイヤ
接合用ツールに繰り出す工程と、半導体の電極とワイヤ
との相対位置決め行ない、両者をワイヤ接合ツールにて
接合する工程と、前記ワイヤを半導体電極との接合部に
その一部を残して切断する工程とからなるバンプ形成方
法であるため、バンプ形成に際して蒸着、メッキおよび
これらに付随して必要な廃液処理工程や装置を不要とな
り、簡単な構成の接合装置でバンプ形成を行なうことを
可能にし、工程費が低減される。
接合用ツールに繰り出す工程と、半導体の電極とワイヤ
との相対位置決め行ない、両者をワイヤ接合ツールにて
接合する工程と、前記ワイヤを半導体電極との接合部に
その一部を残して切断する工程とからなるバンプ形成方
法であるため、バンプ形成に際して蒸着、メッキおよび
これらに付随して必要な廃液処理工程や装置を不要とな
り、簡単な構成の接合装置でバンプ形成を行なうことを
可能にし、工程費が低減される。
また、上記構成に加え、半導体チップの良否判別工程を
設けることによシ、良品のＩＣのみにバンプ形成を行な
うことによる材料歩留りの著しい向上が図れる。また上
記方法を実施する装置においては、特にワイヤと半導体
チップの接合時にワイヤに切欠をつける突起をワイヤ接
合ツールに設けることによシワイヤの切断箇所が安定し
、また、ウェハを水平面上で回転可能に構成することに
より任意の方向の細長い電極にも細長いバンプを形成す
ることができる効果を有する。
設けることによシ、良品のＩＣのみにバンプ形成を行な
うことによる材料歩留りの著しい向上が図れる。また上
記方法を実施する装置においては、特にワイヤと半導体
チップの接合時にワイヤに切欠をつける突起をワイヤ接
合ツールに設けることによシワイヤの切断箇所が安定し
、また、ウェハを水平面上で回転可能に構成することに
より任意の方向の細長い電極にも細長いバンプを形成す
ることができる効果を有する。
第１図は本発明の第１の実施例におけるバンプ形成装置
の構成図、第２図は従来のバンプ形成の工程図、第３図
は本発明の一実施例のバンプ形成面図である。 ２・・・・・・ツール（ワイヤ接合用ツール）、３・・
・・・・ワイヤ、４・・・・・・ワイヤクランパー（ワ
イヤ繰出し手段、ワイヤ切断手段）、９・・・・・・ウ
ェハホルダ、１２・・・・・・バンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
図 第４＠
の構成図、第２図は従来のバンプ形成の工程図、第３図
は本発明の一実施例のバンプ形成面図である。 ２・・・・・・ツール（ワイヤ接合用ツール）、３・・
・・・・ワイヤ、４・・・・・・ワイヤクランパー（ワ
イヤ繰出し手段、ワイヤ切断手段）、９・・・・・・ウ
ェハホルダ、１２・・・・・・バンプ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第３
図 第４＠
Claims (5)
- （１）バンプ形成用のワイヤをワイヤ接合用ツールに繰
り出す工程と、半導体の電極とワイヤとの相対位置決め
行ない、両者をワイヤ接合ツールにて接合する工程と、
前記ワイヤを半導体電極との接合部にその一部を残して
切断する工程とからなるバンプ形成方法。 - （２）ワイヤ接合ツールにて接合する工程では、接合の
際前記接合ツールにて前記ワイヤに切欠を形成する特許
請求の範囲第１項記載のバンプ形成方法。 - （３）半導体の良品、不良品の判別をする工程と、バン
プ形成用のワイヤをワイヤ接合用ツールに繰り出す工程
と、良品と判別された半導体の電極とワイヤとの相対位
置決め行ない、両者をワイヤ接合ツールにて接合する工
程と、前記ワイヤを半導体電極との接合部にその一部を
残して切断する工程とからなるバンプ形成方法。 - （４）半導体の電極とワイヤとを接合する工程において
、ワイヤ接合ツールにてワイヤに切欠を形成する特許請
求の範囲第３項記載のバンプ形成方法。 - （５）ウェハの保持手段と、このウェハの半導体の良否
判定を行なう手段と、ワイヤをワイヤ接合用ツールに繰
り出す手段と、このワイヤと半導体の電極とを接合する
ワイヤ接合用ツールと、前記ワイヤを切断する手段と、
前記ワイヤ接合用ツールを上下動させる手段と、ワイヤ
接合用ツールおよび半導体良否判定手段とをウェハに対
し相対的に移動させるＸＹテーブルとウェハを水平面上
で回転させるθテーブルとを有し、ワイヤ接合用ツール
はワイヤに切欠をつけるための突起を有することを特徴
とするバンプ形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083809A JPS61242045A (ja) | 1985-04-19 | 1985-04-19 | バンプ形成方法およびその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083809A JPS61242045A (ja) | 1985-04-19 | 1985-04-19 | バンプ形成方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61242045A true JPS61242045A (ja) | 1986-10-28 |
Family
ID=13812991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60083809A Pending JPS61242045A (ja) | 1985-04-19 | 1985-04-19 | バンプ形成方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242045A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412555A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Formation of bump and device therefor |
| US5124277A (en) * | 1990-01-10 | 1992-06-23 | Mitsubishi Denki Kabushiki Kaisha | Method of ball bonding to non-wire bonded electrodes of semiconductor devices |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501657A (ja) * | 1973-05-07 | 1975-01-09 | ||
| JPS53116072A (en) * | 1977-03-18 | 1978-10-11 | Mitsubishi Electric Corp | Electrode forming method for semiconductor device |
| JPS59208751A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | バンプ形成方法 |
-
1985
- 1985-04-19 JP JP60083809A patent/JPS61242045A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501657A (ja) * | 1973-05-07 | 1975-01-09 | ||
| JPS53116072A (en) * | 1977-03-18 | 1978-10-11 | Mitsubishi Electric Corp | Electrode forming method for semiconductor device |
| JPS59208751A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | バンプ形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412555A (en) * | 1987-07-07 | 1989-01-17 | Nec Corp | Formation of bump and device therefor |
| US5124277A (en) * | 1990-01-10 | 1992-06-23 | Mitsubishi Denki Kabushiki Kaisha | Method of ball bonding to non-wire bonded electrodes of semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429953B2 (ja) | 微細金属バンプの製造方法および製造装置 | |
| JPH05226407A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPS61242045A (ja) | バンプ形成方法およびその装置 | |
| GB2261547A (en) | Semiconductor device with bonding pads at the edge | |
| JP2682006B2 (ja) | バンプ形成方法 | |
| JP2676782B2 (ja) | バンプ形成方法およびバンプ構造体 | |
| JP3425510B2 (ja) | バンプボンダー形成方法 | |
| JPH04163925A (ja) | 半導体装置の組立方法 | |
| JP7282450B2 (ja) | パッケージ基板の加工方法 | |
| US20040203187A1 (en) | Method for manufacturing semiconductor wafer | |
| JP2738070B2 (ja) | ダイボンディング方法 | |
| JP3267422B2 (ja) | バンプ転写体および半導体集積回路装置の製造方法 | |
| JP2004063868A (ja) | 半導体装置の製造方法 | |
| JP3675374B2 (ja) | 半導体装置 | |
| JP2782869B2 (ja) | はんだバンプの製造方法 | |
| JPS6250057B2 (ja) | ||
| JPH1074767A (ja) | 微細ボールバンプ形成方法及び装置 | |
| JPH11288960A (ja) | ワイヤーボンド接続方法及びボンディング表面残渣除去用ツール | |
| JPH04359442A (ja) | Ｔａｂテープのバンプ形成方法 | |
| JPH0566973U (ja) | バンプ形成構造 | |
| JPS5878434A (ja) | 半導体素子接着方法 | |
| JPS61203645A (ja) | リ−ドフレ−ムの酸化被膜除去方法及び装置 | |
| JPS62166548A (ja) | 半田バンプ形成方法 | |
| JPS60200536A (ja) | ボンデイング法 | |
| JPS62203353A (ja) | はんだバンプの形成方法 |