JP2647499B2 - 集積回路用ボンディング方法 - Google Patents

集積回路用ボンディング方法

Info

Publication number
JP2647499B2
JP2647499B2 JP1140233A JP14023389A JP2647499B2 JP 2647499 B2 JP2647499 B2 JP 2647499B2 JP 1140233 A JP1140233 A JP 1140233A JP 14023389 A JP14023389 A JP 14023389A JP 2647499 B2 JP2647499 B2 JP 2647499B2
Authority
JP
Japan
Prior art keywords
bonding
tape
gold
leads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1140233A
Other languages
English (en)
Other versions
JPH02119153A (ja
Inventor
ジョン・ダブリュー・ヤコビ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
HP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HP Inc filed Critical HP Inc
Publication of JPH02119153A publication Critical patent/JPH02119153A/ja
Application granted granted Critical
Publication of JP2647499B2 publication Critical patent/JP2647499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、一般に、集積回路パッケージのリード線へ
の集積回路端子パッドのボンディング方法に関連したも
のである。とりわけ、本発明は、テープ自動化ボンディ
ング（TAB）テープに関連して用いるのに適した一点ボ
ンド処理に関するものである。
［発明の技術的背景及びその問題点］ 集積回路を製造する総費用には、多くの要素がからん
でくる。例えば、各回路素子に用いられる精製シリコン
材料のコストは、重大な要素になる。しかし、こうした
集積回路素子は、全て、いったん生産されるとなれば、
他の回路コンポーネントに対してと同様、互いに対して
も相互接続を施して、アセンブルされたパッケージを形
成しなければならないという事実に対して、別の重要な
費用面での考察を行なうことになる。プロセスの各段階
において、そのプロセスの残存数を減らす一連のステッ
プの実施時には、故障律に関連したコストについても考
慮しなければならない。このことは、基本的な製造方法
のほとんどは、それぞれ、ある程度の付随した歩どまり
の損失を特徴とした、一連の操作を必要とすることがよ
くあるため、集積回路の製造に関してはとりわけよくあ
てはまる。例えば、製造プロセスの各酸化物除去及び拡
散ステップ毎に、摩損が生じる。これは、例えば、もと
のシリコンの欠陥、スライスの不完全なクリーニング、
不均一なフォトレジストの塗布及び除去、拡散領域にお
けるほこりの粒子及び他の望ましくない不純物の両方ま
たは一方の存在、エッチングプロセスに対する不完全な
制御、及び、集積回路素子の機械的破損といった、さま
ざまな原因によるものである。こうした各操作における
損失は、わずかかもしれないが、例えば、１ないし２パ
ーセントかもしれないが、通常、極めて多くの順次操作
があるため、製造プロセスの終了まで、すなわち、スラ
イスにスクライピングを施してチップを形成し、さら
に、それらを分類するまでに、歩どまりはかなり少なく
なる可能性がある。回路によって最終歩どまりが10〜40
％になることも、全く異常ではない。
さらに、その製造後、アセンブリ工程において集積回
路素子が損傷を受けることもあり得るし、さらに仕様に
合致しないユニットのために最終テストの時点で損失が
生じることがあるかもしれない。従って、最終歩どまり
は、やはり、製造する集積回路のタイプによって、例え
ば、５〜20％といった低さになる可能性もある。個別
（discrete）コンポーネントの電子アセンブリにおける
歩どまりと比較すると、こうした歩どまりは許容できな
いほどの低さであるとみなされる。しかしながら、たっ
た１つのスライスで、500までの回路を同時に製造する
ことができるため、全体的な経済性としては、最終コス
トが、対応する個別コンポーネントのアセンブリに比べ
て、やはり、かなり低くなるものと思われる。
さらに、集積回路の製造が完了しても、こうした全て
の集積回路素子を適正に取り付け、ある種の導電性の高
い材料による導管を利用して、しっかり相互接続する必
要が残されている。こうした相互接続は、全ての集積回
路製造工程にとって基本的なものである。こうした相互
接続を行なうについては、材料の適合性の問題も生じる
ことになる。すなわち、時には、異なる、不適合な材料
を互いに適合させなければならないこともある。例え
ば、銅の導線とアルミニウムのパッドには必ずしも適合
するものではないが、他の回路の機能に対する考慮と関
連して、それ自体の効果が得られるように各材料が選択
された可能性があり、従って、この２つの素子は、集積
回路装置内のあるポイントで、互いに、電気的かつ機械
的に連係させなければならないかもしれない。従って、
こうした接続を行う方法を作成する場合、インターフェ
ース材料を導入して、そうしなければ不適合な２つ以上
の素子を、それぞれ、互いに適合させるようにしなけれ
ばならないこともある。集積回路技術の場合、このため
に、さまざまな熱超音波ボンディング処理及び熱圧縮ボ
ンディング処理の両方または一方に関連して、金とスズ
がよく用いられる。
例えば、集積回路の領域における熱圧縮ボンディング
の最初期に実施された応用例の１つは、いわゆる“ボー
ルボンディング”処理であった。その場合、直径が約１
ミルの金のワイヤが毛細管ニードルの中に通され、毛細
管の先端から現われる時、水素ガスの微小な炎が該ワイ
ヤを横切るようにする。この炎によってワイヤの端部が
溶解し、溶融した金の小さな溶滴が形成される。次に、
ボンディングを施すべきパッドと共に、電気的アセンブ
リを加熱する。次に、毛細管を下げて、ワイヤ端部のボ
ールがチップの熱パッドと接触するようにする。この下
げるプロセスは、毛細管の先端が実際に金のボールを押
して、平らにするような形で進めることが可能である。
圧力と温度のこの組合せによって、金と、例えば、アル
ミニウムまたはアルミ合金のボンディングパッドとの所
望のボンディングが行われることになる。次に、毛細管
が、固定された金のワイヤ上に持ち上げられ、ワイヤが
溶接され得る端子まで水平方向に移動される。毛細管
は、さらに、持ち上げられ、ワイヤは、水素ガスの炎で
切断される。この作用で新たな金のボールが形成される
ことになり；この結果、この操作を繰り返す準備が整う
ことになる。この方法は、有効ではあるが、緩慢で、か
つ、厄介である。このため、これらの問題をまぬがれる
代替方法が開発された。通常は、代替方法のほとんど
は、リード線／チップ接続プロセスに先だって、通常、
“バンプ（bump）”と呼ばれる金の溶滴を付着させるこ
とを必要とするものである。こうした金のバンプは、チ
ップの端子パッドと、チップに接続すべきリード線すな
わち銅線の下側の両方に設けられた。
本特許開示の直接ボンディングプロセスの長所のいく
つかについて完全に理解するためには、まず、これらの
代替方法の複雑さ、とりわけ、チップ上に金のバンプを
形成することに関連した複雑さをある程度理解しなけれ
ばならない。一般に、これらの方法は“金のバンプボン
ディング”または“金のバンプの熱圧縮ボンディング”
と呼ばれている。これらは、これまでに、リード線／パ
ッドボンディングの精密な局部化、位置決め、接続、及
び、分離を実現する可能性の最も高い手段の１つである
ことが証明されている。このボンディング技法の複雑さ
については、このボンディングテクノロジー利用される
主たるステップのシーケンスを検討することによって最
もよく理解することができるが、これは、その理解が、
本特許開示によって得られるプロセスの生産性、質、精
度、及び、信頼性における改善を立証するのに役立つた
めである。
このため、第１図から第３図には、先行技術による典
型的な金のバンプの形成方法が示されている。この場
合、集積回路チッフ10は、絶縁基板12上に形成されたチ
タニウム薄膜14の上に、さらに、プラチナ薄膜16が形成
された構成をとるものとして示されている。第１図に示
すように、プラチナ薄膜16には、さらに、有機フォトレ
ジスト18が塗布される。第２図には、さらに、フォトマ
スクを利用して有機フォトレジスト18にパターン形成を
施し、金のバンプを形成するための開口部22を備えたダ
ミーウェーハを作製する方法が示されている。さらに、
第３図に示すように、チタニウム薄膜14とプラチナ薄膜
16をメッキ電極として用いてメッキすることにより、金
のバンプ20が形成される。次に、有機溶媒を用いて有機
フォトレジスト18を除去し、有機フォトレジスト18の軟
化及び変態を防止し、また、金のバンプ20または熱圧縮
ボンディングのためのツールへの有機フォトレジストの
接着を防止する。この防止ステップは、こうした接着
が、半導体素子のボンディングパッドへの金のバンプの
ボンディングに悪影響を及ぼすことになるため、重要で
ある。第４図に示すように、再度、金のバンプ20を形成
するために、有機フォトレジストを再度、塗布し、パタ
ーン形成し、除去しなければならない。この先行技術に
よる方法の場合、有機フォトレジスト18はメッキのため
のマスクとして用いられるため、除去ステップは、最初
のボンディング前に行わなければならない。さらに、こ
れは、有機フォトレジスト18の塗布ステップ後に、上述
のステップを反復する必要がある。従って、この先行技
術による方法は、有機フォトレジスト18の材料費と時間
の両方において不経済であり、こうした複雑な操作を実
施するための装置が必要になる。
明らかに、金のバンプを作製することがこれほどまで
に複雑であるため、この技法を改良しようとする数多く
の試みがなされてきた。例えば、米国特許第4,676,864
号には、メッキ操作のためのマスクとしてのフォトレジ
ストを除去するステップがないことを特徴とする、ボン
ディング方法が教示されている。一般に、このプロセス
には：（１）ダミーウェーハに形成された導電層に所定
のパターンを有するフォトレジストの薄膜を形成するこ
と、（２）前記ダミーウェーハの表面全体に耐熱性の絶
縁層を堆積させること、（３）前記フォトレジストの薄
膜と、それに堆積した前記耐熱性の絶縁層を一緒に除去
し、それによって、開口部が形成されるようにするこ
と、（４）マスクとして前記耐熱性の絶縁層を利用し、
メッキ電極として前記導電層を利用してメッキを行なう
ことにより、前記開口部に金のバンプを形成すること、
（５）前記ダミーウェーハから内部リード線へ前記バン
プを移すこと、及び、（６）半導体素子のボンディング
パッドに内部リード線の前記バンプの熱圧縮ボンディン
グを施すことが含まれている。この方法は、それ自体の
複雑性がなければなりたたないものであることは明らか
である。
さらに、こうした金のバンプによるボンディング技法
には、全て、ある程度の空間的及び機械的欠陥がある。
これらの多くは、こうした金の“バンプ”の上部形状
が、ほぼ半円形または四分の三円形をなすことがよくあ
るという事実によるものである。このことは、バンプ
が、一般に、円形またはフラットなリボン状テープに接
続されるため、結合の問題を助長することになる。この
ため、例えば、ほぼフラットなリボン状テープを金の溶
滴のようなほぼ球状のものの上から押しつける場合、時
には、テープがボールの上部からスライドオフして、非
対称になるか、さもなければ、一方の側に、または、も
う一方の側に傾斜してずれるといったことも起りがちで
ある。こうして非対称または傾斜によって、さらに、テ
ープがパッド以外のI.C.チップの部品に接触するという
可能性もある。テープは、例えば、I.C.チップの他の部
品及び隣接するリード線の両方または一方と接触する可
能性がある。
さらに、こうした金のバンプは、明白な経済的な理由
のため、できるだけ小さくしておかねばならないため、
高さが１インチの場合約1000分の0.5未満が一般的であ
る。このため、リード線とリードテープの両方または一
方がこうした金のバンプの上部に押しつけられる時、リ
ボンまたはワイヤは、力が加えられ、アルミニウムパッ
ド以外のI.C.チップ部品と接触する領域でたるんだり、
さもなければ、変形したりする可能性がある。当該技術
においては周知のように、こうしたリード線は、とりわ
け、I.C.ダイのエッジ（例えば、第７図のポイント25）
と望ましくない接触を生じることになりがちである。ま
た、こうした接触は、電気信号の明確な通過にとって非
常な障害となる。
当該技術の熟練者には、やはり明らかなように、これ
については、しばしば、１インチの１万分の１を十分に
下まわる許容差を有する間隔をあけて、こうした集積回
路の接続を行なうことに関連した要件や問題が、かなり
のものになる。さらに、こうした厳しい許容差は、決し
て、こうした接続を電気的に安定させ、機械的に強固な
ものにするという要件を減じるものではない。
さらにいくつかの困難な電気的接続（例えば、銅線と
アルミニウムのパッド）の実施に関する上記問題を答え
て、ミネソタ州にあるMinnesota Mining and Manufactu
ring（3M）Company of Minneapolisで製造されるタイプ
のテープ自動化ボンディング（TAB）がつくり出され
た。一般に、これらのテープは、金またはスズのコーテ
ィングを施した薄い銅のリボンで構成される。従って、
例えば、TABテープのボンドに金のコーティングを施す
と、アマルガム化が不要のため、より簡単に溶解して、
金のバンプを形成することになる。
また、こうしたTABテープ／ボンディングパッドの接
続を行なう場合、２つのボンディング方法が広く利用さ
れてきた。１つの方法は、熱圧縮ボンディングによっ
て、半導体素子のボンディングパッドにあらかじめ形成
されている金のバンプに内部リード線を接続することか
ら成る。もう１つの方法の場合、内部リード線にあらか
じめ形成された金のバンプが、半導体素子のボンディン
グパッドに対して熱圧縮ボンディングされる。第５図及
び第６図には、これら２つのプロセスの概要が示されて
いる。
ただし、これらのプロセスについては、いくつかの欠
点がある。前述のように、前者は、半導体素子に金のバ
ンプを直接形成するため、前述の技術的に困難なプロセ
スを必要とする。このプロセスは、かなり高価でもあ
る。従って、従来の集積回路チップの接続にはあまり用
いられていない。後者の方法の場合、基本的に、半導体
素子に金のバンプを直接形成するという困難なプロセス
が回避される。金のバンプは、内部リード線にあらかじ
め形成される。一般に、この接続方法は、チップ上に金
のバンプを付着させる上述の方法に比べて安価である。
ただし、この方法の場合にも、こうした接続を行なう毎
に、非常に高価な材料−金−の溶滴が必要になる。さら
に、このプロセスについても、それ自体歩どまりの損失
が付随する“バンピングプロセス”を加えることによっ
て、TABテープのコストが増すことになる。
上述の理由にもかかわらず、こうした集積回路を接続
することの全体的な成果には、必然的に、一連の絶対に
必要な操作を含めなければならず、また、各操作は、い
くつかの考慮すべき空間的問題、機械的強度の問題、及
び、電気的問題、及び、それらの関係に対処しなければ
ならない。例えば、接続すべき少なくとも２つの素子、
例えば、リード線と接触パッドは、極めて精密な寸法及
び許容差で、互いに対し精密に位置決めしなければなら
ない。リード線の意図したものではない接触は、電気信
号の損失または歪曲を意味するものであり、単なる電力
の損失を意味するものではない。従って、こうしたリー
ド線／パッドをより正確に、かつ、よりうまく接続する
能力は、極めて重要であり価値のある利点である。
本技術の熟練者には、やはり明らかなように、電気技
術は、金のような中間ボンディング材料を必要としな
い、さまざまなボンディング技法をこれまで用いてきた
が、以下に開示のプロセスは、程度だけでなく、概念に
おいても異なるものである。例えば、以前の先行技術に
よるプロセスの場合、材料は、どんなに堅く不浸透性の
かたまりのように見えるものであろうと、浅いが、予測
可能な深さまで侵入させられた。これを行なうための最
もすぐれた、広く用いられた技法の１つは、集積回路に
関連し、気相から高温でドーパントを固体のシリコン基
板内に拡散させるというものである。実際の拡散は、固
体の結晶格子の原子を振動させることによって促進され
ることがよくある。この振動によって、さらに、原子間
の距離の微視的な変化が誘発される。比較的密度の高い
パックされた気体分子、とりわけ、熱的に強くかくはん
された気体分子の雲の下でこれが生じると、この結晶の
表面層を気体物質の原子が浸入し、ある浅い深さまで浸
透することになる。こうした浸透量は、通常、どんなも
のであれ、このプロセスを助長するため用いられる機械
的かくはんによって、また、分子レベルにおけるステア
リン酸に関する問題によって決まることになる。同様
に、この技術における熟練者にはやはり明らかなよう
に、延長された時間期間について、十分にかみ合った表
面に沿って２つの異なる材料をクランプすると、一方の
材料のもう一方の材料に対する浸透性または相互性が得
られることになる。
こうした固体／固体ボンディングの場合、周知のよう
に、インターフェース材料の親密性を大幅に助長し、導
電性と粒間会合を最大にして、これにより、金のような
異物に頼らずにこうしたボンディングが行われるように
するため、何らかの、慎重な物理的作用力を加えること
ができる。これら物理的作用力は、通常； １）約1200℃までの加熱温度の利用、 ２）結晶格子における原子の慣性モーメントによって決
まる周波数、及び、格子の原子間距離に近似した振幅を
備えた、超音波振動によって得られる振動の利用、 ３）拡散を促進するため、所望のボンドのインターフェ
ースに対し垂直に加えられる直接的な機械的圧力の利用
で構成される。
しかしながら、これらのボンディング技術は、一般
に、アルミニウムボンディングパッドに対するTABリー
ド線のボンディングにはこれまで用いられておらず、一
方で、とりわけ、内部リード線にダウンセットが組み込
まれた。
［発明の目的］ 本発明は、とりわけ、集積回路装置の生産に特に関連
した電気的接続に特に関連して金のバンプを用いること
なく、いくつかの固体の直接的ボンディングを行うプロ
セスを提供することを目的とする。
［発明の概要］ 本書に開示のプロセスは、いずれにしても金のバンプ
は用いずに、また、上述の先行技術による金のバンプ技
法と比較して、機械的強度または導電性をあまり損なう
ことなく、TABテープ／ボンディング接続を可能にする
ものである。さらに、本書に開示のプロセスを実施する
のに必要なエネルギー及び力は、より簡単に加えること
ができ、その一方で、かみ合う対の接触について十分に
絶縁した状態に保つと同時に、こうした接続を施される
素子と、他の回路素子、とりわけ、集積回路のダイの上
端と、隣接するリード線の両方または一方との間におけ
る望ましくない接触は回避される。本書に開示のプロセ
スは、また、単一のボンディング操作において、３つ以
上の材料（例えば、銅、金、及び、アルミニウム）のボ
ンディングにとりわけよく適したものである。
さらに詳述すると、本特許開示は、テープ自動化ボン
ディング（TAB）テープ上の内部リード線のような金属
リード線と、一般に、ボンディングパッドとの、とりわ
け、集積回路のダイに配置されたアルミニウム及びアル
ミニウム合金のボンディングパッドとのボンディングを
可能にするプロセスを教示するものである。本発明は、
また、とりわけ、金属テープリードとICダイの他の無関
係部分との望ましくない接触が生じないようにして、こ
うした接続を行う技術に関連したものである。基本的
に、この方法には、一般に、ボンディングツールによっ
て、とりわけ、超音波ボンディングツールによって作ら
れる金属リード線に施されるダウンセット操作が必要と
される。出願人は、本書に開示のプロセスを、今後は、
TAB対パッドボンディン“TAB−T0−PAD Bondi−ng"と称
することにする。
本書に開示のTAB対パッドボンディングプロセスを用
いると、金のバンプテクノロジーに対する前述の難点の
多くが解消されることになる。まず第１に、それによっ
て、金のバンプのコストが解消される。それによって、
また、TABテープ／ボンディングパッド接続を行なう場
合の操作速度、位置決め、粒間拡散の整合性が改善され
ることになる。これによって、さらに、ボンドにおけ
る、より一貫した電気特性が得られ、一般に、先行技術
による金のバンプボンディン技法に比べ、ウェーハ１つ
当たりのうまく仕上がる集積回路数が多くなるようにな
る。
このプロセスには、また、プロセス全体の改善に役立
つ、いくつかの空間的、機械的操作が必要になる。これ
らには、ダイに設けられた導電性接触パッドの中心にで
きるだけ近くなる適正な位置決めが行えるように精確な
位置に導体を並置し、この導体を特定の位置における特
定の素子に対し正確に取りつけることが含まれる。この
技法による集積回路の取付けは、また、熱によって補助
するのが望ましい。
本特許開示の“発明の実施例”セクションにおいてさ
らに詳述するように、このプロセスは、本出願人が発見
した、TABテープが、集積回路チップの無関係な部分、
さもなければ、望ましくない部分と物理的または電気的
に接触しないよう保証しつつ、同時に、集積回路パッケ
ージの他の素子に集積回路チップを相互接続するのに通
常用いられるボンディングパッド（例えば、アルミニウ
ム及びアルミニウム合金で作られたボンディングパッ
ド）に対し、TABテープを直接的にボンディングするこ
とができるという事実を考慮したものである。空間的観
点から、１インチの少なくとも1000分の１の高さからTA
Bテープを曲げて、ボンディングパッドに接触するよう
に押しつけ、同時に、接触した素子に超音波音響エネル
ギーのバーストを加える。
リード線が、１インチの1000分の１〜７の高さから曲
げられる場合、このプロセスは最もよく作用することに
なる。パッドに接触するようにリード線に押しつけるボ
ンディングツールのヘッドは、TABテープの幅より広く
なるのが望ましい。ボンディングツールのヘッドは、TA
Bテープの幅の約1.5倍〜約２倍が望ましい。
同様に、TABテープの幅が厚さを超えると、最良の結
果を助長することになる。TABテープは、幅が厚さの約
1.5倍〜約２倍になるのが望ましい。一般的なTABテープ
の幅は、約２ミルである。さらに、ボンディングツール
のヘッド幅は、ボンディングツールのヘッドが押しつけ
るTABテープの幅を超えることが望ましい。
ボンディングツールによって加えられる力は、用いら
れる材料や、他のボンディングプロセスのパラメータに
よって変動する可能性がある。ただし、ほとんどの応用
の場合、この加えられる力は、約20〜約120グラムの間
で変動するのが普通である。例えば、２ミルの幅の金メ
ッキを施したTABテープのリード線の場合、約30〜約60
グラムの力が望ましい。
超音波エネルギーも、さまざまな他のプロセスパラメ
ータによって変動する可能性がある。しかしながら、出
願人の発見によれば、約40〜約500ミリ秒の期間、約40
〜約70KHZの周波数で、約20〜約150マイクロインチの超
音波振幅であれば、ほとんどのボンディング操作にとっ
て十分である。従って、例えば、金で被覆したTABテー
プ／アルミニウムボンディングパッドの接続の場合、10
0ミリ秒間、100マイクロインチの振幅（excu−rsion）
セッティングにセットされた、Hughes Aircraft Compan
y製、Hughesボンダー（モデル2460）によって生じる超
音波エネルギーによって、非常に強力な、もしくは適合
するボンドが得られる。
該プロセスの極めて望ましい実施例の場合、パッドに
取りつけられているTABテープリード線の長軸に沿っ
て、超音波エネルギーが加えられる。これが行われる
と、テープとパッドとの間で結果的に誘起される相対運
動によって、この軸に沿った２つの表面の縦方向（long
itudinal）における急速な“ワイピング”が生じること
になる。この縦方向のワイピングは、材料の並置された
表面が超音波エネルギーのバーストを受けるので、該表
面の間隙に格子原子をよりうまくもぐり込ませやすくす
る働きをする。
超音波エネルギーを加える前に、接触パッドを加熱し
ておけば（例えば、約20〜約200℃の温度に）、このプ
ロセスの全体的な結果も、幾分改善されることになる。
最後に、ボンディング操作の完了後、結果得られるボン
ドにまたエポキシ樹脂のような絶縁材料でコーティング
を施せば、電気的にも、また、外的機械的応力に対して
も、それらをより有効に絶縁することができる。
従って、より明確な言い方をすれば、本発明は：
（ａ）TABテープのリード線とボンディングパッドとの
アライメントをとること；（ｂ）テープのリード線を曲
げて、ボンディングパッドと物理的に接触させること；
（ｃ）超音波エネルギーを加えて、ボンディングパッド
に対しテープ自動化ボンディングリード線を振動させ、
その結果、テープリード線とボンディングパッドとのボ
ンディングが行なわれるようにすることから成るプロセ
スによって、テープ自動化ボンディング（TAB）テープ
と集積回路ダイのボンディングパッドとのボンディング
を行なうことに関するものである。リード線は、集積回
路の製造技術で用いられる任意の金属（例えば、銅、
金、銀等）から作ることが可能である。ただし、それが
とりわけ適しているのは、まわりに金のカバリングを施
された銅のコアからなるテープ自動化ボンディング（TA
B）テープのボンディングである。このプロセスは、さ
らに、ボンディングを施されたテープリード線とボンデ
ィングパッドのまわりに、エポキシ樹脂材料のような絶
縁材料によるカバリングを施すことも含めることが可能
である。
該プロセスのさらにいくつかの特定バージョンには：
（ａ）幅が厚さを超えるテープ自動化ボンディングテー
プのリード線とボンディングパッドとのアライメントを
とること；（ｂ）ボンディングパッドを周囲温度を超え
て加熱すること；（ｃ）ヘッドの幅がテープ自動化ボン
ディングテープのリード線の幅より広いボンディングツ
ールを用いて、テープリード線を曲げ、ボンディングパ
ッドと物理的に接触させること；（ｄ）ボンディングツ
ールを介して超音波エネルギーを加え、その縦軸にほぼ
沿って、ボンディングパッドに対しテープ自動化ボンデ
ィングリード線を振動させ、その結果、テープリード線
とボンディングパッドとのボンディングを行なうことが
含まれる。この場合、やはり、銅のコアまたはリボンの
まわりに金のカバリングを施したもの、あるいは、銅の
コアのまわりにスズのカバリングまたはコーティングを
施したものから成るTABテープが、最も望ましい。
このプロセスのさらに固有のパラメータの場合でも：
（ａ）まわりに金のコーティングを施された銅のコアか
ら成り、幅が厚さの少なくとも1.0倍であるテープ自動
化ボンディングテープリード線と、幅がテープリード線
の幅を超え、アルミニウムとアルミニウム合金とから成
るグループから選択された材料で作られており、テープ
リード線が、ボンディングパッドの上方、１インチの約
1000分の１〜1000分の７の位置につくようにアライメン
トのとられたボンディングパッドとのアライメントをと
ること；（ｂ）ボンディングパッドを摂氏約20〜約200
度まで加熱すること；（ｃ）ヘッドの幅がテープ自動化
ボンディングテープのリード線の幅より約1.0〜２倍広
いボンディングツールを用いて、テープリード線を下方
へ曲げ、約20〜約120グラムの力でボンディングパッド
に物理的に押しつけること；（ｄ）ボンディングツール
を通して、約10〜約500ミリ秒の期間、約40〜70KHZの周
波数で、約20〜約150マイクロインチの超音波励振を加
え、ボンディングパッドに対し、テープ自動化ボンディ
ングリード線をほぼその縦軸に沿って振動させ、これに
より、テープリード線とボンディングテープとのボンデ
ィングを行うことが含まれる。
［発明の実施例］ 前述のように、第１図〜第４図には、集積回路チップ
に“金のバンプ”を付着する、一般的な先行技術による
プロセスが示されている。第５図には、金のバンプを備
えた、こうした先行技術による集積回路（I.C.）のダイ
をさらに簡略化したものが示されている。第６図は、第
５図に示すI.C.ダイへの金のバンプの付着と、リード線
に対する金のバンプの付着を対照したものである。どち
らの場合も、当該技術における熟練者には、やはり明ら
かなように、第５図及び第６図に示すI.C.ダイには、第
７図に示すボンディングパッド26のようなボンディング
パッドを設けることも可能である。
第７図は、第５図及び第６図に示す金のバンプのボン
ディング技法の対照を意図したものである。第７図に
は、本書に開示のプロセスが、集積回路のダイ10のボン
ディングパッド26に対するリード線24のボンディングを
どのように可能にするかを示すものである。支持された
“ボンディング作用”は、ボンディングツールによって
加えられる圧力及び超音波エネルギーを含めるように意
図したものである。
第８図は、それぞれのボンディングパッドに取りつけ
られる一連のリード線24に関する斜視図を示したもので
ある。第８図は、一連のこうした接続に関する実際の写
真をデジタル化再生したものである。数ある中で第８図
は、相対寸法が、本発明の超音波ボンディングを行なう
上で１つの役割を果たす、本発明の望ましい実施例を表
わすものである。例えば、図示によれば、リード線24の
幅Ｗは前記リード線の厚さｔに比べて大きい。図示され
てはいないが、ボンディングツールのヘッド幅Ｗは、リ
ード線の幅Ｗを超えるのが望ましい。パッド26の上方に
おけるリード線24の初期レベルの高さｈは、１インチの
約1000分の１〜約1000分の７が望ましく、最も望ましい
のは、約1000分の１〜約1000分の４である。これは、通
常、１インチの約1000分の1.5未満である典型的な金の
バンプの高さ（第５図のアイテム25）とよい対照をなす
ものといえよう。さらに、出願人の発見によれば、こう
した高さから下方へリード線24を曲げると、リード線24
がパッド26に対して構える姿勢角度を増すことになる。
この増した角度シータは、リード線24とI.C.ダイ10のパ
ッド26以外の部品との接触が、決して生じないようにす
るのを助けることになる。
最後に、本技術の熟練者には明らかなように、本特許
開示の範囲及び精神を逸脱することなく、上述のプロセ
スに対しさまざまな修正を加えることが可能である。単
なる例示であるが、変更可能な材料の種類を変更するこ
とによって、例えば、銅のリード線は、本開示で強調し
た金でカバーしたリード線やスズでカバーしたリード線
に取って代ることが可能であり、これによって、プロセ
スに修正を加えることが可能になる。
［発明の効果］ 以上に説明したように、本発明を用いることにより、
電気的性能の優れた、信頼性の高いボンディングを、簡
単に、かつ安価に行うことができる。
【図面の簡単な説明】
第１図乃至第３図は金のバンプをI.C.ダイに結合させる
従来の方法を説明するための図、第４図は、金のバンプ
へ取付けられるTABテープのようなリード線を示す図、
第５図は第４図に示す従来技術による集積回路素子の簡
略版を示す図、第６図は第５図に示すのとは別の従来の
ボンディング技術を説明するための図、第７図は本発明
のプロセスによる結果を示す図、第８図は本発明のプロ
セスによってアルミニウムのパッドに取付けられたリー
ド線を示す斜視図である。 10:I.C.ダイ、24:リード線 26:ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−49948（ＪＰ，Ａ) 特開 昭54−121670（ＪＰ，Ａ) 特開 昭57−62550（ＪＰ，Ａ) 特開 昭61−212032（ＪＰ，Ａ) 特開 昭53−52365（ＪＰ，Ａ) 特開 昭58−87834（ＪＰ，Ａ) 特公 昭52−5835（ＪＰ，Ｂ１)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】アルミニウムおよびアルミニウム合金から
    成るグループから選択された材料で形成され、幅がTAB
    テープのリード線の幅より大きい集積回路ダイのボンデ
    ィングパッドと、金のコーティングが施され、幅が厚さ
    以上である銅のコアから成り、前記ボンディングパッド
    の上方約1/1000インチ〜約7/1000インチの位置に配置さ
    れた前記TABテープのリード線とのアライメントをとる
    段階と、 前記ボンディングパッドを約20℃〜約200℃に加熱する
    段階と、 ヘッドの幅が前記TABテープのリード線の幅より約１乃
    至約２倍広いボンディングツールを用いて、約20グラム
    〜約120グラムの力で前記TABテープのリード線を曲げ
    て、前記ボンディングパッドに物理的に接触させる段階
    と、 前記ボンディングツールを介して、約40kHz〜70kHzの振
    動数において約10ミリ秒〜約500ミリ秒の期間、約20マ
    イクロインチ〜約150マイクロインチの超音波励振を与
    えて前記TABテープのリード線をほぼその長手方向軸に
    沿って前記ボンディングパッドに対し振動させ、これに
    よって前記TABテープのリード線を前記ボンディングパ
    ッドにボンディングする段階と、 を備えて成る集積回路用ボンディング方法。
JP1140233A 1988-06-01 1989-06-01 集積回路用ボンディング方法 Expired - Lifetime JP2647499B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201,494 1988-06-01
US07/201,494 US4842662A (en) 1988-06-01 1988-06-01 Process for bonding integrated circuit components

Publications (2)

Publication Number Publication Date
JPH02119153A JPH02119153A (ja) 1990-05-07
JP2647499B2 true JP2647499B2 (ja) 1997-08-27

Family

ID=22746041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1140233A Expired - Lifetime JP2647499B2 (ja) 1988-06-01 1989-06-01 集積回路用ボンディング方法

Country Status (3)

Country Link
US (1) US4842662A (ja)
EP (1) EP0344970A3 (ja)
JP (1) JP2647499B2 (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817189B2 (ja) * 1989-01-13 1996-02-21 三菱電機株式会社 半導体装置の製造方法
US5229646A (en) * 1989-01-13 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a copper wires ball bonded to aluminum electrodes
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5521425A (en) * 1990-12-21 1996-05-28 Hewlett-Packard Company Tape automated bonded (TAB) circuit
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies
US5336649A (en) * 1991-06-04 1994-08-09 Micron Technology, Inc. Removable adhesives for attachment of semiconductor dies
US5342807A (en) * 1991-06-04 1994-08-30 Micron Technology, Inc. Soft bond for semiconductor dies
FR2678773B1 (fr) * 1991-07-05 1997-03-14 Thomson Csf Procede de cablage entre des sorties de boitier et des elements d'hybride.
US5201454A (en) * 1991-09-30 1993-04-13 Texas Instruments Incorporated Process for enhanced intermetallic growth in IC interconnections
US5244140A (en) * 1991-09-30 1993-09-14 Texas Instruments Incorporated Ultrasonic bonding process beyond 125 khz
JP2558976B2 (ja) * 1991-11-08 1996-11-27 松下電器産業株式会社 電子部品の電極とリードとの接合方法
US5240166A (en) * 1992-05-15 1993-08-31 International Business Machines Corporation Device for thermally enhanced ultrasonic bonding with localized heat pulses
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5677203A (en) * 1993-12-15 1997-10-14 Chip Supply, Inc. Method for providing known good bare semiconductor die
US5427301A (en) * 1994-05-06 1995-06-27 Ford Motor Company Ultrasonic flip chip process and apparatus
US5504652A (en) * 1994-09-16 1996-04-02 Apple Computer, Inc. Unitary heat sink for integrated circuits
US5591649A (en) * 1995-01-19 1997-01-07 Texas Instruments Incorporated Process of removing a tape automated bonded semiconductor from bonded leads
US5597470A (en) * 1995-06-18 1997-01-28 Tessera, Inc. Method for making a flexible lead for a microelectronic device
JP3218382B2 (ja) * 1995-12-05 2001-10-15 株式会社新川 被覆ワイヤのワイヤボンディング方法
JP3074518B2 (ja) * 1995-12-05 2000-08-07 株式会社新川 被覆ワイヤのワイヤボンディング方法
JP3558459B2 (ja) * 1996-02-08 2004-08-25 沖電気工業株式会社 インナーリード接続方法
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
FR2749974B1 (fr) * 1996-06-13 1998-08-14 Bull Sa Procede de montage d'un circuit integre sur un support et support en resultant
US5994222A (en) * 1996-06-24 1999-11-30 Tessera, Inc Method of making chip mountings and assemblies
DE69706194T2 (de) * 1997-01-16 2002-07-04 Ford Motor Co Verfahren zum dotieren eines metallischen verbindungsdrahtes
US5921460A (en) * 1997-06-05 1999-07-13 Ford Motor Company Method of soldering materials supported on low-melting substrates
US5930666A (en) * 1997-10-09 1999-07-27 Astralux, Incorporated Method and apparatus for packaging high temperature solid state electronic devices
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
US7124927B2 (en) * 1999-02-25 2006-10-24 Reiber Steven F Flip chip bonding tool and ball placement capillary
US20070131661A1 (en) * 1999-02-25 2007-06-14 Reiber Steven F Solder ball placement system
US7032802B2 (en) * 1999-02-25 2006-04-25 Reiber Steven F Bonding tool with resistance
US20080197172A1 (en) * 1999-02-25 2008-08-21 Reiber Steven F Bonding Tool
US7389905B2 (en) 1999-02-25 2008-06-24 Reiber Steven F Flip chip bonding tool tip
US20060071050A1 (en) * 1999-02-25 2006-04-06 Reiber Steven F Multi-head tab bonding tool
US20060261132A1 (en) * 1999-02-25 2006-11-23 Reiber Steven F Low range bonding tool
DE19916177B4 (de) * 1999-04-10 2006-01-26 Sokymat Gmbh Verfahren zum Kontaktieren des Halbleiterchips und Halbleiterchip mit drahtförmigen Anschlußstücken
JP2001014625A (ja) * 1999-06-28 2001-01-19 Internatl Business Mach Corp <Ibm> スライダとリード線の超音波接合方法、及び接合検査方法
KR100537717B1 (ko) * 1999-08-18 2005-12-20 삼성전자주식회사 빔 리드 본딩 방법
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
JP3943838B2 (ja) * 2001-01-29 2007-07-11 矢崎総業株式会社 金属同士の接合方法
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
WO2004084294A1 (en) * 2003-03-18 2004-09-30 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device, semiconductor device obtained by means of said method, and device for carrying outsuch a method
US7038305B1 (en) * 2003-07-15 2006-05-02 Altera Corp. Package for integrated circuit die
US7265032B2 (en) * 2003-09-30 2007-09-04 Intel Corporation Protective layer during scribing
US7615851B2 (en) * 2005-04-23 2009-11-10 Stats Chippac Ltd. Integrated circuit package system
US20070085085A1 (en) * 2005-08-08 2007-04-19 Reiber Steven F Dissipative pick and place tools for light wire and LED displays
US20090250506A1 (en) * 2008-02-28 2009-10-08 General Dynamics Advanced Information Systems Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
JPS525835A (en) * 1975-07-04 1977-01-17 Hitachi Metals Ltd Mixture of asphalt
CA1037237A (en) * 1976-10-01 1978-08-29 Jean M. Dupuis Apparatus for preforming wire leads and alignment for bonding
JPS5349948A (en) * 1976-10-18 1978-05-06 Seiko Epson Corp Semiconductor device
JPS5352365A (en) * 1976-10-23 1978-05-12 Seiko Epson Corp Semiconductor device
JPS54121670A (en) * 1978-03-15 1979-09-20 Hitachi Ltd Semiconductor device and its manufacture
JPS5762550A (en) * 1980-10-01 1982-04-15 Nec Corp Semiconductor device
GB2157494B (en) * 1981-06-18 1986-10-08 Stanley Bracey A hermetic package for tab bonded silicon die
JPS5887834A (ja) * 1981-11-20 1983-05-25 Ricoh Elemex Corp 半導体装置の樹脂封止方法
JPS61212032A (ja) * 1985-03-15 1986-09-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS61260648A (ja) * 1985-05-15 1986-11-18 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
EP0292295B1 (en) * 1987-05-20 1993-01-27 Hewlett-Packard Company Bumpless tape automated bonding

Also Published As

Publication number Publication date
US4842662A (en) 1989-06-27
EP0344970A2 (en) 1989-12-06
JPH02119153A (ja) 1990-05-07
EP0344970A3 (en) 1991-01-16

Similar Documents

Publication Publication Date Title
JP2647499B2 (ja) 集積回路用ボンディング方法
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
US5090119A (en) Method of forming an electrical contact bump
JP4901933B2 (ja) 半導体装置の製造方法
JPH10275827A (ja) フェイスダウンボンディング用リードフレーム
JPS63119552A (ja) Ｌｓｉチツプ
JPH0644584B2 (ja) 合金結合インジュウムバンプおよびその処理方法
KR940004246B1 (ko) Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프
JP2735022B2 (ja) バンプ製造方法
US20020089057A1 (en) Semiconductor device including a semiconductor pellet having bump electrodes to pad electrodes of an interconnect board and method for manufacturing same
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
JPH02237129A (ja) 半導体素子接続構造
JP2821777B2 (ja) フリップチップ用ｉｃ及びその製造方法
JPH02250328A (ja) ワイヤボンダ、ワイヤボンダを用いたバンプ形成方法
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP3706519B2 (ja) 半導体装置の実装方法
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
JPH0581189B2 (ja)
JPH07240441A (ja) 半導体装置のボンディング方法
JP2712595B2 (ja) 半導体装置の接合方法
JPH09181117A (ja) 半導体パッケージの製造方法
JPH04290293A (ja) ワイヤボンディング方法
JP2002299371A (ja) 電子装置の製造方法および電子装置
JP2009081382A (ja) 半導体装置の製造方法
JPS63318744A (ja) 半導体装置