JP2608283B2 - 半導体材料と電気伝導素子を含むデバイス及びその製造方法 - Google Patents

半導体材料と電気伝導素子を含むデバイス及びその製造方法

Info

Publication number
JP2608283B2
JP2608283B2 JP62087235A JP8723587A JP2608283B2 JP 2608283 B2 JP2608283 B2 JP 2608283B2 JP 62087235 A JP62087235 A JP 62087235A JP 8723587 A JP8723587 A JP 8723587A JP 2608283 B2 JP2608283 B2 JP 2608283B2
Authority
JP
Japan
Prior art keywords
layer
conductive element
interface
semiconductor material
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62087235A
Other languages
English (en)
Other versions
JPS62295453A (ja
Inventor
ブレイゼン ダニエル
ハワード ウィレンズ ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS62295453A publication Critical patent/JPS62295453A/ja
Application granted granted Critical
Publication of JP2608283B2 publication Critical patent/JP2608283B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12806Refractory [Group IVB, VB, or VIB] metal-base component

Description

【発明の詳細な説明】 〔技術分野〕 本発明は金属と半導体材料との間で電気的伝導を行な
うインタフェースまたは接点層に関する。
〔技術背景〕
集積デバイス技術はメタライゼーション層の使用と、
半導体及び絶縁体材料上へのこの層のパターン化とに大
きく依存している。典型的にはそのような材料はドープ
した、または非ドープのシリコン、ガリウムヒ素、その
他の二元、三元、または四元III−VまたはII−VI半導
体材料、または絶縁体材料、例えばシリカ、アルミナ、
ポリマー層である。一般的なメタライゼーション材料は
一群の貴金属から選ぶことができる。
例えば米国特許第3,881,884には金、プラチナ、パラ
ジウム、イリジウム、ロジウム、ルチニウムまたはオス
ミウムの露出層を含む合成伝導層の製作が開示されてい
る。下部の非貴金属導体材料はチタニウム抗拡散層によ
り絶縁基板から分離されている。
米国特許第3,657,029号にはプラチナ、パラジウム、
ロジウム、ルチニウム、オスミウムまたはイリジウムの
多層メタライゼーションをパターン化する方法が開示さ
れている。チタニウムまたはクロミウムの層がマスク材
料として用いられている。
貴金属に代わる安価代用品としてアルミニウム及びア
ルミニウム合金を用いるのも一般的である。例えば米国
特許第4,170,890号にはアルミニウム及びアルミニウム
−銅導体ストライプメタライゼーションが開示されてい
る。
アルミニウムまたはアルミニウム合金がシリコンデバ
イスのメタライゼーション用に用いられる場合は典型的
にはドープシリコンソース領域、ドープシリコンドレイ
ン領域及びシリコン酸化物ゲート領域の間、及びアルミ
ニウムを含む相互接続メタライゼーションの間に接点材
料が配置される。さらに、接点と相互接続メタライゼー
ションとの間にインタフェース材料を挿入すると望まし
いことが判っている。そのようなインタフェース材料は
抵抗率が望ましいほどに低く、デバイス製作工程の間に
相互拡散に対する障壁としてふるまう。
この観点からインタフェース材料としてタングステン
が提唱されてきたけれども、高温においても効能を維持
する相互拡散障壁への需要は依然として残っている。特
にそのような障壁は約450℃よりもはるかに高い温度に
おいて効率的であることが望ましい。
〔発明の概略〕
アルミニウムまたはアルミニウム合金メタライゼーシ
ョンが用いられるデバイス製造において、チタニウムと
半導体材料の交互アモルファス層から成る構造が接点及
びインタフェース層として適切であることが判った。
〔実施例の説明〕
図はn−チャネル金属−酸化物−半導体デバイス(MO
S)の断面を概略的に示す。このデバイスはn+にドープ
されているソース領域2及びドレイン領域3を除いてp+
にドープされているシリコン体部1を含む。チャネル領
域4はゲート酸化物層5で覆われており、フィールド酸
化物領域6はソース領域2とドレイン領域3に隣接して
いる。ソース領域2の上にソース接点層7が、ドレイン
領域3の上にドレイン接点層8が、ゲート酸化物層5の
上にゲート接点層9が配設されている。接点層7及び8
の上にはそれぞれインタフェース層10及び11が配設され
ている。第1の絶縁酸化物層12はゲート接点層9と同様
フィールド酸化物領域を絶縁する。第1の相互接続メタ
ライゼーション13は層9、10及び11と隣接した状態で示
されている。相互接続メタライゼーション層13の上に第
2の絶縁酸化物層14が配設され、第2絶縁酸化物層14の
上の第2の相互接続メタライゼーション層15は第1相互
接続メタライゼーション層13と第2絶縁酸化物層14中に
エッチされた窓20を介して接触している。
本発明に従えば、ゲート接点層9、インタフェース層
10、インタフェース層11のような接点層またはインタフ
ェース層はチタニウムと半導体材料の交互アモルファス
層から成る構造として形成される。(特に高温処理条件
下で層インタフェースにおいてある程度の合金形成が生
じることがわかる。そのような部分的合金は層状構造の
抗相互拡散効能を大きく減少させるものではなく、望ま
しい程に低い接点抵抗を得るのに役立つと思われる。) チタニウム層は少くとも99重量%のチタニウムを含
み、残りの最大1%は鉄またはニッケルのような不純物
から成るのが好ましい。本質的にアモルファスの構造と
いう点から見れば、チタニウム層の厚さは約8ナノメー
タを超えることはなく、好ましくは5ナノメータであ
る。連続層の堆積を容易にするためには好ましい厚さは
少くとも0.1マイクロメータである。
半導体層は非ドープ、pドープまたはnドープ半導体
材料で形成することができる。そのような材料は元素で
も、化合物でも、混合物でも良い。シリコン基板とアル
ミニウムメタライゼーションとの間のインタフェース構
造にはチタニウムと組合わせたシリコンが特に適切と考
えられる。シリコン層の厚さはチタニウム層の厚さほど
には厳密ではない。しかし本発明の目的に照らし合わせ
れば、10ナノメータを超える厚さは非経済的と考えられ
る。さらに、堆積層の連続性のためには少くとも0.1マ
イクロメータの厚さが好ましい。
交互層のくり返し回数は1ないし500、好ましくは2
ないし500であり、くり返し回数が多くなると相互拡散
に対する保護が強まりかつ接点抵抗が大きくなる。
本発明の構造は高温処理を含むデバイス製造工程にお
いてアルミニウムメタライゼーションと半導体材料また
は絶縁体材料との間の相互拡散に対する保護を与えるこ
とを主として意図している。この観点から半導体デバイ
ス処理には200℃を超す温度に加熱する処理を含めるこ
とができる。アルミニウムメタライゼーションは典型的
には、少量の銅と合金したアルミニウムで作られる。ア
ルミニウム量は少くとも90重量%が好ましい。絶縁体材
料及び半導体材料の中でも特に重要なのは酸化シリコン
及びnドープまたはpドープシリコンである。
後のデバイス動作の間の接点抵抗を最小にするため
に、層状構造の温度を上げるためのデバイス処理の一部
として局所的短時間加熱を用いることができる。それは
半導体とチタニウム層の少なくとも部分的な相互拡散
と、おそらく化学量論的化合物の形成とを考慮するため
である。そのような局所的加熱は例えば赤外線レーザ放
射によって実行することができる。
実例1 1:100の割合で水中にフッ化水素酸を含む溶液で洗浄
した後スピン乾燥したp型{001}シリコン基板上に電
子ビーム蒸着によりチタニウムとシリコンの交互層を堆
積とした。堆積工程中、基板温度は約5℃であった。堆
積は残留ふんい気が分圧約667×10-9Pa(約5×10-9tor
r)の水素から本質的に成る真空中で行なった。電子ガ
ンは電位約9KVに保持され、堆積速度は約0.08ナノメー
タ/秒であった。チタニウムとシリコンの個々の層の厚
さはそれぞれ1ナノメータ及び2ナノメータであり、チ
タニウムとシリコンの交互層(くり返し回数5個)を有
する構造を堆積した。次にこの構造を厚さ約120ナノメ
ータのアルミニウム−銅の層でメタライズした。
堆積した構造を温度約450℃で焼なまし、この焼なま
した構造をラザフォード後方散乱及びX線分析を用いて
検査した。この構造の優れた保護状態が観察された。次
にこの構造を温度約550℃で焼なましたが、再び優れた
保護状態が観察された。
比較するために、従来型のタングステン相互拡散障壁
層を同様にして焼なました。このタングステン双壁層は
温度450℃での焼なましの後では完全であったが、550℃
での焼なましの結果相互拡散を生じ、基板のシリコン、
メタライゼーションのアルミニウムとの反応を生じた。
実例2 チタニウム層の厚さがシリコンと同様2ナノメータで
あり、堆積構造のチタニウムとシリコンの交互層のくり
返し回数が10回である点を除いて実例1同様の工程をく
り返した。相互拡散に対する抵抗は実例1と同様のもの
であった。
【図面の簡単な説明】
図は本発明に従い3個のインタフェース層を含む集積半
導体デバイスを拡散して概略的に示す断面図である。 〔主要部分の符号の説明〕 半導体材料の体部……1 電気伝導素子……13、15 交互層……10、11
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−4924(JP,A) 特開 昭58−132962(JP,A) 特開 昭60−224270(JP,A) 特開 昭57−45228(JP,A) 特開 昭61−6822(JP,A) 特開 昭56−79450(JP,A) 特表 昭61−501808(JP,A)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体材料の層と、少なくとも90重量%の
    アルミニウムを含む材料から成る電気伝導素子とを含む
    デバイスにおいて、 該半導体材料層と該伝導素子との間に、本質的にアモル
    ファスの交互する第1材料と第2材料のインタフェース
    層から成る構造を有し、 該第1材料は本質的にチタニウムから成り、該第2材料
    は本質的に半導体材料から成ることを特徴とするデバイ
    ス。
  2. 【請求項2】特許請求の範囲第1項記載のデバイスにお
    いて、 該第1材料は99重量%以上のチタニウムを含むことを特
    徴とするデバイス。
  3. 【請求項3】特許請求の範囲第1項記載のデバイスにお
    いて、 該第1材料のインタフェース層の厚さはそれぞれ8ナノ
    メータに満たないことを特徴とするデバイス。
  4. 【請求項4】特許請求の範囲第1項記載のデバイスにお
    いて、 該第2材料のインタフェース層は複数の層から成り、該
    第2材料のインタフェース層の複数の層の全ては本質的
    に同一の第2材料から成ることを特徴とするデバイス。
  5. 【請求項5】特許請求の範囲第1項記載のデバイスにお
    いて、 該第2材料は本質的に元素、化合物又は混合物の形態で
    あることを特徴とするデバイス。
  6. 【請求項6】特許請求の範囲第1項記載のデバイスにお
    いて、 該第2材料は本質的にシリコンから成ることを特徴とす
    るデバイス。
  7. 【請求項7】特許請求の範囲第1項記載のデバイスにお
    いて、 該半導体材料の層は本質的にシリコンから成ることを特
    徴とするデバイス。
  8. 【請求項8】特許請求の範囲第1項記載のデバイスにお
    いて、 該構造はソース領域、ドレイン領域及びゲート絶縁層の
    うち少なくとも1つの上に配設されることを特徴とする
    デバイス。
  9. 【請求項9】特許請求の範囲第1項記載のデバイスにお
    いて、 該電気伝導素子の材料は銅を含むことを特徴とするデバ
    イス。
  10. 【請求項10】半導体材料の層と、少なくとも90重量%
    のアルミニウムを含む材料から成る電気伝導素子とを含
    むデバイスを製造する方法において、 該電気伝導素子を含む該デバイスの処理が200℃を超え
    る温度での処理を行う際に該半導体材料の層と該伝導素
    子との間に、本質的にアモルファスのインタフェース交
    互層から成る構造を有するようにしておき、 該インタフェース交互層は本質的にチタニウムから成る
    第1材料の層と、本質的に半導体材料から成る第2材料
    の層から成ることを特徴とするデバイスの製造方法。
JP62087235A 1986-04-11 1987-04-10 半導体材料と電気伝導素子を含むデバイス及びその製造方法 Expired - Lifetime JP2608283B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/850,978 US4725877A (en) 1986-04-11 1986-04-11 Metallized semiconductor device including an interface layer
US850978 1986-04-11

Publications (2)

Publication Number Publication Date
JPS62295453A JPS62295453A (ja) 1987-12-22
JP2608283B2 true JP2608283B2 (ja) 1997-05-07

Family

ID=25309619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62087235A Expired - Lifetime JP2608283B2 (ja) 1986-04-11 1987-04-10 半導体材料と電気伝導素子を含むデバイス及びその製造方法

Country Status (7)

Country Link
US (1) US4725877A (ja)
EP (1) EP0243024B1 (ja)
JP (1) JP2608283B2 (ja)
KR (1) KR950007351B1 (ja)
CA (1) CA1258718A (ja)
DE (1) DE3784757T2 (ja)
ES (1) ES2038987T3 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552159B2 (ja) * 1987-02-02 1996-11-06 セイコーエプソン株式会社 半導体装置及びその製造方法
US4873565A (en) * 1987-11-02 1989-10-10 Texas Instruments Incorporated Method and apparatus for providing interconnection between metallization layers on semiconductor devices
US4963510A (en) * 1987-11-02 1990-10-16 Texas Instruments Incorporated Method and apparatus for providing interconnection between metallization layers on semiconductors devices
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
US5252382A (en) * 1991-09-03 1993-10-12 Cornell Research Foundation, Inc. Interconnect structures having patterned interfaces to minimize stress migration and related electromigration damages
US6081034A (en) * 1992-06-12 2000-06-27 Micron Technology, Inc. Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
JP3159561B2 (ja) * 1993-03-29 2001-04-23 ローム株式会社 結晶性薄膜用電極
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US5683601A (en) * 1994-10-24 1997-11-04 Panasonic Technologies, Inc. Laser ablation forward metal deposition with electrostatic assisted bonding
US5935462A (en) * 1994-10-24 1999-08-10 Matsushita Electric Industrial Co., Ltd. Repair of metal lines by electrostatically assisted laser ablative deposition
US6060127A (en) * 1998-03-31 2000-05-09 Matsushita Electric Industrial Co., Ltd. Mechanically restricted laser deposition
US6180912B1 (en) 1998-03-31 2001-01-30 Matsushita Electric Industrial Co., Ltd. Fan-out beams for repairing an open defect
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
JP2002026134A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体集積回路の製造方法及びこの方法により製造した半導体集積回路
US7082838B2 (en) * 2000-08-31 2006-08-01 Tdk Corporation Extraordinary piezoconductance in inhomogeneous semiconductors
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6767795B2 (en) * 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6893984B2 (en) * 2002-02-20 2005-05-17 Micron Technology Inc. Evaporated LaA1O3 films for gate dielectrics
US7045430B2 (en) * 2002-05-02 2006-05-16 Micron Technology Inc. Atomic layer-deposited LaAlO3 films for gate dielectrics
US7589029B2 (en) * 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7205218B2 (en) 2002-06-05 2007-04-17 Micron Technology, Inc. Method including forming gate dielectrics having multiple lanthanide oxide layers
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7101813B2 (en) * 2002-12-04 2006-09-05 Micron Technology Inc. Atomic layer deposited Zr-Sn-Ti-O films
US7192892B2 (en) 2003-03-04 2007-03-20 Micron Technology, Inc. Atomic layer deposited dielectric layers
DE602005009793D1 (de) * 2005-01-21 2008-10-30 St Microelectronics Srl Phasenwechselspeicher-Vorrichtung und Verfahren zu ihrer Herstellung
US7662729B2 (en) * 2005-04-28 2010-02-16 Micron Technology, Inc. Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657029A (en) * 1968-12-31 1972-04-18 Texas Instruments Inc Platinum thin-film metallization method
US3881884A (en) * 1973-10-12 1975-05-06 Ibm Method for the formation of corrosion resistant electronic interconnections
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4135292A (en) * 1976-07-06 1979-01-23 Intersil, Inc. Integrated circuit contact and method for fabricating the same
JPS5679450A (en) * 1979-11-30 1981-06-30 Mitsubishi Electric Corp Electrode and wiring of semiconductor device
JPS56165354A (en) * 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS5745228A (en) * 1980-08-29 1982-03-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5771175A (en) * 1980-10-22 1982-05-01 Nec Corp Semiconductor device
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS58132962A (ja) * 1982-02-01 1983-08-08 Toshiba Corp 半導体装置
JPH0691257B2 (ja) * 1984-04-20 1994-11-14 富士通株式会社 アモルファスシリコン薄膜トランジスタ

Also Published As

Publication number Publication date
JPS62295453A (ja) 1987-12-22
ES2038987T3 (es) 1993-08-16
US4725877A (en) 1988-02-16
CA1258718A (en) 1989-08-22
DE3784757D1 (de) 1993-04-22
KR950007351B1 (ko) 1995-07-10
EP0243024B1 (en) 1993-03-17
DE3784757T2 (de) 1993-09-30
EP0243024A3 (en) 1988-04-20
KR870010625A (ko) 1987-11-30
EP0243024A2 (en) 1987-10-28

Similar Documents

Publication Publication Date Title
JP2608283B2 (ja) 半導体材料と電気伝導素子を含むデバイス及びその製造方法
KR0132786B1 (ko) 반도체장치및그제조방법
US6706629B1 (en) Barrier-free copper interconnect
JPH0760852B2 (ja) 銅合金導電プラグ形成方法及び装置
JPH07235538A (ja) 半導体装置およびその製造方法
EP0071029A2 (en) Method for fabricating self-passivated composite silicon-silicide conductive electrodes
JP3271272B2 (ja) 半導体装置の製造方法
US5102827A (en) Contact metallization of semiconductor integrated-circuit devices
EP0077813B1 (en) Low resistivity composite metallization for semiconductor devices and method therefor
JP3220760B2 (ja) 半導体装置
US5254869A (en) Aluminum alloy/silicon chromium sandwich schottky diode
JPH0661177A (ja) 半導体集積回路装置およびその製造方法
JPS58103168A (ja) 半導体装置
EP0400877A2 (en) Contact metallization of semiconductor integrated circuit devices
DE102016104788A1 (de) Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung
JPH065599A (ja) 半導体装置及びその製造方法
JPS61267365A (ja) 半導体装置
RU2745589C1 (ru) Способ изготовления полупроводникового прибора
JPS59208772A (ja) 半導体装置の製造方法
JPS61224415A (ja) 半導体装置の製造方法
JP2002261044A (ja) 半導体装置の製造方法および半導体装置
DE2713647C2 (de) Halbleitervorrichtung, bestehend aus einem Halbleitersubstrat und aus einem Oberflächenschutzfilm
JP3498094B2 (ja) 半導体チップ内の回路配線または電極の形成方法
JPH05167063A (ja) オーミック電極とその形成方法及び半導体装置
JPH0682782B2 (ja) キヤパシタ