DE102016104788A1 - Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102016104788A1
DE102016104788A1 DE102016104788.0A DE102016104788A DE102016104788A1 DE 102016104788 A1 DE102016104788 A1 DE 102016104788A1 DE 102016104788 A DE102016104788 A DE 102016104788A DE 102016104788 A1 DE102016104788 A1 DE 102016104788A1
Authority
DE
Germany
Prior art keywords
layer
tungsten
titanium
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016104788.0A
Other languages
English (en)
Other versions
DE102016104788B4 (de
Inventor
Ravi Keshav Joshi
Roman Roth
Holger Schulze
Frank Hille
Thomas Laska
Frank Umbach
Hans-Joachim Schulze
Carsten Schäffer
Matthias Müller
Michael Fugger
Jürgen Steinbrenner
Oliver Humbel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102016104788.0A priority Critical patent/DE102016104788B4/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US15/458,366 priority patent/US10475743B2/en
Priority to CN201911274738.6A priority patent/CN110896063B/zh
Priority to CN201710149143.2A priority patent/CN107195616B/zh
Priority to JP2017048872A priority patent/JP6425753B2/ja
Publication of DE102016104788A1 publication Critical patent/DE102016104788A1/de
Priority to JP2018198402A priority patent/JP2019024116A/ja
Application granted granted Critical
Publication of DE102016104788B4 publication Critical patent/DE102016104788B4/de
Priority to US16/577,316 priority patent/US10777506B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

Ein Ausführungsbeispiel einer Halbleitervorrichtung umfasst eine Metallstruktur, die elektrisch mit einem Halbleiterkörper verbunden ist. Eine Metalladhäsions- und Barrierestruktur ist zwischen der Metallstruktur und dem Halbleiterkörper. Die Metalladhäsions- und Barrierestruktur umfasst eine Schicht, die Titan und Wolfram aufweist, und eine Schicht, die Titan, Wolfram und Stickstoff aufweist, auf der Schicht, die Titan und Wolfram aufweist.

Description

  • HINTERGRUND
  • Die Metallisierung ist ein Schlüsselelement in der Halbleitertechnologie. Die Metallisierung soll einen Stromtransport in und aus einem Halbleiterchip sowie ein Entfernen von während eines Betriebes des Halbleiterchips erzeugter Wärme bewerkstelligen. Metalladhäsions- und Barrierestrukturen sollen eine Adhäsion einer Metallisierung und einer Trägerstruktur, wie eines Halbleiterkörpers, vorsehen und verhindern, dass Metallatome von der Metallstruktur in ein Halbleitersubstrat diffundieren. Es ist wünschenswert, die Zuverlässigkeit von Barriere- und Adhäsionseigenschaften über eine gewünschte Zeitspanne zu verbessern, eine Beschädigung von Barriereeigenschaften aufgrund von Defekten und Partikeln zu reduzieren sowie die Fähigkeit zu verbessern, Barrieredefekte abzuschirmen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche beziehen sich auf weitere Ausführungsbeispiele.
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst eine Metallstruktur, die elektrisch mit einem Halbleiterkörper verbunden ist. Die Halbleitervorrichtung umfasst weiterhin eine Metalladhäsions- und Barrierestruktur zwischen der Metallstruktur und dem Halbleiterkörper. Die Metalladhäsions- und Barrierestruktur umfasst eine Schicht, die Titan und Wolfram aufweist, und eine Schicht, die Titan, Wolfram und Stickstoff aufweist, auf der Schicht, die Titan und Wolfram aufweist.
  • Die vorliegende Offenbarung umfasst weiterhin eine Halbleitervorrichtung, die eine Metallstruktur aufweist, die elektrisch mit einem Halbleiterkörper verbunden ist. Die Halbleitervorrichtung umfasst weiterhin eine Metalladhäsions- und Barrierestruktur zwischen der Metallstruktur und dem Halbleiterkörper, wobei die Metalladhäsions- und Barrierestruktur eine Schicht, die Aluminium aufweist und Ti/TiN auf der Schicht, die Aluminium aufweist, umfasst.
  • Die vorliegende Offenbarung bezieht sich auch auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bilden einer Metalladhäsions- und Barrierestruktur auf einem Halbleiterkörper. Das Verfahren umfasst weiterhin ein Bilden einer Metallstruktur auf der Metalladhäsions- und Barrierestruktur. Die Bildung der Metalladhäsions- und Barriereschicht umfasst ein Bilden einer Schicht mit Titan und Wolfram und ein Bilden einer Schicht mit Titan, Wolfram und Stickstoff auf der Schicht mit Titan und Wolfram.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 ist eine schematische Schnittdarstellung eines Ausführungsbeispiels eines Teiles einer Halbleitervorrichtung mit einer elektrisch mit einem Halbleiterkörper verbundenen Metallstruktur und einer Metalladhäsions- und Barrierestruktur zwischen der Metallstruktur und dem Halbleiterkörper.
  • 2 ist eine schematische Schnittdarstellung eines anderen Ausführungsbeispiels eines Teiles einer Halbleitervorrichtung mit einer mit einem Halbleiterkörper elektrisch verbundenen Metallstruktur und einer Metalladhäsions- und Barrierestruktur zwischen der Metallstruktur und dem Halbleiterkörper.
  • 3 ist eine schematische Schnittdarstellung eines anderen Ausführungsbeispiels eines Teiles einer Halbleitervorrichtung mit einer Metallstruktur, die elektrisch mit einem niedrig-p-dotierten Halbleiterbereich eines Halbleiterkörpers verbunden ist.
  • 4 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • 5 ist eine schematische Schnittdarstellung einer Metalladhäsions- und Barrierestruktur auf einem Halbleiterkörper zum Veranschaulichen von auf einer Defektabschirmung beruhenden Zuverlässigkeitsverbesserungen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen benutzt werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Abänderungen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen angegeben, falls nicht etwas anderes festgestellt wird.
  • Die Ausdrücke ”haben”, ”enthalten”, ”umfassen”, „aufweisen” und ähnliche Ausdrücke sind offene Ausdrücke, und diese Ausdrücke geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Ausdruck ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung angepasst sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • Die Ausdrücke ”Wafer”, ”Substrat”, ”Halbleiterkörper” oder ”Halbleitersubstrat”, die in der folgenden Beschreibung verwendet sind, können irgendeine auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium (Si), Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten aus Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Als ein typisches Basismaterial zum Herstellen einer Vielzahl von Halbleitervorrichtungen können Siliziumwafer verwendet werden, die durch das Czochralski-(CZ-)Verfahren aufgewachsen sind, beispielsweise durch das Standard-CZ-Verfahren oder durch das magnetische CZ-(MCZ-)Verfahren oder durch das kontinuierliche CZ-(CCZ-)Verfahren. Auch können FZ-(Float-Zone-)Siliziumwafer verwendet werden. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GaAs) sein. Gemäß anderen Ausführungsbeispielen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial bilden.
  • Der Ausdruck ”horizontal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Ausrichtung bzw. Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Halbleiterdie bzw. eines Halbleiterchips sein.
  • Der Ausdruck ”vertikal”, wie dieser in der vorliegenden Beschreibung verwendet ist, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d. h. parallel zu der Normalrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers, angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbleitersubstrats oder Halbleiterkörpers als durch die untere oder Rückseiten- oder rückwärtige Oberfläche gebildet betrachtet, während die erste Oberfläche als durch die obere, Vorder- oder Hauptoberfläche des Halbleitersubstrats ausgestaltet angesehen wird. Die Begriffe ”über” und ”unter”, wie diese in der vorliegenden Beschreibung verwendet sind, geben daher eine relative Lage eines strukturellen Merkmales zu einem anderen an.
  • In dieser Beschreibung sind Ausführungsbeispiele veranschaulicht, die p- und n-dotierte Halbleiterbereiche einschließen. Alternativ können die Halbleitervorrichtungen mit entgegengesetzten Dotierungsbeziehungen gebildet sein, so dass die veranschaulichten p-dotierten Bereiche n-dotiert und die veranschaulichten n-dotierten Bereiche p-dotiert sind.
  • Die Halbleitervorrichtung kann Anschlusskontakte haben, wie Kontaktpads bzw. -kissen (oder Elektroden), die es erlauben, einen elektrischen Kontakt mit der integrierten Schaltung oder der diskreten Halbleitervorrichtung herzustellen, die in dem Halbleiterkörper enthalten ist. Die Elektroden können eine oder mehrere Elektrodenmetallschichten umfassen, die auf das Halbleitermaterial der Halbleiterchips aufgetragen sind. Die Elektrodenmetallschichten können mit irgendeiner gewünschten geometrischen Gestalt und irgendeiner gewünschten Materialzusammensetzung hergestellt sein. Die Elektrodenmetallschichten können beispielsweise in der Form einer Schicht sein, die eine Fläche bzw. Gebiet bedeckt. Irgendein gewünschtes Metall, beispielsweise Cu, Ni, Sn, Au, Ag, Pt, Pd, Al, Ti und eine Legierung von einem oder mehrerer dieser Metalle kann als das Material verwendet werden. Die Elektrodenmetallschicht bzw. die Elektrodenmetallschichten brauchen nicht homogen oder gerade aus einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in der Elektrodenmetallschicht bzw. den Elektrodenmetallschichten enthalten sind, sind möglich. Als ein Beispiel können die Elektrodenmetallschichten groß genug bemessen sein, um mit einem Draht gebondet bzw. verbunden zu werden.
  • In den hier offenbarten Ausführungsbeispielen werden eine oder mehrere leitende Schichten, insbesondere elektrisch leitende Schichten, aufgebracht. Es sollte betont werden, dass Ausdrücke wie ”gebildet” oder ”aufgebracht” bedeuten, dass sie wörtlich alle Arten und Techniken eines Aufbringens bzw. Auftragens von Schichten abdecken. Insbesondere sollen sie bedeuten, dass sie Techniken, in welchen Schichten einmal als ein Ganzes aufgebracht werden, wie Laminattechniken, sowie Techniken, in welchen Schichten in sequentieller Weise aufgetragen werden, wie Sputtern bzw. Zerstäuben, Überziehen bzw. Plattieren, Formen, CVD (chemische Gasphasen- bzw. Dampfabscheidung), physikalische Dampfabscheidung (PVD), Verdampfung, hybride physikalisch-chemische Dampfabscheidung (HPCVD) usw., abdecken.
  • Die aufgetragene bzw. aufgebrachte leitende Schicht kann unter anderem eine Schicht oder mehrere Schichten aus einer Schicht eines Metalls, wie Al, Cu oder Sn oder einer Legierung hiervon, einer Schicht einer leitenden Paste und einer Schicht eines Bond- bzw. Verbindungsmaterials umfassen. Die Schicht eines Metalls kann eine homogene Schicht sein. Die leitende Paste kann Metallpartikel bzw. -teilchen umfassen, die in einem verdampfbaren oder härtbaren Polymermaterial verteilt sind, wobei die Paste fluid-, viskos- oder wachsförmig sein kann. Das Bondmaterial kann aufgebracht werden, um elektrisch und mechanisch den Halbleiterchip beispielsweise mit einem Träger oder beispielsweise einem Kontaktclip bzw. einer Kontaktklammer zu verbinden. Ein weiches Lotmaterial oder insbesondere ein Lotmaterial, das in der Lage ist, Diffusionslotbonds bzw. -verbindungen zu bilden, kann verwendet werden, beispielsweise ein Lotmaterial das einen oder mehrere Stoffe aus Sn, SnAg, SnAu, SnCu, In, InAg, InCu und InAu, aufweist.
  • In der schematischen Schnittdarstellung eines Teiles einer Halbleitervorrichtung 100, die in 1 gezeigt ist, umfasst die Halbleitervorrichtung 100 eine Metallstruktur 105, die elektrisch mit einem Halbleiterkörper 106 verbunden ist. Eine Metalladhäsions- und Barrierestruktur 107 ist zwischen der Metallstruktur 105 und dem Halbleiterkörper 106.
  • Die Metallstruktur umfasst eine oder mehrere Unterschichten 1051, ..., 1051 + n, wobei n gleich wie oder größer als Null ist, d. h. n ≥ 0. Eine Dicke der Metallstruktur 105 kann in einer Spanne von 3 μm bis 100 μm oder zwischen 5 μm und 50 μm sein. Für n = 0 besteht die Metallstruktur 105 aus einer einzigen Metallschicht, beispielsweise einer Kupferschicht. Für n > 0, beispielsweise n = 1, 2, 3 oder mehr, umfasst die Metallstruktur eine Vielzahl von Metallschichten, d. h., sie besteht aus einem Metallschichtstapel.
  • Die Metalladhäsions- und Barrierestruktur 107 umfasst zwei oder mehr Unterschichten 1071, ..., 1071 + m, wobei m gleich wie oder größer als Eins ist, d. h. m ≥ 1. Für m = 1 ist die Metalladhäsions- und Barrierestruktur 107 ein Dualmetalladhäsions- und Barriereschichtstapel. In einigen Ausführungsbeispielen umfasst die Metalladhäsions- und Barrierestruktur 107 eine Schicht, die Titan und Wolfram aufweist, beispielsweise ausgestaltend die Schicht 1071, und eine Schicht, die Titan, Wolfram und Stickstoff aufweist und auf der Schicht mit Titan und Wolfram ist. Die Schicht, die Titan, Wolfram und Stickstoff aufweist, erlaubt eine Stabilisierung der gesamten Metalladhäsions- und Barrierestruktur 107. Die Schicht mit Titan, Wolfram und Stickstoff oder eine andere Barriereschicht auf der Schicht mit Titan und Wolfram sieht eine Abdeckung von Defekten in der Schicht darunter, d. h. der Schicht mit Titan und Wolfram, vor. Da es unwahrscheinlich ist, dass einerseits Defekte in der Schicht mit Titan, Wolfram und Stickstoff oder in einer anderen Barriereschicht auf der Schicht mit Titan und Wolfram und andererseits Defekte in der Schicht darunter, d. h. der Schicht mit Titan und Wolfram, kongruent zueinander sind, kann eine Eindringung von Metall, beispielsweise Kupfer, von der Metallstruktur durch Schwachstellen der oberen Barriere, beispielsweise der Schicht mit Titan, Wolfram und Stickstoff, in den Halbleiterkörper durch die untere Barriereschicht, beispielsweise die Schicht mit Titan und Wolfram, verhindert werden.
  • Optionale Zwischenschichten können zwischen irgendwelchen benachbarten Unterschichten, beispielsweise einer Unterschicht 1071 und einer Unterschicht 1072 der Metalladhäsions- und Barrierestruktur 107 vorgesehen sein. Die Zwischenschicht bzw. die Zwischenschichten sollen ein kristallographisches Wachstum einer oberen Barriere auf einer unteren Barriereschicht verhindern. Beispielhafte Materialien der optionalen Zwischenschicht bzw. der optionalen Zwischenschichten umfassen Metalle, beispielsweise Wolfram (W), Titan (Ti), Tantal (Ta), Kupfer (Cu), Silber (Ag) und Halbleitermaterialien, beispielsweise amorphes oder polykristallines Silizium oder amorphen oder polykristallinen Kohlenstoff.
  • In einigen Ausführungsbeispielen ist die Schicht, die Titan und Wolfram aufweist, eine TiW-Schicht, die eine Dicke in einer Spanne von 30 nm bis 600 nm oder zwischen 50 nm und 500 nm oder zwischen 100 nm und 300 nm hat. In einigen Ausführungsbeispielen ist eine Dicke der Schicht, die Titan, Wolfram und Stickstoff aufweist, in einer Spanne von 30 nm bis 600 nm oder zwischen 50 nm und 500 nm oder zwischen 100 nm und 300 nm.
  • In einigen Ausführungsbeispielen umfasst die Metalladhäsions- und Barrierestruktur 107 weiterhin eine Wolframschicht auf der Schicht, die Titan, Wolfram und Stickstoff enthält. Eine Bildung der Wolframschicht ist vorteilhaft hinsichtlich eines Einschließens von Defekten in einer Schicht darunter. Ein Einbetten von Partikeln bzw. Teilchen kann durch Auftragung von Wolfram, beispielsweise durch eine chemische Dampfabscheidungs-(CVD-)Technik oder andere Schichtabscheidungstechniken verbessert werden. In einigen Ausführungsbeispielen umfasst die Metalladhäsions- und Barrierestruktur 107 weiterhin eine Schicht, die Titan und Wolfram aufweist, auf der Schicht, die Titan, Wolfram und Stickstoff aufweist. In einigen Ausführungsbeispielen umfasst die Metalladhäsions- und Barrierestruktur 107 weiterhin eine Wolframschicht auf der Schicht mit Titan, Wolfram und Stickstoff und eine Schicht mit Titan und Wolfram auf der Wolframschicht.
  • In einigen Ausführungsbeispielen umfasst die Metalladhäsions- und Barrierestruktur 107 weiterhin eine Metalladhäsions- und Barriereunterstruktur zwischen dem Halbleiterkörper 106 und der Schicht, die Titan und Wolfram aufweist, wobei die Metalladhäsions- und Barriereunterstruktur in Kontakt mit dem Halbleiterkörper 106 ist. Die Metalladhäsions- und Barriereunterstruktur kann durch Unterschichten 1071, ..., 1071 + i, i ≥ 0, ausgeführt sein, wobei die Schicht mit Titan und Wolfram einer Unterschicht 1071 + i + 1 entsprechen kann. In einigen Ausführungsbeispielen ist die Metalladhäsions- und Barriereunterstruktur aus einem Stoff oder einer Kombination von Stoffen aus TiW, TiN, Ti/TiN, TiN/Ta hergestellt. Eine Dicke der Metalladhäsions- und Barriereunterstruktur kann in einer Spanne von 30 nm bis 600 nm oder zwischen 50 nm und 500 nm oder zwischen 100 nm und 300 nm sein.
  • Ähnlich zu den obigen Überlegungen sieht die Unterschicht 1071 + i + 1 eine Abdeckung von Defekten in der Metalladhäsions- und Barrierestruktur 107 darunter vor, beispielsweise der Unterschicht 1071 + i. Da es unwahrscheinlich ist, dass Defekte in der Unterschicht 1071 + i + 1 und Defekte in der Schicht unterhalb, d. h. der Unterschicht 1071 + i, kongruent zueinander sind, kann eine Eindringung von Metall, beispielsweise Kupfer, von der Metallstruktur 105 durch Schwachstellen der oberen Barriere, beispielsweise der Unterschicht 1071 + i + 1 durch die untere Barriereschicht, beispielsweise die Unterschicht 1071 + i oder irgendeine andere untere Schicht der Metalladhäsions- und Barrierestruktur 107 verhindert werden.
  • In der schematischen Schnittdarstellung eines Teiles einer Halbleitervorrichtung 200, die in 2 veranschaulicht ist, umfasst die Halbleitervorrichtung 200 eine Metallstruktur 205, die elektrisch mit einem Halbleiterkörper 206 verbunden ist. Eine Metalladhäsions- und Barrierestruktur 207 ist zwischen der Metallstruktur 205 und dem Halbleiterkörper 206 angeordnet.
  • Die Metallstruktur 205 umfasst eine oder mehrere Unterschichten 2051, ..., 2051 + p, wobei p gleich wie oder größer als Null ist, d. h. p ≥ 0. Eine Dicke der Metallstruktur 205 kann in einer Spanne von 3 μm bis 100 μm oder zwischen 5 μm und 50 μm sein. Für p = 0 besteht die Metallstruktur 105 aus einer einzigen Metallschicht, beispielsweise einer Kupferschicht. Für p > 0, beispielsweise p = 1, 2, 3 oder mehr, umfasst die Metallstruktur eine Vielzahl von Metallschichten, d. h., sie besteht aus einem Metallschichtstapel.
  • Die Metalladhäsions- und Barrierestruktur 207 umfasst drei oder mehr Unterschichten 2071, ..., 2071 + q, wobei q gleich wie oder größer als Zwei ist, d. h. q ≥ 2. Für q = 2 ist die Metalladhäsions- und Barrierestruktur 207 ein Dreifach- bzw. Triplemetalladhäsions- und Barriereschichtstapel. In einigen Ausführungsbeispielen umfasst die Metalladhäsions- und Barrierestruktur 207 eine Schicht mit Aluminium, beispielsweise ausgeführt als die Unterschicht 2071, und eine Ti/TiN-Schicht, beispielsweise ausgeführt als eine Unterschicht 2072, 2073 auf der Schicht mit Aluminium.
  • In einigen Ausführungsbeispielen besteht die Metalladhäsions- und Barrierestruktur 207 oder die anhand von 1 beschriebene Metalladhäsions-Barriereunterstruktur aus AlSiCu/Ti/TiN, wobei AlSiCu in Kontakt mit dem Halbleiterkörper 206 ist.
  • In einigen anderen Ausführungsbeispielen besteht die Metalladhäsions- und Barrierestruktur 207 oder die Metalladhäsions-Barriereunterstruktur, die anhand von 1 beschrieben ist, aus AlCu/Ti/TiN, wobei AlCu in Kontakt mit dem Halbleiterkörper 206 ist.
  • In einigen Ausführungsbeispielen ist eine Dicke von TiN in der Metalladhäsions- und Barrierestruktur 207 oder der anhand von 2 beschriebenen Metalladhäsions- und Barriereunterstruktur in einer Spanne von 5 nm und 150 nm oder zwischen 10 nm und 100 nm.
  • In einigen Ausführungsbeispielen ist eine Dicke von Ti in der Metalladhäsions- und Barrierestruktur 207 oder der anhand von 2 beschriebenen Metalladhäsions- und Barriereunterstruktur in einer Spanne von 1 nm und 150 nm oder in einer Spanne von 2 nm und 100 nm oder in einer Spanne von 3 nm oder 50 nm.
  • In einigen Ausführungsbeispielen umfasst die Metallstruktur 105, 205 eine Kupferschicht in direktem Kontakt mit der Metalladhäsions- und Barrierestruktur 107, 207, wobei eine Dicke der Kupferschicht größer als 4 μm oder größer als 9 μm oder sogar größer als 19 μm ist. In einigen Ausführungsbeispielen sind wenigstens eine oder mehrere Metallschichten auf der Kupferschicht gebildet.
  • In einigen Ausführungsbeispielen sind die Atomprozent At.-% von Stickstoff in der Schicht, die Titan, Wolfram und Stickstoff aufweist, in einer Spanne von 1% bis 50%.
  • Die Schicht, die Aluminium aufweist, erlaubt ein Verbessern der Kontakteigenschaften zu niedrig dotierten Halbleiterbereichen des Halbleiterkörpers, beispielsweise zu niedrig p-dotierten Bereichen. Ein Spiking in Silizium-Halbleiterkörpern kann unterdrückt oder wenigstens reduziert werden durch Beifügen von Silizium zu der Schicht, die Aluminium aufweist. Zusätzlich kann eine TiN-Schicht auf oder unter der Schicht, die Aluminium aufweist, als eine Barriere gegenüber Diffusion von Silizium aus der Schicht wirken, die Aluminium aufweist, und somit kann ein Spiking unterdrückt werden. Das Aluminium in der Aluminium aufweisenden Schicht kann bei geeignetem thermischen Budget lokal einen niedrig dotierten Halbleiterkörper an einer Zwischenfläche zu der Aluminium aufweisenden Schicht dotieren, um einen geeigneten ohmschen Kontakt vorzusehen. Anstelle von AlSiCu als ein Beispiel für die Aluminium enthaltende Schicht kann auch AlCu oder Al verwendet werden, sofern eine Dicke bei einem unteren Minium gehalten ist, beispielsweise niedriger als 100 nm oder niedriger als 50 nm oder niedriger als 30 nm oder niedriger als 10 nm oder sogar niedriger als 5 nm, um eine lokale Auflösung von Silizium in das AlCu sicherzustellen, was einen geeigneten ohmschen Kontakt erlaubt. Wenn die Dicke auf einem unteren Minimum gehalten ist, können Spikes beispielsweise nicht schädlich für ein Vorrichtungsverhalten bzw. eine Vorrichtungsperformance sein.
  • In der schematischen Schnittdarstellung eines Teiles einer in 3 dargestellten Halbleitervorrichtung 300 ist ein Ausführungsbeispiel einer Metalladhäsions- und Barrierestruktur 305 auf einem niedrig p-dotierten Halbleiterbereich 310 veranschaulicht, um einen zuverlässigen Kontakt auf einem niedrig p-dotierten Siliziumbereich, beispielsweise einem Emitterbereich, zu erzielen. Spezifische Beispiele der Halbleitervorrichtung 300 umfassen Dioden, beispielsweise Freilaufdioden, und Transistoren, beispielsweise Feldeffekttransistoren mit isoliertem Gate (oder IGFETs), und (rückwärts leitende) Bipolartransistoren mit isoliertem Gate (RC-IGBTs oder IGBTs). Der niedrig p-dotierte Halbleiterbereich 310 kann beispielsweise in oder auf einem n-dotierten Halbleitersubstrat 311 gebildet sein. Der niedrig p-dotierte Halbleiterbereich 310 kann eine Dotierungskonzentration in einer Spanne von 1017 bis 1018 cm–3 umfassen, beispielsweise eingestellt durch Bor-Ionenimplantation bei einer Dosis in einer Spanne von 2 × 1012 cm–2 bis 5 × 1019 cm–2, beispielsweise 6 × 1012 cm–2 und Ausheiltemperaturen in einer Spanne von 900°C bis 1250°C, beispielsweise 1150°C für eine Zeitdauer von 100 Minuten bis 2000 Minuten, beispielsweise 200 Minuten. Ein Teil der Metalladhäsions- und Barrierestruktur 307 ist in Kontakt mit dem niedrig bzw. schwach p-dotierten Halbleiterbereich 310 und eine isolierende Schicht 313, beispielsweise ein Felddielektrikum, wie eine Feldoxidstruktur oder eine Struktur aus lokaler Oxidation von Silizium (LOCOS) ist zwischen dem niedrig p-dotierten Halbleiterbereich 310 und einem anderen Teil der Metalladhäsions- und Barrierestruktur 307 vorgesehen.
  • Ein ohmscher Kontakt zu dem niedrig p-dotierten Halbleiterbereich 310 ist über eine erste Metallbarriere- und Adhäsionsunterstruktur 3070 vorgesehen, die, wie anhand von 2 beschrieben, ausgeführt sein und eine Aluminium aufweisende Schicht umfassen kann, beispielsweise AlSiCu oder AlCu, in Kontakt mit dem niedrig p-dotierten Halbleiterbereich 310. Eine Zuverlässigkeitsverbesserung der Metalladhäsions- und Barrierestruktur 307 kann weiter durch Ausgestalten einer zweiten Metallbarriere- und Adhäsionsunterstruktur 3071, wie anhand von 1 beschrieben, verbessert werden, beispielsweise durch eine Schicht, die Titan und Wolfram aufweist, und eine Schicht, die Titan, Wolfram und Stickstoff aufweist, auf der Schicht, die Titan und Wolfram aufweist.
  • Eine Metallstruktur 305 wird auf der Metalladhäsions- und Barrierestruktur 307 gebildet und elektrisch mit dem niedrig p-dotierten Halbleiterbereich 310 über die Metalladhäsions- und Barrierestruktur 307 verbunden. Die Metallstruktur 305 kann ausgeführt sein, wie dies beispielsweise anhand der in 1, 2 dargestellten Metallstrukturen 105, 205 beschrieben ist.
  • In einigen Ausführungsbeispielen ist die Halbleitervorrichtung 100, 200, 300 eine Leistungshalbleitervorrichtung zum Schalten oder Gleichrichten von Lastströmen größer als 10 mA, beispielsweise größer als 100 mA oder 1 A oder 10 A oder 100 A. Die Halbleitervorrichtung 100, 200, 300 kann eine Leistungshalbleiterdiode sein und/oder Transistorzellen umfassen. Beispielsweise kann die Halbleitervorrichtung 100, 200, 300 ein IGFET (Feldeffekttransistor mit isoliertem Gate), beispielsweise ein MOSFET (Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung einschließlich FETs mit Metallgates sowie FETs mit Nicht-Metallgates, ein Trench- bzw. Graben-Feldplatten-FET, ein Superjunction- bzw. Superübergang-FET oder ein Smart-FET, der Transistorzellen eines Leistungs-MOSFET und Niederspannungs-Transistorzellen von beispielsweise Logik- und/oder Treiberschaltungen in CMOS-(komplementäre Metall-Oxid-Halbleiter-)Technologie integriert, ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine MCD (MOS-gesteuerte Diode) sein oder einen bzw. eine solche umfassen.
  • 4 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 400 zum Herstellen einer Halbleitervorrichtung.
  • Es ist zu verstehen, dass, während das Verfahren 400 unten als eine Abfolge von Vorgängen und Ereignissen veranschaulicht und beschrieben ist, die dargestellte Reihenfolge von solchen Vorgängen und Ereignissen nicht in einem begrenzenden Sinn zu interpretieren ist. Beispielsweise können einige Vorgänge in unterschiedlichen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von den hier dargestellten und/oder beschriebenen Vorgängen und Ereignissen auftreten. Auch können ein oder mehrere Vorgänge, die hier angegeben sind, in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
  • Ein Prozessmerkmal S400 umfasst ein Bilden einer Metalladhäsions- und Barrierestruktur auf einem Halbleiterkörper.
  • Ein Prozessmerkmal S410 umfasst ein Bilden einer Metallstruktur auf der Metalladhäsions- und Barrierestruktur, wobei die Bildung der Metalladhäsions- und Barrierestruktur ein Bilden einer Schicht, die Titan und Wolfram aufweist, und ein Bilden einer Schicht, die Titan, Wolfram und Stickstoff aufweist, auf der Schicht mit Titan und Wolfram umfasst.
  • Technische Erläuterungen, beispielsweise Einzelheiten oder Beispiele von Materialien oder technischen Vorteilen, die oben anhand von 1 beschrieben sind, gelten in gleicher Weise.
  • In einigen Ausführungsbeispielen umfasst eine Bildung der Schicht mit Titan, Wolfram und Stickstoff ein Bilden einer Schicht mit Titan und Wolfram und ein Nitrieren der Schicht mit Titan und Wolfram. Während eines Nitrierens wird ein Wärmebehandeln oder ein thermischer Prozess ausgeführt, der Stickstoff in die Oberfläche eines Metalls diffundiert, um eine einsatzgehärtete Oberfläche zu schaffen. Beispielsweise kann ein Nitrieren durch ein Gasnitrieren ausgeführt werden. Beim Gasnitrieren wird ein stickstoffreiches Gas, beispielsweise Ammoniak (NH3) in Berührung mit der erwärmten Metalladhäsions- und Barrierestruktur gebracht und in Stickstoff und Wasserstoff dissoziiert. Der Stickstoff diffundiert dann auf die Oberfläche der Metalladhäsions- und Barrierestruktur, indem er eine Nitridschicht hervorruft. Gemäß einem anderen Beispiel kann ein Nitrieren durch ein Plasmanitrieren ausgeführt werden, das auch als ein Ionennitrieren, Plasmaionennitrieren oder Glimmentladungsnitrieren bekannt ist. Beim Plasmanitrieren beruht die Reaktivität der nitrierenden Medien nicht auf der Temperatur sondern auf dem gasionisierten Zustand. Bei dieser Technik werden intensive elektrische Felder verwendet, um ionisierte Moleküle des Gases um die zu nitrierende Oberfläche zu erzeugen. Ein weiteres Beispiel eines Nitrierens ist ein reaktives Sputtern bzw. Zerstäuben von TiWN. In diesem Fall wird ein physikalischer Dampfabscheidungs-(PVD-)Prozess von einem TiW-Target in einem reaktiven Gas ausgeführt, das beispielsweise N2 und Ar oder Kr oder Xe umfassen kann. N2 in der Sputter-Atmosphäre beträgt typischerweise zwischen 1% und 50%.
  • In einigen Ausführungsbeispielen werden Oberflächenreinigungsprozesse vor Bildung von einer Schicht oder beiden Schichten aus der Schicht mit Titan und Wolfram und der Schicht mit Titan, Wolfram und Stickstoff ausgeführt. Oberflächenreinigungsprozesse können Prozesse zum Entfernen von Verunreinigungen, beispielsweise Partikeln sowie metallischen und organischen Stoffen von der Oberfläche des Halbleiterkörpers umfassen und können mittels flüssiger chemischer Substanzen (Nassreinigen) oder Gasen (Trockenreinigen) ausgeführt werden. Während eines Trockenreinigens werden Verunreinigungen von der Oberfläche des Halbleiterkörpers in der Gasphase entfernt. Dies kann verursacht sein durch Konversion von Verunreinigungen in eine flüchtige Verbindung durch chemische Reaktion, Entfernung von der Oberfläche durch Impulsübertragung ober Abheben während eines leichten Ätzens der verunreinigten Oberfläche. Während eines Nassreinigens werden Verunreinigungen von der Waferoberfläche in der flüssigen Phase entfernt. Nassreinigende Chemikalien werden ausgewählt, um lösliche Verbindungen von Oberflächenverunreinigungen zu bilden, oft verstärkt durch heftige Megaschall-Bewegung. Typischerweise folgen ein entionisiertes Wasserspülen und ein Trockenzyklus einer Anwendung von Reinigungschemien.
  • In einigen Ausführungsbeispielen werden eine Schicht oder beide Schichten aus der Schicht mit Titan und Wolfram und der Schicht mit Titan, Wolfram und Stickstoff durch chemische Dampfabscheidung gebildet. In einem weiteren Ausführungsbeispiel ist eine weitere Wolframschicht zwischen der Schicht mit Titan und Wolfram und der Schicht mit Titan, Wolfram und Stickstoff angeordnet. Eine chemische Dampfabscheidung erlaubt eine formfeste Einkapselung von Verunreinigungen kleinerer Partikel. Im Falle eines Vorhandenseins von größeren Partikeln erlaubt eine Zersetzung von Wolframhexafluorid, das zum Aufbringen von Wolframmetall in einem chemischen Dampfabscheidungsprozess verwendet wird, in W und HF in einer Wasserstoff enthaltenden Umgebung, verursacht durch HF, eine Vergrößerung von Defekten in dem Halbleiterkörper. Folgende Prozesse, wie eine Metallschichtabscheidung, beispielsweise eine Kupferabscheidung, resultieren in einem ausgeprägten Kupfersilizidkorn, das als Fehler in einer Akzeptanzüberwachung erfasst werden kann. Somit können größere Partikel durch elektrische Inspektionsverfahren zurückgewiesen werden. Eine chemische Dampfabscheidung, beruhend auf aggressiven Chemikalien, wie eine Zersetzung von Wolframhexafluorid in HF, erlauben eine Verbesserung einer Zuverlässigkeit von Barriere- und Adhäsionseigenschaften.
  • In einigen Ausführungsbeispielen werden ein oberster Teil der Metalladhäsions- und Barrierestruktur, beispielsweise eine in 1 veranschaulichte Unterschicht 1071 + m oder eine in 2 dargestellte Unterschicht 2071 + q und ein unterster Teil der Metallstruktur, beispielsweise eine in 1 veranschaulichte Unterschicht 1051 oder eine in 2 dargestellte Unterschicht 2051 in einer gleichen Prozesskammer ohne Unterbrechung von Vakuumbedingungen gebildet. Eine Bildung dieser Schichten in der gleichen Prozesskammer erlaubt eine Unterdrückung einer Aussetzung des obersten Teiles der Metalladhäsions- und Barrierestruktur zu einer Sauerstoff enthaltenden Umgebung, die sonst in einem unerwünschten Verlust einer Adhäsionsstärke zwischen dem obersten Teil der Metalladhäsions- und Barrierestruktur und dem untersten Teil der Metallstruktur resultieren könnte.
  • In einigen Ausführungsbeispielen umfasst die Metallstruktur eine Kupferschicht. Die Kupferschicht kann auf einer dünnen Kupferkeimschicht gebildet werden. Die dünne Kupferkeimschicht und eine Adhäsionsschicht können beispielsweise in-situ gebildet werden. Die Kupferschicht sowie die dünne Kupferkeimschicht können in einer gleichen Prozesskammer, beispielsweise in einem Sputtersystem, beispielsweise einem Magnetron-Sputtersystem gebildet werden. Die Kupferschicht kann auch in einer anderen Prozessiereinrichtung gebildet werden, beispielsweise in einer Kupferüberzug- bzw. Kupferplattierungs-Prozessiereinrichtung, um Kupferschichten vorzusehen, die eine große Dicke haben, beispielsweise eine Dicke größer als 5 μm oder größer als 10 μm oder sogar größer als 15 μm.
  • In der schematischen Schnittdarstellung eines Teiles einer Halbleitervorrichtung 500, die in 5 gezeigt ist, sind verschiedene Defektszenarien in einer Metalladhäsions- und Barrierestruktur 507 veranschaulicht. Die Metalladhäsions- und Barrierestruktur 507 ist beispielhaft als ein Dreischichtstapel von ersten bis dritten Unterschichten 5071, 5072, 5073 wiedergegeben. Jedoch kann auch eine andere Anzahl von Stapelschichten, beispielsweise zwei, vier, fünf, sechs oder sogar mehr Schichten verwendet werden. Die in Bezug auf die Metalladhäsions- und Barrierestrukturen 107, 207 von 1, 2 beschriebenen Details gelten in gleicher Weise.
  • Ein erster Defekt 520, beispielsweise eine Verunreinigung und/oder ein Partikel bzw. ein Teilchen auf einem Niveau bzw. Pegel der zweiten Unterschicht 5072 wird durch die dritte Unterschicht 5073 bedeckt, die beispielsweise durch einen CVD-Prozess gebildet sein kann. Ein zweiter Defekt 521, beispielsweise eine Verunreinigung und/oder ein Partikel bzw. ein Teilchen auf einem Niveau bzw. Pegel der ersten Unterschicht 5071 wird durch die zweite Unterschicht 5072 bedeckt, die beispielsweise auch durch einen CVD-Prozess gebildet sein kann. Ein größerer dritter Defekt 522, beispielsweise ein Wurmloch (engl. worm hole), kann sich durch einige der ersten bis dritten Unterschichten 5071, 5072, 5073 und in einen Halbleiterkörper 506 erstrecken. Ein Wachstum des größeren dritten Defektes 522 kann sogar durch aggressive Chemikalien während einer Bildung der Metalladhäsions- und Barrierestruktur 507 gefördert werden, indem beispielsweise Wolframhexafluorid in einer Wolfram-CVD-Abscheidung verwendet wird, um einen Fehler während einer Akzeptanzüberwachung hervorzurufen. Somit erlauben beide Maßnahmen eine Verbesserung der Zuverlässigkeit der Barriere- und Adhäsionseigenschaften. In einigen Ausführungsbeispielen umfasst die dritte Unterschicht 5073 eine TiW-Schicht oder besteht aus einer solchen. In einigen Ausführungsbeispielen umfasst die zweite Unterschicht 5072 eine Wolframschicht oder besteht aus einer solchen, beispielsweise eine Wolframschicht, die durch CVD gebildet ist. In einigen Ausführungsbeispielen umfasst die erste Unterschicht 5071 einen TiW/TiWN-Stapel oder besteht aus einem solchen.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (23)

  1. Halbleitervorrichtung (100, 200, 300), die aufweist: eine Metallstruktur (105, 205, 305), die elektrisch mit einem Halbleiterkörper (106, 206, 306) verbunden ist, eine Metalladhäsions- und Barrierestruktur (107, 207, 307) zwischen der Metallstruktur (105, 205, 305) und dem Halbleiterkörper (106, 206, 306), wobei die Metalladhäsions- und Barrierestruktur (107, 207, 307) eine Schicht, die Titan und Wolfram aufweist, und auf der Schicht, die Titan und Wolfram aufweist, eine Schicht, die Titan, Wolfram und Stickstoff aufweist, umfasst.
  2. Halbleitervorrichtung (100, 200, 300) nach Anspruch 1, bei der die Titan und Wolfram aufweisende Schicht eine TiW-Schicht ist, die eine Dicke in einer Spanne von 30 nm bis 600 nm hat.
  3. Halbleitervorrichtung (100, 200, 300) nach einem der vorangehenden Ansprüche, bei der eine Dicke der Titan, Wolfram und Stickstoff aufweisenden Schicht in einer Spanne von 30 nm bis 600 nm ist.
  4. Halbleitervorrichtung (100, 200, 300) nach einem der vorangehenden Ansprüche, bei der die Metalladhäsions- und Barrierestruktur (107, 207, 307) weiterhin eine Wolframschicht auf der Titan, Wolfram und Stickstoff aufweisenden Schicht umfasst.
  5. Halbleitervorrichtung (100, 200, 300) nach einem der Ansprüche 1 bis 3, bei der die Metalladhäsions- und Barrierestruktur (107, 207, 307) weiterhin eine Schicht, die Titan und Wolfram aufweist, auf der Schicht, die Titan, Wolfram und Stickstoff aufweist, umfasst.
  6. Halbleitervorrichtung (100, 200, 300) nach einem der Ansprüche 1 bis 3, bei der die Metalladhäsions- und Barrierestruktur (107, 207, 307) weiterhin eine Wolframschicht auf der Titan, Wolfram und Stickstoff aufweisenden Schicht und eine Titan und Wolfram aufweisende Schicht auf der Wolframschicht umfasst.
  7. Halbleitervorrichtung (100, 200, 300) nach einem der vorangehenden Ansprüche, weiterhin umfassend eine Metalladhäsions- und Barriereunterstruktur zwischen dem Halbleiterkörper und der Titan und Wolfram aufweisenden Schicht, wobei die Metalladhäsions- und Barriereunterstruktur in Kontakt mit dem Halbleiterkörper ist.
  8. Halbleitervorrichtung (100, 200, 300) nach Anspruch 7, bei der die Metalladhäsions- und Barriereunterstruktur aus TiW, TiN, Ti/TiN, TaN/Ta oder einer Kombination aus TiW, TiN, Ti/TiN, TaN/Ta besteht.
  9. Halbleitervorrichtung (100, 200, 300) nach Anspruch 8, bei der eine Dicke der Metalladhäsions- und Barriereunterstruktur in einer Spanne von 30 nm bis 600 nm ist.
  10. Halbleitervorrichtung (100, 200, 300), die aufweist: eine Metallstruktur, die elektrisch mit einem Halbleiterkörper verbunden ist, eine Metalladhäsions- und Barrierestruktur zwischen der Metallstruktur und dem Halbleiterkörper, wobei die Metalladhäsions- und Barrierestruktur eine Schicht, die Aluminium aufweist, und Ti/TiN auf der Schicht, die Aluminium aufweist, umfasst.
  11. Halbleitervorrichtung (100, 200, 300) nach einem der Ansprüche 1–7 und 10, bei der die Metalladhäsions- und Barriereunterstruktur der Ansprüche 1–7 oder die Metalladhäsions- und Barrierestruktur des Anspruches 8 aus AlSiCu/Ti/TiN besteht, wobei AlSiCu in Kontakt mit dem Halbleiterkörper (106, 206, 306) ist.
  12. Halbleitervorrichtung (100, 200, 300) nach einem der Ansprüche 1–7 und 10, bei der die Metalladhäsions- und Barriereunterstruktur der Ansprüche 1–7 oder die Metalladhäsions- und Barrierestruktur des Anspruches 10 aus AlCu/Ti/TiN besteht, wobei AlCu in Kontakt mit dem Halbleiterkörper (106, 206, 306) ist.
  13. Halbleitervorrichtung (100, 200, 300) nach einem der Ansprüche 10–12, bei der eine Dicke des TiN in einer Spanne von 5 nm und 150 nm ist.
  14. Halbleitervorrichtung (100, 200, 300) nach einem der Ansprüche 10–12, bei der eine Dicke des Ti in einer Spanne von 1 nm und 150 nm ist.
  15. Halbleitervorrichtung (100, 200, 300) nach einem der vorangehenden Ansprüche, bei der die Metallstruktur (105, 205, 305) eine Kupferschicht in direktem Kontakt mit der Metalladhäsions- und Barrierestruktur (107, 207, 307) aufweist, wobei eine Dicke der Kupferschicht größer als 4 μm ist.
  16. Halbleitervorrichtung (100, 200, 300) nach Anspruch 15, weiterhin umfassend wenigstens eine oder mehrere Metallschichten auf der Kupferschicht.
  17. Halbleitervorrichtung (100, 200, 300) nach einem der vorangehenden Ansprüche, bei der die Atomprozent At.-% von Stickstoff in der Titan, Wolfram und Stickstoff aufweisenden Schicht in einer Spanne von 1% bis 50% sind.
  18. Verfahren (400) zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bilden einer Metalladhäsions- und Barrierestruktur auf einem Halbleiterkörper (S400); Bilden einer Metallstruktur auf der Metalladhäsions- und Barrierestruktur, wobei die Bildung der Metalladhäsions- und Barrierestruktur aufweist: Bilden einer Schicht, die Titan und Wolfram aufweist, und Bilden einer Schicht, die Titan, Wolfram und Stickstoff aufweist, auf der Schicht, die Titan und Wolfram aufweist (S410).
  19. Verfahren (400) nach Anspruch 18, bei der die Bildung der Schicht, die Titan, Wolfram und Stickstoff aufweist, umfasst: Bilden einer Schicht, die Titan und Wolfram aufweist, und Nitrieren der Schicht, die Titan und Wolfram aufweist.
  20. Verfahren (400) nach Anspruch 18, bei der die Schicht, die Titan, Wolfram und Stickstoff aufweist, durch einen Sputterprozess gebildet wird.
  21. Verfahren (400) nach einem der Ansprüche 18 bis 20, weiterhin umfassend Oberflächenreinigungsprozesse vor einer Bildung von einer Schicht oder beiden Schichten aus der Schicht, die Titan und Wolfram aufweist, und der Schicht, die Titan, Wolfram und Stickstoff aufweist.
  22. Verfahren (400) nach einem der Ansprüche 18 bis 21, bei der eine Schicht oder beide Schichten aus der Schicht, die Titan und Wolfram aufweist, und der Schicht, die Titan, Wolfram und Stickstoff aufweist, durch chemische Gasphasenabscheidung gebildet wird.
  23. Verfahren (400) nach einem der Ansprüche 18 bis 22, bei dem ein oberster Teil der Metalladhäsions- und Barrierestruktur und ein unterster Teil der Metallstruktur in einer gleichen Prozesskammer ohne Unterbrechung von Vakuumbedingungen gebildet werden.
DE102016104788.0A 2016-03-15 2016-03-15 Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102016104788B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102016104788.0A DE102016104788B4 (de) 2016-03-15 2016-03-15 Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201911274738.6A CN110896063B (zh) 2016-03-15 2017-03-14 包括金属粘附和阻挡结构的半导体器件及其形成方法
CN201710149143.2A CN107195616B (zh) 2016-03-15 2017-03-14 包括金属粘附和阻挡结构的半导体器件及其形成方法
JP2017048872A JP6425753B2 (ja) 2016-03-15 2017-03-14 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法
US15/458,366 US10475743B2 (en) 2016-03-15 2017-03-14 Semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device
JP2018198402A JP2019024116A (ja) 2016-03-15 2018-10-22 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法
US16/577,316 US10777506B2 (en) 2016-03-15 2019-09-20 Silicon carbide semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016104788.0A DE102016104788B4 (de) 2016-03-15 2016-03-15 Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102016104788A1 true DE102016104788A1 (de) 2017-09-21
DE102016104788B4 DE102016104788B4 (de) 2019-06-19

Family

ID=59751491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016104788.0A Active DE102016104788B4 (de) 2016-03-15 2016-03-15 Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US10475743B2 (de)
JP (2) JP6425753B2 (de)
CN (2) CN110896063B (de)
DE (1) DE102016104788B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114512531A (zh) * 2020-11-16 2022-05-17 苏州东微半导体股份有限公司 碳化硅器件
CN114512403B (zh) * 2020-11-16 2023-06-23 苏州东微半导体股份有限公司 半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0279588A2 (de) * 1987-02-19 1988-08-24 Advanced Micro Devices, Inc. Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung
US5173449A (en) * 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
DE102014114517A1 (de) * 2013-10-09 2015-04-09 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Waferstruktur
DE102014115177A1 (de) * 2013-10-31 2015-04-30 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
JP2661333B2 (ja) * 1989-06-05 1997-10-08 モトローラ・インコーポレーテツド 金属被覆化プロセス処理方法
JPH03132022A (ja) 1989-10-18 1991-06-05 Hitachi Ltd 半導体装置の製造方法およびその装置
JPH03129728U (de) 1990-04-12 1991-12-26
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
JPH05243178A (ja) 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法
KR930024102A (ko) * 1992-05-12 1993-12-21 에프.제이. 스미트 TiW층과 AI층을 포함하는 층 패키지에 형성된 도체 패턴이 표면에 구비되어 있는 반도체 본체를 포함하는 반도체 디바이스
JPH09298238A (ja) 1996-05-08 1997-11-18 Yamaha Corp 配線形成方法
JPH10144790A (ja) 1996-11-08 1998-05-29 Sony Corp 半導体装置における配線形成方法
JPH11135501A (ja) * 1997-10-27 1999-05-21 Sanyo Electric Co Ltd 半導体装置の配線構造
CN1227402A (zh) * 1998-02-26 1999-09-01 联华电子股份有限公司 阻挡层及其制造方法
US6174799B1 (en) * 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors
JP3365495B2 (ja) * 1999-06-30 2003-01-14 日本電気株式会社 半導体装置およびその製造方法
US6740580B1 (en) * 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
US6316831B1 (en) * 2000-05-05 2001-11-13 Aptos Corporation Microelectronic fabrication having formed therein terminal electrode structure providing enhanced barrier properties
JP2002334882A (ja) * 2001-05-09 2002-11-22 Sony Corp 半導体装置およびその製造方法
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US8148822B2 (en) * 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
DE102006049354B3 (de) 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
CN101740546A (zh) * 2008-11-18 2010-06-16 上海华虹Nec电子有限公司 提高铝铜电迁移性能的金属层淀积结构及其制作方法
US8916871B2 (en) * 2012-09-12 2014-12-23 Avogy, Inc. Bondable top metal contacts for gallium nitride power devices
CN102832199A (zh) * 2012-09-25 2012-12-19 复旦大学 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法
JP5889171B2 (ja) * 2012-12-04 2016-03-22 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
JP5825272B2 (ja) 2013-01-30 2015-12-02 三菱電機株式会社 半導体装置及びその製造方法
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0279588A2 (de) * 1987-02-19 1988-08-24 Advanced Micro Devices, Inc. Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung
US5173449A (en) * 1989-06-05 1992-12-22 Motorola, Inc. Metallization process
DE102014114517A1 (de) * 2013-10-09 2015-04-09 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Waferstruktur
DE102014115177A1 (de) * 2013-10-31 2015-04-30 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Hoffman, Vance: Tungsten Titanium Diffusion Barrier Metallization. In: Solid State Technology, Juni 1983, Seite 119-126, ISSN 0038-111X.
Hoffman, Vance: Tungsten Titanium Diffusion Barrier Metallization. In: Solid State Technology, Juni 1983, Seite 119-126, ISSN 0038-111X. *
Nowicki, R S; Harris, J M; Nicolet, M-A; Mitchell, I V: Studies of the Ti-W/Au Metallization on Aluminum. In: Thin Solid Films, 53 (1978), Seite 195-205, ISSN 0040-6090. *

Also Published As

Publication number Publication date
CN110896063A (zh) 2020-03-20
CN107195616B (zh) 2019-12-27
US20200013722A1 (en) 2020-01-09
CN110896063B (zh) 2024-04-05
US10777506B2 (en) 2020-09-15
DE102016104788B4 (de) 2019-06-19
JP2019024116A (ja) 2019-02-14
CN107195616A (zh) 2017-09-22
JP2017188669A (ja) 2017-10-12
US20170271268A1 (en) 2017-09-21
JP6425753B2 (ja) 2018-11-21
US10475743B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102015103067B3 (de) Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE102014107437B4 (de) Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht und Herstellungsverfahren dafür
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102015120547A1 (de) Halbleiterbauelement, Leistungshalbleiterbauelement und Verfahren zum Verarbeiten eines Halbleiterbauelements
US10643897B2 (en) Method of forming a semiconductor device
CN107785251B (zh) 使用热处理的阻挡层形成
DE102016104788B4 (de) Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE102014223315B4 (de) Halbleiter-Metall-Übergang
DE102005030466A1 (de) Halbleiterwafer mit Verdrahtungsstruktur und Halbleiterbauelement sowie Verfahren zur Herstellung derselben
DE102021111910A1 (de) Interconnect-struktur und deren herstellungsverfahren
DE102016125316B4 (de) Herstellen von rekombinationszentren in einem halbleiterbauelement
US10192970B1 (en) Simultaneous ohmic contact to silicon carbide
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102015108183B4 (de) Verfahren zur Verarbeitung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102019115583A1 (de) Siliziumkarbid-Bauelement und Verfahren zum Bilden eines Siliziumkarbid-Bauelements
DE102017117959B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
CN107437511B (zh) 用于形成半导体器件的方法以及半导体器件
DE102020126161B4 (de) Reduzierung der Elektromigration
DE102015120668A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
DE102016115821A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102016112111B4 (de) Superjunction-halbleitervorrichtung
DE102023104975A1 (de) Wafer-auf-wafer-kaskoden-hemt-vorrichtung
DE102020132087A1 (de) Steuerung der oberflächengleichmässigkeit in pixelstrukturen von bildsensoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102016015879

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative